基于流水线技术的并行高效FIR滤波器设计
实验四FIR数字滤波器的设计
实验四FIR数字滤波器的设计
FIR（有限冲击响应）数字滤波器是一种常见的数字信号处理器件，
可以用于滤波、降噪等应用。
下面是一种FIR数字滤波器的设计流程：
1.确定滤波器的需求：首先确定需要滤除的频率范围和滤波的类型，
例如低通、高通、带通、带阻等等。
2.设计滤波器的频率响应：根据滤波器的需求，设计其理想的频率响应。
可以使用窗函数、最小二乘法等方法获得一个理想的滤波器响应。
3.确定滤波器的阶数：根据设计的频率响应，确定滤波器的阶数。
阶
数越高，滤波器的响应越陡峭，但计算复杂度也会增加。
4.确定滤波器的系数：根据滤波器的阶数和频率响应，计算滤波器的
系数。
可以使用频域窗函数或时域设计方法。
5.实现滤波器：根据计算得到的滤波器系数，实现滤波器的计算算法。
可以使用直接形式、级联形式、传输函数形式等。
6.评估滤波器的性能：使用所设计的FIR滤波器对输入信号进行滤波，评估其滤波效果。
可以使用频率响应曲线、幅频响应、群延时等指标进行
评估。
7.调整滤波器设计：根据实际的滤波效果，如果不满足需求，可以调
整滤波器的频率响应和阶数，重新计算滤波器系数，重新实现滤波器。
以上是FIR数字滤波器的基本设计流程，设计过程中需要考虑滤波器
的性能、计算复杂度、实际应用需求等因素。
流水线与并行处理技术
流水线与并行处理1. 概述流水线技术导致了关键路径的缩短，从而可以提高时钟速度或采样速度，或者可以在同样速度下降低功耗。
在并行处理中，多个输出在一个时钟周期内并行地计算。
这样，有效采样速度提高到与并行级数相当的倍数。
与流水线类似，并行处理也能够用来降低功耗。
考虑3阶有限冲激响应（FIR ）数字滤波器：y(n) = ax(n) + bx(n-1) + cx(n-2) （1-1）其框图实现示意图如图1所示：图1 一个3阶FIR 滤波器关键路径（或者处理一个新样点所需要的最小时间）由1个乘法与2个加法器时间来限定。
如果T M 是乘法所用的时间，T A 是加法操作需要的时间，T sample 是采样周期，则必须满足：T sample ≥ T M + 2T A （1-2）因而，采样频率（f sample ）（也称为吞吐率或迭代速率），由下式给出：f sample ≤ A M T T 21 （1-3）流水线采用沿着数据通路引入流水线锁存器（本人理解是寄存器）的方法来减小有效关键路径（effective critical path ）。
并行处理提高采样频率是采用复制硬件的方法，以使几个输入能够并行的处理，而几个输出能够在同一时间产生出来。
2. FIR 数字滤波器的流水线其流水线实现是通过引入两个附加锁存器而得到的，如图2所示：图2 流水线FIR滤波器，其中垂直虚线代表一个前馈割集关键路径现在由T M + 2T A减小为T M + T A。
在这种安排下，当左边的加法器启动当前迭代计算的同时，右边的加法器正在完成前次迭代结果的计算。
必须注意到，在一个M级流水线系统中，从输入到输出的任一路径上的延时原件数目是（M-1）,它要大于在原始时序电路中同一路径上的延时元件数。
虽然流水线技术减小了关键路径，但是它付出了增加迟滞（latency）的代价。
迟滞实质上是流水线系统第一个输出数据的时间与原来时序系统第一个输出数据时间相比的滞后。
并行 fir滤波器计算
并行 fir滤波器计算并行FIR滤波器计算是一种常见的数字信号处理技术，用于对输入信号进行滤波和去噪。
在许多应用领域，如音频处理、图像处理和通信系统中，FIR滤波器被广泛采用。
并行FIR滤波器计算可以提高滤波器的计算效率和速度。
FIR滤波器是一种线性时不变系统，它可以通过离散时间卷积来实现信号的滤波。
FIR滤波器的输入信号经过一系列的加权系数和延迟操作后，得到滤波后的输出信号。
传统的串行FIR滤波器计算方法需要逐个计算每个加权系数和输入信号的乘积，然后将它们累加得到输出信号。
这种串行计算的方式在处理大规模数据时效率较低。
为了提高计算效率，可以采用并行FIR滤波器计算方法。
并行计算可以同时进行多个计算任务，从而提高计算速度。
在并行FIR滤波器计算中，输入信号被分成多个子信号，并行地进行滤波计算，最后将它们合并得到最终的输出信号。
这种并行计算的方式可以充分利用现代处理器的并行计算能力，提高计算效率。
并行FIR滤波器计算可以通过多种方式实现。
一种常见的方式是使用并行计算结构，如并行调和滤波器结构（PFB）和并行级联滤波器结构（PSCF）。
PFB结构将输入信号分成多个子信号，并行地进行滤波计算，然后将它们合并得到最终的输出信号。
PSCF结构将输入信号分成多个子信号，并行地进行滤波计算，然后将它们级联得到最终的输出信号。
这些并行计算结构可以根据实际需求进行选择和设计。
除了并行计算结构，还可以利用硬件加速器来实现并行FIR滤波器计算。
硬件加速器可以提供专门的计算资源，用于并行地计算滤波器的加权系数和输入信号的乘积，并将它们累加得到输出信号。
硬件加速器可以充分利用硬件并行计算的特性，提高计算速度和效率。
并行FIR滤波器计算在实际应用中具有广泛的应用价值。
它可以提高滤波器的计算效率和速度，从而实现实时信号处理和高性能计算。
在音频处理中，可以使用并行FIR滤波器计算来进行音频去噪和音频增强。
在图像处理中，可以使用并行FIR滤波器计算来进行图像锐化和图像去噪。
FIR滤波器设计分析
FIR滤波器设计分析FIR（Finite Impulse Response）滤波器是一类数字滤波器，其输出只取决于输入信号的有限数量的过去样本。
FIR滤波器的设计分析主要包括滤波器的设计目标、设计方法、设计参数选择、滤波器性能评估等方面。
首先，FIR滤波器的设计目标是根据特定的应用需求，设计一个能够满足给定要求的滤波器。
比如，在音频信号处理中，常见的设计目标包括降低噪声、增强语音清晰度等。
接下来，FIR滤波器的设计方法主要有窗函数法和频率采样法。
窗函数法是通过选择合适的窗函数来设计FIR滤波器，常见的窗函数有矩形窗、汉宁窗、汉明窗等。
频率采样法是通过在频域上选择一组等间隔的频率样点，然后通过频域设计方法将这些样点连接起来，得到FIR滤波器的频响。
设计参数选择是FIR滤波器设计的重要环节。
常见的设计参数包括滤波器阶数、截止频率、过渡带宽等。
滤波器阶数决定了滤波器的复杂度，一般情况下，滤波器阶数越高，滤波器的性能也会越好。
截止频率是指滤波器的频段边界，过渡带宽是指频域中通过频样点与阻带频样点之间的频带范围。
最后，FIR滤波器的性能评估主要包括幅频响应、相频响应、群延迟等指标。
幅频响应可以用来评估滤波器的频率特性，相频响应则描述了信号在滤波过程中的相对延迟。
群延迟是指信号通过滤波器时的延迟时间，对于实时信号处理应用非常重要。
总结起来，FIR滤波器设计分析主要涉及设计目标、设计方法、设计参数选择和滤波器性能评估四个方面。
通过合理选择设计方法和参数，并对滤波器的性能进行评估，可以设计出满足特定要求的FIR滤波器，从而实现信号处理、噪声降低等应用。
FIR滤波器的优化设计及应用
复旦大学硕士学位论文FIR滤波器的优化设计及应用姓名：周宇申请学位级别：硕士专业：电路与系统指导教师：孙承绶20030520摘要Ｘ８８８８２ｓ蒎豢现代邋信技术豹发鼹，ＦＩＲ滤波器被广泛应用予许多工程领域，并且在数字信号处理系统中，对其要求日益提高，如面积、速度、功耗等各方厩。
因此，设计出住髓更优的ＦＩＲ滤波嚣成为了露前研究静一个谍题。
本文主要研究了ＦＩＲ滤波器的～些优化设计技术及硬件实现方法，褥如一静实用的ＦＩＲ滤波器的通用优化设计方法。
用户只需在设计提供的图形界面上输入滤波器盼一些基本参数，鲡采样频率、通带纹波系数、阻带衰减、邋带频举ｓ截业频率餐，裁可以褥列一组硬转安瑷最钱粒ＦＩＲ滤波器系数，弱对生戏朝应豹ＶＨＤＬ文件。
本文考虑的优化技术主装包括两个方面，一是系数确定的算法优化；二是硬髂实理黪结构傀蘧。
在冀法伐健方溪，主簧包戆下嚣六释技术；ＣＳＤ壤码、Ｎ积Ｂ均衡、乘积因子选择、加法器的提炼、加法器与延迟器位长的优化、量化误差的考虑；在结构优化方面，主要考虑进位滤波器的结构选择、保留避位加法器的竣诗、德号扩装位戆清除等技本。
文章最后利用前颟得到的ＦＩＲ滤波器的通用设计方法，了分别针对ＦＰＧＡ与ＡＳＩＣ设计了一个实用的滤波器。
面向ＦＰＧＡ设计的，采用ｘｉｎｌｉｎｘＩＳＥ综合，调穗ｘｉｎｌｉｎｘｖｃｅ２０００ｅ痒，对嚣窝ＡＳＩＣ浚诗豹，采薅ｃｓｍｃ０６ｃｏｒｅ为单元黪，经Ｓｙｎｏｐｓｙｓ的Ｄｅｓｉｇｎｃｏｍｐｌｉｅｒ＂１－具综合后仿真。
关键字：发送绥救滤波器，平方辍奈奎赣特滤波器，ＣＳ登编磋，邻域攘索策貉，切断误差，Ｎ、Ｂ均衡，藤积因子选择，加法器提炼，进谯保留加法，符号扩展消除ＡｓｔｒａｃｔＷｉｔｈｔｈｅｄｅｖｅｌｏｐｍｅｎｔｏｆｔｈｅｄｉｇｉｔａｌｔｒａｎｓｍｉｓｓｉｏｎｔｅｃｈｎｏｌｏｇｙ，ＦＩＲｆｉｌｔｅｒｓａｒｅｗｉｄｅｌｙｕｓｅｄｉｎｍａｎｙｅｎｇｉｎｅｅｒｉｎｇｆｉｅｌｄｓ，ａｎｄｉｎｔｈｅｓｙｓｔｅｍｏｆｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｉｎｇ，ｔｈｅｒｅｑｕｅｓｔｓｏｆｔｈｅｍａｒｅｍｏｒｅａｎｄｍｏｒｅｓｔｒｉｎｇｅｎｔ，ｓｕｃｈａｓｓｉｚｅ，ｓｐｅｅｄ，ｃｏｓｔ．Ｓｏ，ｉｔｉｓａｓｕｂｊｅｃｔｏｆｓｔｕｄｙｔｏｄｅｓｉｇｎｏｐｔｉｍｕｍＦＩＲｆｉｌｔｅｒｓｆｏｒｓｙｓｔｅｍｓｐｒｅｓｅｎｔｌｙ．Ｔｈｉｓｐａｐｅｒｍｏｓｔｌｙｐｒｅｓｅｎｔｓｓｏｍｅｏｐｔｉｍｉｚｅｄｔｅｃｈｎｉｑｕｅｓａｎｄｔｈｅｒｅａｌｉｚａ．ｔｉｏｎｍｅｔｈｏｄｓｏｆｈａｒｄｗａｒｅ，ａｎｄｆｉｎｄｓｏｕｔａｐｒａｃｔｉｃａｌｗａｙｏｆｔｈｅＦＩＲｆｉｌｔｅｒｓｄｅｓｉｇｎｉｎｃｏｍｍｏｎｃｕｒｒｅｎｃｙ．Ｗｈｅｎｔｈｅｎｅｃｅｓｓａｒｙｆｉｌｔｅｒｓｐｅｃｉｆｉｃａｔｉｏｎｓ，ｓｕｃｈａＳｓａｍｐｌｉｎｇｒａｔｅ，ｐａｓｓｂａｎｄｒｉｐｐｌｅ，ｓｔｏｐｂａｎｄｒｉｐｐｉｅ，ｓｔｏｐｂａｎｄａｔｔｅｎｕａｔｉｏｎ，ｐａｓｓｂａｎｄａＲｅｎｕａｆｉｏｎ，ｐａｓｓｂａｎｄｒａｔｅａｎｄｓｔｏｐｂａｎｄｒａｔｅａｒｅｇｉｖｅｎ，ａｎｄｔｈｅｐｒｏｇｒａｍｗｉｌｌｆｉｎｄａｓｅｔｏｆｃｏｅｆｆｉｃｉｅｎｔｓｗｉｔｈｍｉｎｉｍａｌｈａｒｄｗａｒｅｔｏｉｍｐｌｅｍｅｎｔａｎｄａｕｔｏｍａｔｉｃａｌｌｙｇｅｎｅｒａｔｅｔｈｅａｃｃｏｒｄｉｎｇＶＨＤＬｓｏｕｒｃｅｓｗｉｔｈｌｉｎｅａｒｐｈａｓｅｔｒａｎｓｐｏｓｅｄｉｒｅｃｔｆｏｒｍｓ．Ｔｈｅｏｐｔｉｍｉｚｅｄｔｅｃｈｎｉｑｕｅｓｉｎｔｈｉｓｐａｐｅｒｃｏｎｓｉｓｔｏｆｔｗｏｆａｃｅｔｓ：０１１０ｉｓｔｈｅａｌｇｏｒｉｔｈｍｏｐｔｉｍｉｚｅｄｆｏｒｔｈｅｃｏｅｆｆｉｃｉｅｎｔｓｏｆＦＩＲｆｉｌｔｅｒｓ．Ｔｈｅｏｔｈｅｒｉｓｔｈｅｓｔｒｕｃｔｕｒｅｏｐｔｉｍｉｚｅｄｆｏｒｒｅａｌｉｚａｔｉｏｎｏｆｈａｒｄｗａｒｅ．Ｔｈｅｆｉｒｓｔｉｎｃｌｕｄｅｓｉｘｔｅｃｈｎｉｑｕｅｓ．ｔｈｅｙａ托ＣａｎｏｎｉｃＳｉｇｎｅｄＤｉｇｉｔｃｏｄｅ，ＮａｎｄＢｔｒａｄｅｏｆｆ，ｔｈｅｓｅｌｅｃｔｏｆｓｃａｌｉｎｇ，ｔｈｅｅｘｔｒａｃｔｉｏｎｏｆａｄｄｅｒ，ｔｈｅａｄｄｅｒ／ｄｅｌａｙｓｉｚｅ’ｏｐｔｉｍｉｚａｔｉｏｎ，ｔｈｅｅｒｒｏｒｃｏｎｓｉｄｅｒａｔｉｏｎｏｆｑｕａｎｔｉｚａｔｉｏｎ．Ｔｈｅｓｅｃｏｎｄｉｎｃｌｕｄｅｓｔｈｅｓｔｒｕｃｔｕｒａｌｓｅｌｅｃｔｉｏｎｏｆｆｉｌｔｅｒｓ，ｔｈｅｄｅｓｉｇｎｏｆｃａｉｒｙｓａｌｖｅａｄｄｅｒａｎｄｔｈｅｅｌｉｍｉｎａｔｉｏｎｏｆｓｉｇｎｅｘｔｅｎｓｉｏｎｅｆｆｅｃｔ．Ｔｈｅｌａｓｔｏｆｔｈｉｓｐａｐｅｒ，ＩｄｅｓｉｇｎａｎａｐｐｌｉｅｄＦＩＲｆｉｌｔｅｒａｃｃｏｒｄｉｎｇｔｏＦＰＧＡａｎｄＡＳＩＣｗｉｔｈｔｈｅｗａｙｏｆｔｈｉｓｐａｐｅｒｇａｉｎｅｄ，ｔｈｅｆｉｌｔｅｒｔｏＦＰＧＡｓｙｎｔｈｅｓｉｚｅｄｗｉｔｈｔａｒｇｅｔｌｉｂｒａｒｙｏｆｘｉｎｌｉｎｘｖｃｅ２０００ｅ，ｔｈｅｆｉｌｔｅｒｔｏａｓｉｃｓｙｎｔｈｅｓｉｚｅｄｗｉｔｈｔａｒｇｅｔｌｉｂｒａｒｙｏｆｃｓｍｃ０６ｃｏｒｅ．Ａｄｄｉｔｉｏｎａｌｌｙ，ｔｈａｎｋｓｔｏＩｎｆｉｎｅｏｎＴｅｃｈｎｏｌｏｇｙＡＧｆｏｒｉｔｓｓｕｐｐｏｒｔ．Ｋｅｙｗｏｒｄｓ：Ｔｒａｎｓｍｉｔｔｅｒａｎｄｒｅｃｅｉｖｅｒｆｉｌｔｅｒｓ，Ｎｙｑｕｉｓｔｄｉｇｉｔａｌｆｉｌｔｅｒ，ＣａｎｏｎｉｃＳｉｇｎｅｄＤｉｇｉｔｃｏｄｅ，ｌｏｃａｌｓｅａｒｃｈｓｔｒａｔｅｇｙ，ＮａｎｄＢｔｒａｄｅｏｆｆ，ｔｈｅｓｅｌｅｃｔｏｆｓｅａｌｉｎｇ，ｔｈｅｅｘｔｒａｃｔｉｏｎｏｆａｄｄｅｒ，ｔｒｕｎｃａｔｉｏｎｅｒｒｏｒ，ｃａｒｒｙｓａｖｅａｄｄｅｒ，ｓｉｇｎｅｘｔｅｎｓｉｏｎｅｌｉｍｉｎａｔｉｏｎ第一章引言第一章引言＇。
fir数字滤波器的设计与实现
FIR数字滤波器的设计与实现介绍在数字信号处理中，滤波器是一种常用的工具，用于改变信号的频率响应。
FIR （Finite Impulse Response）数字滤波器是一种非递归的滤波器，具有线性相位响应和有限脉冲响应。
本文将探讨FIR数字滤波器的设计与实现，包括滤波器的原理、设计方法和实际应用。
原理FIR数字滤波器通过对输入信号的加权平均来实现滤波效果。
其原理可以简单描述为以下步骤： 1. 输入信号经过一个延迟线组成的信号延迟器。
2. 延迟后的信号与一组权重系数进行相乘。
3. 将相乘的结果进行加和得到输出信号。
FIR滤波器的特点是通过改变权重系数来改变滤波器的频率响应。
不同的权重系数可以实现低通滤波、高通滤波、带通滤波等不同的滤波效果。
设计方法FIR滤波器的设计主要有以下几种方法：窗函数法窗函数法是一种常用简单而直观的设计方法。
该方法通过选择一个窗函数，并将其与理想滤波器的频率响应进行卷积，得到FIR滤波器的频率响应。
常用的窗函数包括矩形窗、汉宁窗、哈密顿窗等。
不同的窗函数具有不同的特性，在设计滤波器时需要根据要求来选择合适的窗函数。
频率抽样法频率抽样法是一种基于频率抽样定理的设计方法。
该方法首先将所需的频率响应通过插值得到一个连续的函数，然后对该函数进行逆傅里叶变换，得到离散的权重系数。
频率抽样法的优点是可以设计出具有较小幅频纹波的滤波器，但需要进行频率上和频率下的补偿处理。
最优化方法最优化方法是一种基于优化理论的设计方法。
该方法通过优化某个性能指标来得到最优的滤波器权重系数。
常用的最优化方法包括Least Mean Square（LMS）法、Least Square（LS）法、Parks-McClellan法等。
这些方法可以根据设计要求，如通带波纹、阻带衰减等来得到最优的滤波器设计。
实现与应用FIR数字滤波器的实现可以通过硬件和软件两种方式。
硬件实现在硬件实现中，可以利用专门的FPGA（Field-Programmable Gate Array）等数字集成电路来实现FIR滤波器。
FIR滤波器的原理及设计
FIR滤波器的原理及设计1.选择理想的滤波特性：根据实际需求，选择滤波器的频率响应特性。
常见的滤波特性包括低通滤波、高通滤波、带通滤波和带阻滤波等。
这些特性可以通过选择不同的频率响应曲线来实现。
2.确定滤波器的长度：确定滤波器的长度是指确定冲激响应函数h(n)的长度。
一般情况下，滤波器的长度与所需的滤波特性密切相关。
如果需要更陡的滤波特性，滤波器的长度应该相对较长。
3.求解滤波器的系数：滤波器的系数通过优化方法求解得到。
最常用的方法是窗函数法和最小二乘法。
-窗函数法：将理想的频率响应特性和滤波器的长度进行离散傅里叶变换，得到频率响应的频谱图。
然后，利用窗函数将频谱图控制在滤波器的长度范围内，并进行反离散傅里叶变换得到滤波器系数。
-最小二乘法：将理想的频率响应特性与滤波器的输出响应特性进行最小二乘拟合，通过最小化滤波器的输出与理想输出之间的误差，得到滤波器的系数。
优化方法的选择主要取决于滤波器的设计要求和性能指标。
例如，窗函数法简单易用，适用于一般的滤波要求；最小二乘法则可以得到更精确的滤波器响应。
FIR滤波器设计的一个常见问题是权衡滤波器的性能和计算复杂度。
较长的滤波器可以实现更陡的滤波特性，但也会增加计算复杂度。
因此，在设计FIR滤波器时需要综合考虑滤波特性、滤波器长度和计算复杂度等因素，以达到最佳性能和实用性的平衡。
总之，FIR滤波器是一种基于冲激响应函数的数字滤波器。
它的设计原理主要包括选择滤波特性和确定滤波器的长度，然后通过窗函数法或最小二乘法求解滤波器的系数。
FIR滤波器具有线性相位、稳定性和灵活性等优点，在数字信号处理中有着广泛的应用。
并行结构FIR滤波器
基于并行结构的FIR滤波器的设计摘要本文详细地叙述了线性相位FIR数字滤波器的一种设计方法。
在滤波器硬件设计中, 采用了分布式算法来计算滤波器中的乘积和运算,提高了信号的处理效率。
由于采用了分布式算法的并行结构, 提高了滤波速度。
本文通过MATLAB设计出一个具体指标的FIR滤波器，并对滤波器系数进行了处理，使之便于在FPGA中实现。
关键字：FIR滤波器，并行结构，MATLAB.1、FIR并行处理结构数字滤波器是语言与图像处理，模式识别，雷达信号处理，频谱分析等应用中的一个基本信号处理部件。
它能避免模拟滤波器所无法客服的温度漂移和噪声等问题，同时具有比模拟滤波器精度高，稳定性好，体积小，应用灵活等优点，在各领域得到了广泛的应用。
FIR 数字滤波器主要采用非递归结构，不论在理论上还是在实际的有限精度运算中都不存在稳定性问题。
此外，它也很容易做到严格的线性相位特性。
稳定和线性相位特性是FIR滤波器两个突出的优点。
图1、并行滤波器结构数字滤波器主要通过乘法器、加法器和移位寄存器实现。
串行处理方式在阶数较大的情况下，处理速度较慢。
而现在数字信号处理要求能够快速、实时处理数据，并行处理数据能够提高信号处理能力，其结构如图1所示。
从上面的算法可以看出，处理数据和采样时钟对每一个抽头来说都是并行的，并且，加法器和移位寄存器采用级联的方式，完成了累加的功能，综合了加法器和移位寄存器的优点，而且这种算法的各级结构相同，方便扩展，实现了任意阶数的滤波器。
算法中，真正占用系统资源的是乘法器。
如果将系数量化成二进制，就能采用移位寄存器和加法器实现乘法功能。
2、并行计算的算法原理并行结构滤波器设计，是将一个SISO 系统转换为MIMO 系统，从而实现数据的并行处理，进而提高采样率，是采用复制硬件的方法，以使几个输入能够并行处理，而几个输出能够在同一时间产生出来。
在本文中，通过多项式分解方法，引入一个例子进行举例说明。
在时域中，一个N 抽头的FIR 滤波器可表示为：10()()*()()(),0,1,2,3...,N i y n h n x n h i x n i n -===-=∞∑(2.1)其中，{x(n)}是一个无限长的输入序列，序列{h(n)}包含了长度为N 的FIR 滤波器的系数，或者，在z 域中可以表示为：100()()()()()N n n n n Y z H z X z h n zx n z -∞--====∑∑ (2.2)输入序列{x(0),x(1),x(2),x(3)…}可以被分解为偶数部分和奇数部分，如下式所示：1232412421201()(0)(1)(2)(3)...(0)(2)(4)...[(1)(3)(5)...]()()X z x x z x z x z x x z x z z x x z x z X z z X z ---------=++++=+++++++=+(2.3)其中，20()X z 和21()X z 分别是x(2k)和x(2k+1)（0k ≤<∞）的z 变换。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
摘要：基于流水线技术，利用fpga进行并行可重复配置高精度的fir滤波器设计。
使用vhdl 可以很方便地改变滤波器的系数和阶数。
在dsp中采用这种fir滤波器的设计方法可以充分发挥fpga的优势。
关键词：fir滤波器 fpga 流水线技术数字滤波器可以滤除多余的噪声，扩展信号频带，完成信号预调，改变信号的特定频谱分量，从而得到预期的结果。
数字滤波器在dvb、无线通信等数字信号处理中有着广泛的应用。
在数字信号处理中，传统滤波器通过高速乘法累加器实现，这种方法在下一个采样周期到来期间，只能进行有限操作，从而限制了带宽。
现实中的信号都是以一定的序列进入处理器的，因此处理器在一个时钟周期内只能处理有限的位数，不能完全并行处理。
基于并行流水线结构的fir滤波器可以使笔者设计的64阶或者128阶滤波器与16阶滤波器的速度一样快，其显著特别是在算法的每一个阶段存取数据。
fpga结构使得以采样速率处理数字信号成为常数乘法器的理想载体，提高了整个系统的性能。
由于设计要求的差异，如字长、各级输出的保留精度等不同，在整个设计过程中，各个环节也有所不同，这就需要根据不同的要求对数据进行不同的处理，如截断、扩展等，从而设计出既满足设计需要，又节省fpga资源的电路。
图1 并行滤波器结构
1 fir并行滤波器结构数字滤波器主要通过乘法器、加法器和移位寄存器实现。
串行处理方式在阶数较大时，处理速度较慢。
而现代数字信号处理要求能够快速、实时处理数据，并行处理数据能够提高信号处理能力，其结构如图1所示。
图2 查找表相乘和累加
从上面的算法可以看出，处理数据的采样时钟对每一个抽头来说都是并行的，并且加法器和移位寄存器采用级联方式，完成了累加器的功能，综合了加法器和移位寄存器的优点，而且这种算法的各级结构相同，方便扩展，实现了任意阶数的滤波器。
算法中，真正点用系统资源的是乘法器。
如果将系数量化成二进制，就能采用移位寄存器和加法器实现乘法功能。
对于一个特定的滤波器，由于它有固定的系数，乘法功能就是一个长数乘法器。
下面将讨论乘法器的设计问题。
2 fir并行滤波器的乘法器设计在并行滤波器的设计中，每一个乘法器的一端输入数据，另一端为固定常数。
对于常数乘法器，可以预先将常数的部分乘积结构存储起来，然后通过查表的方式实现两个数据的乘积。
以16位输入、常数为14位的乘法器为例，给出其实现结构如图2所示。
对于无符号数来说，这是一种理想结构。
但是在实际使用中，通常使用有符号数且常用补码的形式，因此需要对这种结构进行改进。
一种改进方法是将输入的数据分开，即最高的几位作为有符号数处理，其它作为无符号数处理。
第二种改进方法是将符号数经过补码/原码变换器变换成原码，然后，将原码作为无符号数处理，通过有符号数的符号位来控制加法器的加减。
第三种改进方法是一种优化方法，即要用三个二进制补码变换器，处理输入的有符号数和滤波器的系数，这样可以避免使用有符号数的乘法和加法运算。
具体的乘法累加器运算过程及结果如图3所示。
其中，对应乘数高位和低位部分积p1(n)和p2(2)可以分别先垂直相加后水平相加，或者先水平相加后垂直相加，最后的结果是一样的。
若采用后种方法，由于fir滤波器的h(n)均为常数，得到部分积的矢量乘法运算就演变成了查表法，其中，s1(n)表示s(n)的最低有效,p1表示最低有效位部分积之和。
图4 有符号数查找表优化结构
同理，得p2，将p2左移一位与p1相加，便得到最后结果。
这种查表法就是采用流水线技术进行fir滤波器算法分解的基础，当字长增加时，相应得到p3、p4等。
并相应移位相加即可。
采用流水线技术和加法器的资源共享技术可以更好地提高常数乘法器的优越性。
16比特输入、14比特常数的这种方法的常数乘法器的结构如图4所示。
图5 优化fir滤波器结构
在这种结构中，时钟是f1，内部操作的时钟是4×f1，其中的4个多路复用器每次可
以从16路信号中选出4位用作rom的地址线。
每次4位地址从rom中读出数据，经过相应的移位相加即可，两位计数器用来控制这些多路复位器的输出。
3 fir滤波器的fpga实现按照第2节所描述的第三种优化方法实现常数乘法器，乘法器输出以后按照图4所示的滤波器结构，通过流水线技术的加法器可以实现高效的滤波器。
值得注意的是：在乘法器输出的时候需要对输出的数据进行一位扩展，可以避免加法器的溢出问题。
为了有效地利用资源，先通过多路复用器将输入的序列复选出来，这样所有常数乘法器可以共用一个多路复用器，然后通过rom查表方法实现常数乘法器。
优化后的原理结构如5所示。
4 fir滤波器的电路设计与仿真结果在数字滤波器设计时，首先根据滤波器的频率特性，选定滤波器的长度和每一节的系数。
就目前的设计手段而言，对节数和系数的计算可以采用等波动remez逼近算法编程计算。
但是，目前最好的方法还是使用使用的eda软件来完成。
在选择了设计方法和设计要求后，计算出各节系数，并以图形的直观形式显示幅频、相频、冲激响应和零极点图。
图6是一个采用等波动设计方法生成的均方根升余弦（rrc）fir滤波器的频域特性。
其中，滚降系数为0.35，输入数据率是2.048mhz。
由于在数字滤波器中，各节系数字长有限，所以还要对计算出来的实系数进行量化处理，即浮点数向定点数转换。
系数量化后的频域特性如图7所示，量化字长为12。
比较图6与图7，不难看出，系数在量化前后的频域特性是不同的，量化带来了频域特性的恶化。
在验证了量化后的频域特性满足设计要求和系数的有效性之后，就可以进行fpga电路的设计。
笔者采用流水线技术，根据得到的滤波器系数用vhdl语言编写了滤波器程序。
为了充分利用fpga中四输入查找表的电路结构，一般采用每8节为滤波器的一个基本单元。
设计中通过采用流水线技术提高速度，对于更多阶数滤波器的设计，可以采用扩展的方法来实现。
仿真结果如图8所示。
图8 高效滤波器频率特征
本文介绍了并行高效数字滤波器的设计方法，给出了电路的仿真结果。
利用vhdl语言，采用可重复配置的fpga，降低了设计成本，提高了系统的适用性。
由于fir滤波器的系数是常数，可以保存在rom中，在运算的通过查找表的方法可很快得到乘法输出，减少了使用的资源和布线延时，节省了运算时间。
在设计中，充分利用先进的eda团体操，大大提高了设计效率。