半导体名词解释
半导体物理名词解释
半导体物理名词解释1.单电子近似：假设每个电子是在周期性排列且固定不动的原子核势场及其他电子的平均势场中运动。
该势场是具有与晶格同周期的周期性势场。
2.电子的共有化运动：原子组成晶体后，由于电子壳层的交叠，电子不再完全局限在某一个原子上，可以由一个原于转移到相邻的原子上去，因而，电子将可以在整个晶体中运动。
这种运动称为电子的共有化运动。
3.允带、禁带： N个原子相互靠近组成晶体，每个电子都要受到周围原子势场作用，结果是每一个N度简并的能级都分裂成距离很近能级，N个能级组成一个能带。
分裂的每一个能带都称为允带。
允带之间没有能级称为禁带。
4.准自由电子：内壳层的电子原来处于低能级，共有化运动很弱，其能级分裂得很小，能带很窄，外壳层电子原来处于高能级，特别是价电子，共有化运动很显著，如同自由运动的电子，常称为“准自由电子”，其能级分裂得很厉害，能带很宽。
6.导带、价带：对于被电子部分占满的能带，在外电场的作用下，电子可从外电场中吸收能量跃迁到未被电子占据的能级去，形成了电流，起导电作用，常称这种能带为导带。
下面是已被价电子占满的满带，也称价带。
8.（本证激发）本征半导体导电机构：对本征半导体，导带中出现多少电子，价带中相应地就出现多少空穴，导带上电子参与导电，价带上空穴也参与导电，这就是本征半导体的导电机构。
9.回旋共振实验意义：这通常是指利用电子的回旋共振作用来进行测试的一种技术。
该方法可直接测量出半导体中载流子的有效质量，并从而可求得能带极值附近的能带结构。
当交变电磁场角频率W等于回旋频率Wc时，就可以发生共振吸收，Wc=qB/有效质量10.波粒二象性，动量，能量P=m0v E=12P2m0P=hk1.间隙式杂质：杂质原子位于晶格原子间的间隙位置，称为间隙式杂质。
2.替位式杂质：杂质原子取代晶格原子而位于晶格点处，称为替位式杂质。
3.施主杂质与施主能级：能够释放电子而产生导电电子并形成正电中心。
它们称为施主杂质或n型杂质。
半导体是什么
半导体的本质和应用
半导体是一种介于导体和绝缘体之间的材料。
它具有在特定条件下可以有选择
性地导电的特性。
半导体的本质在于其电子结构中存在一些未被填满的能级，使得在外加电场或热激发的作用下，电子可以很容易地在材料中移动。
半导体的基本特性
半导体材料中的导带和价带之间存在称为“禁带宽度”的能隙。
在原子折叠之后，半导体材料通过共价键连接，因此其电子虽然处于原子间，但在整个材料中可以自由移动。
当外界条件施加以后，这些电子会在导带和价带之间跃迁，从而实现电导。
半导体的应用
半导体材料在现代科技中有着广泛的应用。
其中最重要的当属半导体器件，如
二极管和晶体管。
这些器件可以用来控制电流的流动，从而实现逻辑电路、放大器和其他电子设备。
此外，半导体还广泛应用于光电子领域，如太阳能电池和发光二极管。
通过半
导体材料的光电转换性质，可以将光能转化为电能或者发光，实现各种照明和能源转换的功能。
总的来说，半导体作为一种特殊的材料，在现代社会的科技发展中起着至关重
要的作用。
其独特的导电性能和光电性能广泛应用于电子器件、光电子器件以及能源技术等领域，推动了科技的不断进步和创新。
半导体名词解释
1. 何谓PIE? PIE的主要工作是什幺?答：Process Integration Engineer(工艺整合工程师), 主要工作是整合各部门的资源, 对工艺持续进行改善, 确保产品的良率（yield）稳定良好。
2. 200mm，300mm Wafer 代表何意义?答：8吋硅片(wafer)直径为 200mm , 直径为 300mm硅片即12吋.3. 目前中芯国际现有的三个工厂采用多少mm的硅片(wafer)工艺？未来北京的Fab4(四厂)采用多少mm的wafer工艺？答：当前1~3厂为200mm(8英寸)的wafer, 工艺水平已达0.13um工艺。
未来北京厂工艺wafer将使用300mm(12英寸)。
4. 我们为何需要300mm?答：wafer size 变大，单一wafer 上的芯片数(chip)变多，单位成本降低200→300 面积增加2.25倍,芯片数目约增加2.5倍5. 所谓的0.13 um 的工艺能力(technology)代表的是什幺意义？答：是指工厂的工艺能力可以达到0.13 um的栅极线宽。
当栅极的线宽做的越小时，整个器件就可以变的越小，工作速度也越快。
6. 从0.35um->0.25um->0.18um->0.15um->0.13um 的technology改变又代表的是什幺意义？答：栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。
从0.35um -> 0.25um -> 0.18um -> 0.15um -> 0.13um 代表着每一个阶段工艺能力的提升。
7. 一般的硅片(wafer)基材(substrate)可区分为N,P两种类型（type）,何谓 N, P-type wafer?答：N-type wafer 是指掺杂 negative元素(5价电荷元素，例如：P、As)的硅片, P-type 的wafer 是指掺杂 positive 元素(3价电荷元素, 例如：B、In)的硅片。
半导体技术名词解释题
半导体技术名词解释题1、半导体：半导体指常温下导电性能介于导体与绝缘体之间的材料。
2、本征半导体：本征半导体是完全不含杂质且无晶格缺陷的纯净半导体。
3、直接带隙半导体：直接带隙半导体是导带底和价带顶在k空间中处于同一位置的半导体。
4、间接带隙半导体：间接带隙半导体材料导带底和价带顶在k空间中处于不同位置。
5、极性半导体：在共价键化合物半导体中，含有离子键成分的半导体为极性半导体。
6、能带、允带、禁带：当N个原子相互靠近结合成晶体后，每个电子都要受到周围原子势场的作用，其结果是每个N度简并的能级都分裂成N个彼此相距很近的能级，这N个能级组成一个能带。
此时电子不再属于某个原子而是在晶体中做共有化运动，分裂的每个能带都称为允带，允带包含价带和导带两种。
允带间因为没有能级称为禁带。
7、半导体的导带：半导体的导带是由自由电子形成的能量空间。
即固体结构内自由运动的电子所具有的能量范围。
8、半导体的价带：价带是指半导体或绝缘体中，在0K时能被电子占满的最高能带。
9、禁带宽度：禁带宽度是指导带的最低能级和价带的最高能级之间的能。
10、带隙：带隙是导带的最低点和价带的最高点的能量之差。
11、宽禁带半导体材料：一般把禁带宽度E g≥ 2.3 eV的半导体材料归类为宽禁带半导体材料。
12、绝缘体的能带结构：绝缘体中导带和价带之间的禁带宽度比较大，价带电子难以激发并跃迁到导带上去，导带成为电子空带，而价带成为电子满带，电子在导带和价带中都不能迁移。
13、杂质能级：杂质能级是指半导体材料中的杂质使严格的周期性势场受到破坏，从而有可能产生能量在带隙中的局域化电子态,称为杂质能级。
14、替位式杂质：杂质原子进入半导体硅以后，杂质原子取代晶格原子而位于晶格点处，称为替位式杂质。
15、间隙式杂质：杂质原子进入半导体以后，杂质原子位于晶格原子间的间隙位置，称为间隙式杂质。
16、施主杂质比晶格主体原子多一个价电子的替位式杂质，它们在适当的温度下能够释放多余的价电子，从而在半导体中产生非本征自由电子并使自身电离。
半导体名词解释
ACTIVE AREA主动区(工作区)主动晶体管(ACTIVE FRANSISTOR)被制造的区域即所谓的主动区(active area)在标准之MOS制造过程中ACTIVE AREA是由，一层氮化硅光罩及等接氮化硅蚀刻之后的局部特区氧化(LOCOS OXIDATION)所形成的，而由于利用到局部场氧化之步骤．所以Active AREA 会受到鸟嘴(BIRD’S BEAK)之影响而比原先之氮化硅光罩所定义的区域来得小以长0.6UM 之场区氧化而言大概会有O.5 UM之BIRD'S BEAK存在也就是说ACTIVE AREA比原在之氮化硅光罩定义之区域小O.5UMAcetone丙酮1.丙碗是有机溶剂的一种，分子式为CH30HCH32.性质：无色，具剌激性薄荷臭味之液体3.用途：在FAB内之用途，主要在于黄光室内正光阻之清洗、擦拭4﹒毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量之丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、念心、呕吐、目眩、意识不明等。
5﹒允许浓度:1000ppmADI显影后检查After Developing Inspection之缩写目的：检查黄光室制程;光阻覆盖→对准→曝光弓显影。
发现缺点后，如覆盖不良、显影不良‥‥等即予修改(Rework)﹒以维产品良率、品质。
方法：利用目检、显微镜为之。
AEI蚀刻后检查1. AEI 即After Etching Inspection，在蚀刻制程光阻去除、前反光阻去除后，分别对产品实施主检或抽样检查。
2. AEI之目的有四：2-1提高产品良率，避免不良品外流。
2-2达到品质的一致性和制程之重复性。
2-3显示制程能力之指针。
2-4防止异常扩大，节省成本3. 通常AEI检查出来之不良品，非必要时很少做修改。
因为重去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。
生产成本增高，以及良率降低之缺点。
什么是半导体
什么是半导体？
半导体是一种介于导体（如金属）和绝缘体（如塑料）之间的材料。
在半导体中，电子的导电能力介于导体和绝缘体之间，即在一定条件下，半导体可以导电，但在其他条件下则表现为绝缘。
这种特性使得半导体在电子器件中具有重要的应用价值。
半导体的导电性质可以通过外加电场、温度或光照等外部条件进行控制，这种控制能力是现代电子器件的基础。
半导体的导电性主要依赖于两种载流子：电子和空穴。
在纯净的半导体中，电子和空穴的数量相等，因此其导电性较弱。
但通过在半导体中引入杂质或施加外部电场，可以改变电子和空穴的浓度，从而调节半导体的导电性能。
半导体在电子技术中有广泛的应用，包括但不限于：
1. **集成电路（IC）**：半导体晶体管的集成电路是现代电子产品的核心，如微处理器、存储器等。
2. **光电子器件**：半导体的光电特性使其用于光电二极管、激光器、光伏电池等。
3. **传感器**：利用半导体的电阻、电容或光电效应制作的传感器，用于测量温度、压力、光照等物理量。
4. **太阳能电池**：利用半导体材料的光电转换效应制作的太阳能电池，将光能转化为电能。
5. **电子管件**：半导体二极管、三极管等在电路中用于整流、
放大、开关等功能。
6. **发光二极管（LED）**：通过半导体材料的电致发光特性制作的LED，用于照明、显示等。
7. **光伏电池**：半导体材料制成的光电池，可以将光能转化为电能，用于太阳能发电等。
总的来说，半导体是现代电子技术的基础，其特性和应用推动了信息技术、通信技术、能源技术等领域的发展和进步。
半导体相关的名词解释
半导体相关的名词解释引言在当今高科技时代，半导体技术得到了广泛应用，成为现代社会的重要支柱。
然而，对于普通大众来说，半导体技术可能还比较陌生。
因此，本文将为您解释一些半导体相关的名词，帮助您更好地了解这一领域的知识。
一、半导体半导体是指电阻介于导体与绝缘体之间的物质，其电导率介于导体与绝缘体之间。
它的特殊之处在于，其导电性能可以通过施加外加电场或温度的改变而发生显著变化。
半导体材料常用的有硅（Silicon）和锗（Germanium），其在电子学和光电子学等领域具有广泛的应用。
二、PN结PN结是半导体器件中常见的一种结构，由P型（正型）半导体和N型（负型）半导体结合而成。
P型半导体中的“P”代表的是正电荷载体空穴（holes），而N型半导体中的“N”代表的是负电荷载体电子。
PN结的作用是将半导体划分为两个区域，形成电场和不同的导电性质，常用于二极管和晶体管等电子元件中。
三、二极管二极管是半导体器件中最简单也是最基本的一种。
它由PN结组成，电流在正向偏置（即P端为正，N端为负）时能够被导通，而在反向偏置时则能够阻断电流的流动。
二极管常用于电路中的整流和信号检测等功能。
四、晶体管晶体管是一种三端的半导体器件，由PNP或NPN三层结构组成。
它是电子技术领域的重要基石，被广泛应用于放大、开关、模拟信号处理和数字信号处理等电路中。
晶体管的工作原理是利用电场和电子流控制电流的放大和传输。
五、集成电路集成电路是将大量的晶体管、二极管和其他元件集成在一起的电路。
与传统的离散式电路相比，集成电路具有体积小、功耗低和可靠性高的优点。
它是现代电子设备的核心组成部分，广泛应用于计算机、手机、电视等电子产品中。
六、半导体光电子学半导体光电子学是指将半导体材料应用于光电子技术的领域。
在半导体材料中，电子和空穴之间的能级距离较小，因此半导体具有良好的光电转换特性。
半导体激光器、光电二极管和太阳能电池等都是半导体光电子学领域的重要应用。
半导体名词解释
1. 何谓PIE? PIE的主要工作是什幺?答：Process Integration Engineer(工艺整合工程师), 主要工作是整合各部门的资源, 对工艺持续进行改善, 确保产品的良率（yield）稳定良好。
2. 200mm，300mm Wafer 代表何意义?答：8吋硅片(wafer)直径为 200mm , 直径为 300mm硅片即12吋.3. 目前中芯国际现有的三个工厂采用多少mm的硅片(wafer)工艺？未来北京的Fab4(四厂)采用多少mm的wafer工艺？答：当前1~3厂为200mm(8英寸)的wafer, 工艺水平已达0.13um 工艺。
未来北京厂工艺wafer将使用300mm(12英寸)。
4. 我们为何需要300mm?答：wafer size 变大，单一wafer 上的芯片数(chip)变多，单位成本降低200→300 面积增加2.25倍,芯片数目约增加2.5倍5. 所谓的0.13 um 的工艺能力(technology)代表的是什幺意义？答：是指工厂的工艺能力可以达到0.13 um的栅极线宽。
当栅极的线宽做的越小时，整个器件就可以变的越小，工作速度也越快。
6. 从0.35um->0.25um->0.18um->0.15um->0.13um 的technology改变又代表的是什幺意义？答：栅极线的宽（该尺寸的大小代表半导体工艺水平的高低）做的越小时，工艺的难度便相对提高。
从0.35um -> 0.25um -> 0.18um -> 0.15um -> 0.13um 代表着每一个阶段工艺能力的提升。
7. 一般的硅片(wafer)基材(substrate)可区分为N,P两种类型（type）,何谓N, P-type wafer?答：N-type wafer 是指掺杂 negative元素(5价电荷元素，例如：P、As)的硅片, P-type 的wafer是指掺杂 positive 元素(3价电荷元素, 例如：B、In)的硅片。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1)Acetone 丙酮丙酮是有机溶剂的一种，分子式为CH3COCH3性质：无色，具剌激性薄荷臭味的液体用途：在FAB内的用途，主要在于黄光室内正光阻的清洗、擦拭毒性：对神经中枢具中度麻醉性，对皮肤粘膜具轻微毒性，长期接触会引起皮肤炎，吸入过量的丙酮蒸气会刺激鼻、眼结膜、咽喉粘膜、甚至引起头痛、恶心、呕吐、目眩、意识不明等。
允许浓度：1000ppm2)Active Area 主动区域MOS核心区域，即源，汲，闸极区域3)AEI蚀刻后检查（1）AEI 即After Etching Inspection，在蚀刻制程光阻去除前和光阻去除后，分别对产品实施主检或抽样检查。
（2）AEI的目的有四：提高产品良率，避免不良品外流。
达到品质的一致性和制程的重复性。
显示制程能力的指标。
防止异常扩大，节省成本（3）通常AEI检查出来的不良品，非必要时很少做修改。
因为除去氧化层或重长氧化层可能造成组件特性改变可靠性变差、缺点密度增加。
生产成本增高，以及良率降低的缺点。
4）Al-Cu-Si 铝硅铜金属溅镀时所使用的原料名称，通常是称为T arget，其成份为0.5%铜，1%硅及98.5%铝，一般制程通常是使用99%铝1%硅．后来为了金属电荷迁移现象(Electromigration) 故渗加0.5%铜降低金属电荷迁移5）Alkaline Ions 碱金属雕子如Na+，K+，破坏氧化层完整性，增加漏电密度，减小少子寿命，引起移动电荷，影响器件稳定性。
其主要来源是：炉管的石英材料，制程气体及光阻等不纯物。
6）Alloy 合金半导体制程在蚀刻出金属连线后，必须加强Al与SiO2间interface的紧密度，故进行Alloy步骤，以450℃作用30min，增加Al与Si的紧密程度，防止Al层的剥落及减少欧姆接触的电阻值，使R C的值尽量减少。
7）Aluminum 铝一种金属元素，质地坚韧而轻，有延展性，容易导电。
普遍用于半导体器件间的金属连线，但因其易引起spike及Electromigration，故实际中会在其中加入适量的Cu或Si8）Anneal 回火又称退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。
a)激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用。
b)消除损伤：离子植入后回火是为了修复因高能加速的离子直接打入芯片而产生的损毁区（进入底材中的离子行进中将硅原子撞离原来的晶格位置，致使晶体的特性改变）。
而这种损毁区，经过回火的热处理后即可复原。
这种热处理的回火功能可利用其温度、时间差异来控制全部或局部的活化植入离子的功能c)氧化制程中的回火主要是为了降低界面态电荷，降低SiO2的晶格结构退火方式：➢炉退火➢快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等)9）Angstrom 埃(Å)是一个长度单位，1Å=10-10米,其大小为1公尺的佰亿分之一，约人的头发宽度的伍拾万分之一。
此单位常用于IC制程上，表示膜层(如SiO2，POLY，SIN‥)厚度时用10）Argon 氩气11）Arc Chamber 弧光反应室弧光反应室,事实上就是一个直流式的电浆产生器。
因为所操作的电流－对－电压的区域是在弧光电浆内。
12）APM( Ammonia , hydrogen-Peroxide Mixing )又称SC-1 ( Standard Cleaning solution - 1 )主要化学试剂是NH4OH/H2O2/D.I .water,常用比率为1：1：6。
能有效去处除无机颗粒，有机沉淀及若干金属玷污，去除颗粒能力随NH4OH增加而增加。
13）Backing Pump 辅抽泵在高真空系统中，要想很快建立我们所需的高真空，单纯靠高真空泵是不行的（因高真空泵启动时系统必须已经在低真空条件下），所以我们在系统中加入一个辅抽泵（如油泵）,先对系统建立初真空，再由高真空泵对系统建立高真空。
14）Bake, Soft bake, Hard bake烘培、软烤、预烤烘烤（Bake）:在集成电路芯片的制造过程中，将芯片置于稍高温(60ºC~250ºC)的烘箱或热板上均可谓之烘烤。
随其目的不同，可区分为软烤(Soft bake)与预烤(Hard bake)。
软烤(Soft bake) :其使用时机是在上完光阻后，主要目的是为了将光阻中的溶剂蒸发去除，并且可增加光阻与芯片的附着力。
预烤(Hard bake):又称为蚀刻前烘烤(pre-etch bake)，主要目的为去除水气，增加光阻附着性，尤其在湿蚀刻(wet etching)更为重要，预烤不完全常会造成过蚀刻。
15） Barrier Layer 阻障层为了防止铝合金与硅的的接触界面发生尖峰（spiking ）现象，并降低彼此的接触电阻，在铝合金与硅之间加入一层称为阻障层的导体材料，常见的有Ti/TiN 及TiW 。
16） BB ：Bird's Beak 鸟嘴 在用Si3N4作为掩膜制作field oxide 时，在Si3N4覆盖区的边缘，由于氧或水气会透过PadOxide Layer 扩散至Si-Substrate 表面而形成SiO2，因此Si3N4边缘向内会产生一个鸟嘴状的氧化层，即所谓的Bird's Beak 。
其大小与坡度可由改变Si3N4与Pad Oxide 的厚度比及FieldOxidation 的温度与厚度来控制17） Boat 晶舟Boat 原意是单木舟。
在半导体IC 制造过程中，常需要用一种工具作芯片传送及加工，这种承载芯片的工具，我们称之为Boat 。
一般Boat 有两种材质，一是石英（Quartz ），另一碳化硅（SiC ）。
SiC Boat 用在温度较高(Drive in)及LPSiN 的场合。
18）BOE(Buffer Oxide Etching)Quartz BoatSiC BoatB. O. E.是HF与NH4F依不同比例混合而成。
6:1 BOE蚀刻即表示HF: NH4F =l:6的成份混合而成。
HF为主要的蚀刻液，NH4F则做为缓冲剂使用。
利用NH4F固定[H']的浓度，使之保持一定的蚀刻率。
HF会侵蚀玻璃及任何硅石的物质，对皮肤有强烈的腐蚀性，不小心被溅到，应用大量冲洗。
19）Boundary Layer 边界层假设流体在芯片表面流速为零，则流体在层流区及芯片表面将有一个流速梯度存在，称为边界层（Boundary Layer）20）BPSG(boron-phosphor-silicate-glass)BPSG : 为硼磷硅玻璃，含有B,P元素的SiO2 , 加入B,P可以降低Flow 温度，并且P吸附一些杂质离子，流动性比较好，作为ILD的平坦化介质。
21）Breakdown Voltage 崩溃电压左图是一个典型PN二极管的电流对电压曲线，因为只有在加正向电压时才导通，但假若施加的反向电压太高且超过一特定临界值时，反向电流将急剧上升，这个现象称为电崩溃。
而使崩溃现象发生的临界电压称为崩溃电压，如图中的V BD22）Buffer Layer 缓冲层通常此层沉积于两个热膨胀系数相差较大的两层之间,缓冲两者因直接接触而产生的应力作用。
我们制程最常见的缓冲层即SiO2，它用来缓冲SiN4与Si直接接触产生的应力，从而提升Si3N4对Si表面附着能力23）C1 cleanClean的一种制程，它包括DHF(稀释HF)---APM(NH4OH-H2O2-H2O mixed)---HPM (HCl-H2O2-H2O mixed)24)Burn in预烧试验「预烧」(Burn in)为可靠性测试的一种，旨在检验出那些在使用初期即损坏的产品，而在出货前予以剔除。
预烧试验的作法，乃是将组件(产品)置于高温的环境下，加上指定的正向或反向的直流电压，如此残留在晶粒上氧化层与金属层的外来杂质离子或腐蚀性离子将容易游离而使故障模式(Failure Mode)提早显现出来，达到筛选、剔除「早期夭折」产品的目的。
预烧试验分为「静态预烧」(Static Burn in)与「动态预烧」(Dynamic Burn in)两种，前者在试验时，只在组件上加上额定的工作电压及消耗额定的功率。
而后者除此外并有仿真实际工作情况的讯号输入，故较接近实际况，也较严格。
基本上，每一批产品在出货前，皆须作百分之百的预烧试验，但由于成本及交货期等因素，有些产品就只作抽样(部分)的预烧试验，通过后才货。
另外，对于一些我们认为它品质够稳定且够水准的产品，亦可以抽样的方式进行。
当然，具有高信赖度的产品，皆须通过百分之百的预烧试验25)Carrier Gas 载气用以携带一定制程反应物（液体或气体）进反应室的气体，例如用N2携带液态TEOS进炉管，N2即可称为载气。
26)Chamber真空室，反应室专指一密闭的空间，而有特殊的用途、诸如抽真空，气体反应或金属溅镀等。
因此常需对此空间的种种外在或内在环境加以控制；例如外在粒子数(particle)、湿度等及内在温度、压力、气逞流量、粒子数等达到最佳的反应条件。
27)Channel 通道; 缝道当在MOS的闸极加上电压（PMOS为负，NMOS为正）。
则闸极下的电子或电洞会被其电场所吸引或排斥而使闸极下的区域形成一反转层(Inversion layer)。
也就是其下的半导体p-type变成N-type Si，N-type变成p-type Si，而与源极和汲极成同type ，故能导通汲极和源极。
我们就称此反转层为"通道"。
信道的长度"Channel Length"对MOS组件的参数有着极重要的影响，故我们对POLY CD的控制需要非常谨慎28)Channel Stop Implantation 通道阻绝植入在集成电路中，各电晶体彼此间则以场氧化层（FOX）加以隔离的，因为场氧化层上方常有金属导线通过，为了防止金属层，场氧化层，底材硅产生类似NMOS 的电容效应，场氧化层下方的区域常掺有掺质浓度很高的P型层，以防止类似NMOS 的反转层在场氧化层下发生，而破坏电晶体间的隔离。
这层P型层通常称为“Channel Stop”,这层掺质是以离子植入（Implantation）的方式完成的，所以称为通道阻绝植入。
29) Chemical Mechanical Polishing 化学机械研磨法随着用以隔离之用的场氧化层（FOX ）,CMOS 电晶体，金属层及介电层等构成IC 的各个结构在芯片上建立之后，芯片的表面也将随之变得上下凸凹不平坦，致使后续制程变得更加困难。