全数字接收机中定时同步算法和实现

合集下载

QPSK全数字接收机的关键技术

一～。～
ＰＯ（Ｃ３）微源４３产生中１Ｈ、特率２Ｍｐ釜耋：ＲＭＸｆＰ波４８２。Ｃ频０Ｍｚ比５０ｂｓ竺盏ｊ兰
的ＱＳＰＫ信号，Ｉ、Ｑ数据格式同上。任意波形发生器输出６ＩＨ０Ｖｚ的［图１实解调测结果
信噪Ｉｄ：ＢＩＵ
பைடு நூலகம்
图２误码率性能测试
包括ＡＤ样芯Ｄ６５高样率为６瑚ｚ１ｂ）时一 ‘ 一＿／采片Ａ６（采４最５，４ｉ钟分ｔ，
配器Ｃ２０Ｙ３５，ＶｒｘＩｒＦＧＸＣＶ７和配置用的ｉｅ— ＰｏＰＡｔＩ２Ｐ０ｊ～
一＿二
４７ＱＳ全数字接收机的关键技术 —０ＰＫ
代涛
介绍了一种高码率ＱＳＰＫ全数字接收机的定时同步和载波同步方法，采用数字转换跟踪环和ＣＴＯＳＡＳ
环实现同步。
首先进行定时同步。数字转换跟踪环提取定时误差仅要求一至两个采样点，得到定时误差后经过滤波
维普资讯
２６中国工程物理研究院科技年报６
重复频率高、脉冲波形较理想、脉冲幅度和宽度易调节。在本实验中采用雪崩管与脉冲变压器 “ ”驱动过及多管串联的方法得到高压脉冲输出如图２所示。实验表明多管串联脉冲源输出前后沿的快慢取决于栅极驱动脉冲源的驱动能力以及场效应管串联电路的参数，可采用过驱动和多路并联法进一步提高输出指标。

一种数字中频接收机的符号定时同步方法

传统的方法是由定时误差估计算法加环路滤波估内插滤波得到最佳时刻采样值。
计采样时钟和最佳采样时刻之间的相位差，然后通过
开环结构是全数字化的，更加适合采用ＤＰＳ通过软
控制数控振荡器（Ｏ）调整采样时钟…。数字接收件完成，符合软件无线电的思路。开环结构是当前的ＮＣ机通常利用估计的时钟差值控制内插滤波器，对采样趋势和主流，同步速度快得多，但是精度稍差，同步
ｙｋ（Ｏ２） — ）（（（）４
尽管在这个模型中包括假想的模拟部分，但如果知
要解调器的判决数据，必须在载波恢复、数据判决之道以下三种条件：输入的序列ｘｍ）（；内插滤波器的冲激Ｔ和ｋ。我们仍可以用全数后才能提取定时误差信号。Ｇｒｅ算法是ＦＭ．ａｎｒａｎｒｄＧｒｅ于相应；入和输出的抽样时间ｍＴｄ１８年提出的一种适用于ＢＳ／Ｓ的算法６９ＰＫＱＰＫＪ，它的收字的方式计算内插值，因此内插器是数字的。其中，Ｔ敛速度快、运算量小，易于高速实现。每个数据符号需是未知的，通过变换，可以用采样时钟表示插值：
维普资讯
Ｍｏｎｔｉｇ＆Ｄｅｅｔｎｉｎｏｒｔｃｉｏ
种数字中频接收机的符号定时同步方法
一
■ 郑州大学信息工程学院西安电子科技大学
河南省无线电监测站郑州大学信息工程学院
摘要
展，接收机的数字化、软件化成为无线通信发展的主速度和精度。
流。作为软件无线电技术发展的一个重要步骤，数字中频技术得到了广泛应用。数字中频接收机特点之一

全数字接收机码元同步算法的VLSI实现研究

全数字接收机码元同步算法的VLSI实现探究专业品质权威编制人：______________审核人：______________审批人：______________编制单位：____________编制时间：____________序言下载提示：该文档是本团队精心编制而成，期望大家下载或复制使用后，能够解决实际问题。

文档全文可编辑，以便您下载后可定制修改，请依据实际需要进行调整和使用，感谢!同时，本团队为大家提供各种类型的经典资料，如办公资料、职场资料、生活资料、进修资料、教室资料、阅读资料、知识资料、党建资料、教育资料、其他资料等等，想进修、参考、使用不同格式和写法的资料，敬请关注!Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you!And, this store provides various types of classic materials for everyone, such as office materials, workplace materials, lifestyle materials, learning materials, classroom materials, reading materials, knowledge materials, party building materials, educational materials, other materials, etc. If you want to learn about different data formats and writing methods, please pay attention!全数字接收机码元同步算法的VLSI实现探究全数字接收机码元同步算法的VLSI实现探究摘要：随着通信技术的进步，全数字接收机成为了一种重要的接收设备，在数字通信系统中起着至关重要的作用。

ATSC全数字接收机的符号定时同步方法

字解调框图如图１所示。
是ｓｎ（为无限冲激效应，ｉ）ｃ属于非因果滤波器，在实现中可以通过截取冲激宽度的方法来实现。．Ｍ．ａｄｅ在ＦＧｒｎｒ
文献【中则指出，３］在综合了实现难度和内插效果后，分段
抛物线就可以满足设计要求。本文在Ｍａａ Ⅱｂ建模时，两对个内插函数作了比较分析，真结果表明，于８ＡＫ仿对－Ｓ
【ｓｒｃ】ＴｅｉｅｐｌｔｎｆｔｉｉｃｉｕｓｅｐｎｅｂｓｄｏａｒｗｓｕｔｒｉｕｅｏｒｓｌｅｔｅｐｏｌｍｏｍｉｇＡｂｔａｔｈｎｒｏａｏｌｒｗｔＳｎｍｐｌｒｓｏｓａｅｎＦｒｔｃｅｓｓｄｔｅｏｖｒｅｆｔｎｔｉｉｅｈｅｏｒｕｈｂｉ
本文针对ＡＣ接收机中的定时误差提出了一种全数字设计方法。本方法的ＡＣ采样时钟为独立的，Ｄ采样
）），＝（
ｉｌ＝。
【ｋ）】，ｉｕ）（— ｈ（ｋｍ【＋】
（）１
频率为符号速率的两倍，内插函数为ｓｃ）ｉ（函数，用ｎ采Ｇｒｎｒａｅ算法［ｄ１１对定时误差进行估计，获得的定时误差信息对内插点进行调整，而得到最佳采样时刻的估计值。从
式中：ｆ＋］（）为内插函数，为采样周期，，ｉｒ为内插偏
移值；ｋ内插基点。ｍ为
根据香农的结论，想的内插函数为ｓｃ）理ｉ（函数，ｎ但

全数字接收机码元同步的研究

定时脉冲序列信号。在全数字接收机中。由于解调前对信
号采用异步采样。为了解决位同步问题，提出了Ｇｒｎｒａｅｄ
算法。Ｇｄｅ算法在一个码元中需要２ｒａｒｎ个样点就能进行
判决，所以在码元同步算法中有广泛的应用。
输入采样时间
Ｇａｄｅ符号定时同步环路ｒｎｒ
了定时误差的大小。算法具有两个特点：一是每个符号只需要两个采样点，且以码元速率输出误差信号；是估计算法是独立于载波二相位的，即可以在载波相位同步之前分，用插值的方法对本地定时相位进行调整，使得
采样的结果尽可能接近最佳采样点。设ｈｃ为内插滤波器Ｉ（）
Ｇａｎｒｒｅ符号定时同步环路主要由Ｇｒｅ定时误ｄａｒｎｄ
１２Ｇｒｎｒ．ａｄｅ定时误差检测
本文采用的是Ｇｄｅ提出的定时误差算法。Ｇａｅｒａｎｒｒｒｎｄ
算法是一种在载波同步之前先进行定时同步，该算法的
差检测，环路滤波器，数控振荡器及内插滤波器组成。数
设计与研发
２１ｏ１１１
．
１．路滤波器３环
环路滤波器采用理想积分滤波器，其传递函数在Ｓ域
在图３中横轴为时间，纵轴为寄存器值。根据相似三
角形的知识，很容易得到：
上示表为：
变换到ｚ域为：
、）：
一盯１（）４
（一）１Ｔ（１Ｔ（＋１１，）一１７）
图ｌＧｄｅ符号定时同步环路，ＡＤ转换器以独为ａｎｒｒ／立时钟对接收到的模拟信号进行采样。

ATSC全数字接收机的符号定时同步方法

ＶＩＤＥＯＥＮＧＩＮＥＥＲＩＮＧＮｏ．６２００６（ＳｕｍＮｏ．２８８）文章编号：１００２－８６９２（２００６）０６－００３１－０３ＡＴＳＣ全数字接收机的符号定时同步方法刘才勇１，２，竺海安２，赵峰１（１．上海交通大学微电子学院，上海２０００３０；２．上海广电集团中央研究院，上海２００２３３）【摘要】描述了以８－ＡＳＫ作为调制方式的ＡＴＳＣ全数字接收机解调中定时同步问题的解决方法：通过采用基于Ｆａｒｒｏｗ结构的ｓｉｎｃ（）响应ＦＩＲ，Ｇａｒｄｎｅｒ算法的定时误差检测方法，实现了符号同步。

Ｍａｔｌａｂ仿真表明，Ｇａｒｄｎｅｒ算法适用于ＡＴＳＣ接收机的符号同步设计。

【关键词】ＡＴＳＣ数字接收机；Ｇａｒｄｎｅｒ算法；定时同步【中图分类号】ＴＮ９４８．５【文献标识码】ＢＡＳｙｍｂｏｌＳｙｎｃｈｒｏｎｉｚａｔｉｏｎｏｆＡＴＳＣＤｉｇｉｔａｌＲｅｃｅｉｖｅｒＬＩＵＣａｉ－ｙｏｎｇ１，２，ＺＨＵＨａｉ－ａｎ２，ＺＨＡＯＦｅｎｇ１（１．ＳｃｈｏｏｌｏｆＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ，ＳｈａｎｇｈａｉＵｎｉｖｅｒｓｉｔｙ，Ｓｈａｎｇｈａｉ２０００３０，Ｃｈｉｎａ；２．ＡｃａｄｅｍｅｏｆＳＶＡＣｅｎｔｅｒ，Ｓｈａｎｇｈａｉ２００２３３，Ｃｈｉｎａ）【Ａｂｓｔｒａｃｔ】ＴｈｅｉｎｔｅｒｐｏｌａｔｉｏｎｆｉｌｔｅｒｗｉｔｈＳｉｎｃｉｍｐｕｌｓｅｒｅｓｐｏｎｓｅｂａｓｅｄｏｎＦａｒｒｏｗｓｔｒｕｃｔｕｒｅｉｓｕｓｅｄｔｏｒｅｓｏｌｖｅｔｈｅｐｒｏｂｌｅｍｏｆｔｉｍｉｎｇｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｉｎＡＴＳＣｒｅｃｅｉｖｅｒ．ＡｎｄＧａｒｄｎｅｒＴｉｍｉｎｇｅｒｒｏｒｃｏｒｒｅｃｔｉｏｎｉｓｕｓｅｄｔｏｇｅｔｔｉｍｉｎｇｅｒｒｏｒｉｎｆｏｒｍａｔｉｏｎ．【Ｋｅｙｗｏｒｄｓ】ＡＴＳＣｄｉｇｉｔａｌｒｅｃｅｉｖｅｒ；Ｇａｒｄｎｅｒａｒｉｔｈｍｅｔｉｃ；ｔｉｍｉｎｇｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ・电路设计・１引言目前大规模应用的地面数字电视广播有ＡＴＳＣ和ＤＶＢ－Ｔ两种模式。

OFDM系统中定时同步算法的研究

OFDM系统中定时同步算法的研究OFDM（正交频分复用）是一种多载波调制技术，广泛应用于无线通信系统中。

由于OFDM系统中涉及到多个子载波，因此需要进行定时同步以确保接收端能够正确识别和解调接收到的数据。

在OFDM系统中，定时同步的主要目标是实现正确的符号定时，即将接收到的信号与发送的信号进行正确对齐，以便解码接收到的数据。

在接收端，定时同步算法通常由两个主要部分组成：粗定时同步和细定时同步。

粗定时同步是指通过估计信号的起始位置来找到粗略的接收时刻，以便后续的细定时同步。

常用的粗定时同步算法包括自相关算法和能量自相关算法。

自相关算法基于接收信号的自相关特性进行定时同步。

该算法通过计算接收信号的自相关函数的峰值位置来确定接收的起始位置。

自相关函数是通过将接收信号与其自身进行卷积得到，因此其峰值位置对应于信号的起始位置。

该算法的优点是计算简单，但对信号的前导序列和信道噪声比较敏感。

能量自相关算法则是基于接收信号的能量特性进行定时同步。

该算法计算接收信号的能量在不同偏移量下的累积，然后选择能量最大的位置作为接收的起始位置。

能量自相关算法的优点是对信号的前导序列和信道噪声影响较小，但对多径干扰比较敏感。

细定时同步是在粗定时同步的基础上进一步细化接收时刻的算法。

其主要目标是使接收信号与发送信号的符号对齐，以便进行数据解调。

常用的细定时同步算法包括最大似然算法和闭环算法。

最大似然算法是通过计算接收信号的每个子载波的符号能量与发送信号的符号能量之间的差异，选择能量差异最小的位置作为细定时同步的位置。

最大似然算法的优点是对信道衰落环境和多径干扰适应性较好，但计算量较大。

闭环算法是基于估计信道的特性进行定时同步。

该算法首先通过信道估计算法估计接收信号的信道响应，然后根据估计的信道响应调整接收时刻，使接收信号与发送信号符号对齐。

闭环算法的优点是对信道衰落环境和多径干扰适应性很好，但对信道估计的准确性要求较高。

总结起来，OFDM系统中的定时同步算法主要包括粗定时同步和细定时同步两部分。

数字通信原理06-定时与同步

6.1.2 收发定时系统
发定时系统就是产生各种定时脉冲的系统，一般采用高精度的时钟脉冲发生器作为主时钟，然后经过分频，得到相应频率的路脉冲、位脉冲等，如图6-1所示。目前使用的主时钟类型主要有原子钟、振荡器等，也可以采用GPS、北斗一号等定时系统的外基准定时信号。
在点与点之间进行数字传输时，接收端为了正确地再生所传递的信号，必须产生一个时间上与发送端信号同步的、位于最佳取样判决位置的脉冲序列，这就是收定时系统，可由收到的信码或锁相法获得。
3. 我国数字同步网
我国同步网等级结构，如图6-6所示。
第一级是基准时钟，由铯原子钟或GPS配铷钟组成。第二级为有保持功能的高稳时钟（受控铷钟和高稳定度晶体钟），分为A类和B类。上海、南京、西安、沈阳、广州、成都等六个大区中心及乌鲁木齐、拉萨、昆明、哈尔滨、海口等五个边远省会中心配置地区级基准时钟（LPR，Local Primary Reference，二级标准时钟），此外还增配GPS定时接收设备，它们均属于A类时钟。全国30个省、市、自治区中心的长途通信大楼内安装的大楼综合定时供给系统，以铷（原子）钟或高稳定度晶体钟作为二级B类标准时钟。各省内设置在汇接局（Tm）和端局（C5）的时钟是第三级时钟，采用有保持功能的高稳定度晶体时钟，其频率偏移率可低于二级时钟。另外第四级时钟是一般晶体时钟，通过同步链路与第三级时钟同步，设置在远端模块、数字终端设备和数字用户交换设备当中。
6.2.4 网同步
同步网是由节点时钟设备和定时链路组成的一个实体网，负责为各种业务网提供定时，以实现各种业务网的同步，是电信网能够正常运行的支撑系统。同步网的基本功能是准确地将同步信息从基准时钟向同步网的各下级或同级节点传递，从而建立并保持全网同步。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

川－ｙ
ｙ（ｎ，Ａｋ）＝艺
ｎ二一（Ｎ－１）ｍ＝０
表１Ｎ＝３，Ｍ＝２Ｆａｒｒｏｗ滤波器系数表
ｎ场一３一２一１０
１２
０００１００
０
１
２
０．０９３１７一０．４９２８６一０．５９６６３１．４０３３７一０．４９２８６
误差的计算式［２），不难将它推广到ｎＱＰＳＫ，ｎＱＡＭ
等其它解调系统。
３ＦＰＧＡ实现
３．１从ＳＩＭＵＬＩＮＫ仿真到ＦＰＧＡ实现
利用ＳＩＭＵＬＩＮＫ搭建ＢＰＳＫ解调系统，主要目的是确定定时同步的结构、仿真定时算法的性能，同时也为下一步的设计— 用现场可编程芯片（ＦＰＧＡ）实现该算法，提供了简单有效的方法。由于ＳＩＭＵＬＩＮＫ仿真的电路已经做到寄存器级，各部分的电路主要由乘法器、加／减法器、锁存器和移位寄存器等组成，便于向ＦＰＧＡ的设计输人方法转换。事实上，一些公司已经开发出第三方软件，如Ａｌｔｅｒａ开发的ＤＳＰＢｕｉｌｄｅｒ，可以嵌人在ＭＡＴＬＡＢ软件中，直接完成从ＭＡＴＬＡＢ的设计到ＦＰＧＡ
一０．０９３１７０．４９２８６一０．４０３３７一０．４０３３７０．４９２８６
０．０９３１７
－０．０９３１７
ＬＰＦＮＣＯ图４环路滤波器和数控振荡器
为小整数。对ｙ（ｋＴ）进行Ｋ倍抽取，即得到与发送端符号同步的最佳采样值序列：（－Ｔ）ｏ内插恢复电路包括一个内插滤波器和内插滤波控制
实现内插器，去逼近理想内插器的频谱特性。通常采用基于
Ｌａｇｒａｎｇｅ多项式的内插方法，即滤波器可以写成系数为
＝艺二［（、一 ‘ ）Ｔｓ］ｈｊ［（ｉ＋ｌｌｋ）Ｔｓ］
（４）式即定时同步内插的基本公式。理想内插器的冲激响应为：ｉ函数，因此
（４）
ｈ，［（ｉ＋Ｎ－ｋ）Ｔｓ］＝ｓｉ［会（ｉＴｓ＋ＪｌｋＴＳ）］
通讯与电视
全数字接收机中定时同步算法和实现
晏蕾，余荣，梅顺良
（清华大学微波与数字通信国家重点实验室，北京１０００８４）
摘要：采用了基于Ｆａｒｒｏｗ结构的内插滤波器，同时使用Ｇａｒｎｄｅｒ的定时误差计算方法为内擂滤
ｙ（ｔ）二Ｙ，ｘ（－Ｔｓ）ｈ，（，一ｍＴｓ）
再对ｙ（ｔ）以Ｔ为间隔采样得ｙ（ｋＴ），则有
（１）
ｙ（ｋＴ）二Ｉ二（ｍＴｓ）ｈ，（ｋＴ；－ｍＴｓ）
由于Ｔ未知，利用以下定义：
（２）
滤波的定时同步结构框图。
（ＮＣＯ），向内插滤波器提供插值相位和插值输出时各个信
号的权值。下面简单介绍内插恢复电路的各个部分。１．，内插滤波器
设内插滤波器冲激响应的连续形式为ｈ，（ｔ），采样信
号ｘ（ｍＴｓ）经过内插器，输出
那么，输出为
（６）
《电子技术应用》２００５年第１２期
本刊邮箱：ｅｔａ＠ｎｃｓｅ．ｃｏｍ．ｃｎ４５
通讯与电视
ｙ（ｔｎ）两个符号值相同，则【ｙ（ｔｎ＋Ｔ）－ｙ（ｔｎ－．＋，ｒ）］为零，使得ｙ（ｔｎ－１／２＋灼的值被屏蔽了，在这
２数字解调系统的定时同步仿真
本文对一个全数字ＢＰＳＫ解调系统进行了ＭＡＴＬＡＢ仿真，旨在验证上述定时同步算法。首先，利用ＳＩＭＵＬＩＮＫ搭建了整个接收系统，包括ＡＤ转换、载波同步、定时同步、匹配滤波和判决；其次，对输人信号进行了模拟，模拟的输人信号为中频１０．７ＭＨｚ、带宽１．５ＭＨｚ
的数值代表定时误差的大小。但是以ｔｎ－１／２＋灼并不能指
示误差调整的方向，因此用【烈ｔｎ＋钓一烈ｔｏ－１＋灼］来表示误ｅ和ＮＣＯ的输出ｆ４的仿真结果。可以看到，大约１００个符号差调整方向，二者的乘积即为定时误差信号。如果烈ｔｏ－１），后Ｎ－趋于一稳定值，定时环路锁定同步。
在数字接收系统中，为了正确恢复出发送端的符号信息，必须做到定时同步。传统的接收机采用同步采样，利用定时误差信号调整接收端采样时钟的相位，使之与符号同步；而全数字接收机采用固定的采样频率，一般来说，采样时钟和符号时钟相互独立，这种情况下可以用数字信号处理的方法实现对符号速率的锁定。随着数字信号处理器和可编程逻辑芯片速度的提高，利用这些芯片完成定时同步算法，为接收机的设计带来了很大的灵活性。本文对全数字接收机中的定时同步算法进行了分析，将内插滤波与误差检测算法相结合，提出了一种简单有效的算法，同时利用ＭＡＴＬＡＢ进行了仿真。实验结果表明该算法确实具有简单高效的特点。最后，给出了ＦＰＧＡ实现该算法的方法。１定时同步算法根据ＦＭ．Ｇａｒｄｎｅｒ的结论［Ｕ，内插恢复电路可以从采样序列中恢复出最佳采样点的值。图１给出了基于内插
４６
欢迎网上投稿ｗｗｗ．ａｅｔｎｅｔ．ｃｎｗｗｗ．ａｅｔｎｅｔ．ｃｏｍ．ｃｎ
《电子技术应用》２００５年第１２期
通讯与电视
在这种定时结构下，对１００，００（）个随机符号进行数次仿真，实现的ＢＰＳＫ接收系统在输入信噪比Ｅ，ＩＮａ＝１２．５ｄＢ情况下，平均能够达到１０－６的误码性能。事实上，基于内插滤波的定时算法不仅适用于ＢＰＳＫ接收系统，只要修改定时
种情况下是不能提取误差信号的。根据＋八‘一＜＜ＫＧａｒｎｄｅｒ算法可以构造出定时误差提取的实现结构如图３０１．３环路滤波器（ＬＰＦ）和数控振荡器《ＮＣＯ）定时误差信号通过低通环路滤波器（ＬＰＦ）滤波后，控制数控振荡器（ＮＣＯ）工作。这两部分的实现结构如图４０ＬＰＦ采用二阶滤波器，包含比例路径挥肠卜一破叮Ｋ－和积分路径，这两条路径分别可以跟踪相位误差和频率误差。通过控制比例增益＋｝－川ｘｋｌ和积分增益ｋ２，可以调整环路的带宽和收敛速度。ＮＣＯ是一个相位累加器，对图２Ｆａｒｒｏｗ结构的Ｌａｇｒａｎｇｅ内插滤波器输人的相位误差进行累加，为内插滤波器提供插值相位。（７）［艺。Ｃ。｝（ｎ卜）ｊＬｍＫ已调信号，符号速率为６６０ｋｂｐｓ。对此信号带通采样，采样频率为符号速率的５倍即３．３Ｍｂｐｓ。由于上述
定时同步算法要求一个符号有两个采样信号，故载波同步恢复成基带信号后，调整采样速率使之成为符号速率的２倍，再进行定时同步、匹配滤波和判决输出。图５给出了定时同步模块中ＴＥＤ的输出ｓ，ＬＰＦ的输出
ｉ＝ｉｎｔ［ｋＴ／Ｔｓ］一ｍ
Ｍｋ二ｉｎｔ［ｋＴｌＴｓ］
Ａ二ｋＴ／Ｔｓ－ｍｋ
（３）
其中Ａｋ为插值相位，满足／４ｅ［Ｏ，１），ｍｋ为插值抽取
的位置，将式（２）改写成
ｙ（ｋＴ）＝ｙ［（ｍｋ＋ｇｋ）Ｔｓ］
ｌｌｋ的多项式：
电路。内插滤波器（Ｉｎｔｅｒｐｏｌａｔｏｒ）从采样序列中恢复出最佳
采样值，是整个定时同步技术的关键。控制电路包括定时误差检测电路（ＴＥＤ）、环路滤波器（ＬＰＦ）和数控振荡器
ｈｒ（ｎ，ｌｉｋ）＝艺ｃＬ万Ｉ）ｎ（ｍ
，ｎ－ｎ ‘
ＮＭ
Ｍ为多项式的阶数，２Ｎ－１为滤波器的阶数。基于多项式的内插滤波器可用Ｆａｒｒｏｗ结构实现，如图２所示。这种滤波器实现起来很简单，使用较低的阶数（Ｎ＝３，Ｍ＝２）就能获得较好的频谱性能。表１给出了Ｆａｒｒｏｗ滤波器的各阶系数。
波器提供插值相位。通过ＭＡＴＬＡＢ仿真，表明这种内插滤波器可以很好地解决定时同步问题，并在现场可编程芯片ＦＰＧＡ上实现了该算法，使得数字解调的硬件实现具有很好的移植性和灵活性。关键词：内擂滤波器（Ｉｎｔｅｒｐｏｌａｔｏｒ）定时误差擂值相位ＳＩＭＵＬＩＮＫＦＰＧＡ实现