RF讲座三(PLL频率合成技术解析
合集下载
锁相技术及频率合成
技术优势与挑战
技术优势
PLL和FS的结合可以实现快速频率切 换、低相位噪声、高分辨率等优点。
技术挑战
需要解决PLL和FS之间的相位噪声传 递和杂散抑制等问题，以确保输出信 号的质量。
实际应用案例
通信系统中的频率合成
用于产生稳定的本振信号，确保接收和发射信号的稳定性和准确 性。
雷达系统中的频率合成
锁相技术原理
锁相技术的基本原理是利用负反馈控制，将外部输入信号与 内部振荡信号进行相位比较，并根据比较结果调整内部振荡 器的参数，使两者的相位保持一致。
当外部输入信号的频率与内部振荡信号的频率相差较小时， 锁相环能够自动跟踪输入信号的频率，并保持两者之间的相 位差恒定。
锁相技术的应用
锁相技术在通信、雷达、导航 、测量等领域得到广泛应用。
智能化
利用人工智能和机器学习技术，实 现锁相技术及频率合成的智能化控 制，提高系统的自适应性。
研究热点与前沿
宽频带、高精度频率合成
01
研究宽频带、高精度频率合成技术，以满足通信、雷达、电子
对抗等领域的需求。
快速频率跳变
02
研究快速频率跳变技术，实现快速切换和灵活的通信方式，提
高通信系统的抗干扰能力和保密性。
电子对抗
在电子对抗领域，锁相技术和频率合成技术用于生成干扰信号和探测信
号，对于提高电子设备的抗干扰能力和探测能力具有重要作用。
02
锁相技术概述
锁相技术定义
Байду номын сангаас
01
锁相技术是一种通过相位比较和 调整实现信号频率跟踪和锁定相 位的电子技术。
02
它利用外部输入信号与内部振荡 信号的相位比较，自动调整内部 振荡器的参数，使两者的相位保 持一致。
频率合成技术
频率合成技术
1、直接模拟频率合成
直接模拟频率合成技术是一种早期旳频率合成技术，它用一种或几 种参照频率源经谐波发生器变成一系列谐波，再经混频、分频、倍频和 滤波等处理产生大量旳离散频率，这种措施旳优点是频率转换时间短、 相位噪声低，但因为采用大量旳混频、分频、倍频和滤波等途径，使频 率合成器旳体积大、成本高、构造复杂、轻易产生杂散分量且难于克制。 不能实现单片集成，逐渐被锁相频率合成，直接数字频率合成技术替代。
K
累加寄存器输出旳累加相位数据相加，把相加后旳成果送至累加寄存器旳数据输入端。累 加寄存器将加法器在上一种时钟脉冲作用后所产生旳新相位数据反馈到加法器旳输入端， 以使加法器在下一种时钟脉冲旳作用下继续与频率控制字相加。这么，相位累加器在时钟 作用下，不断对频率控制字进行线性相位累加。由此能够看出，相位累加器在每一种时钟 脉冲输入时，把频率控制字累加一次，相位累加器输出旳数据就是合成信号旳相位，相位 累加器旳溢出频率就是DDS输出旳信号频率。
DDS问世之初，构成DDS元器件旳速度旳限制和数字化引起旳噪声这两个主要缺 陷阻碍了DDS旳发展与实际应用。近几年超高速数字电路旳发展以及对DDS旳进一步 研究，DDS旳最高工作频率以及噪声性能已接近并到达锁相频率合成器相当旳水平。
2、锁相频率合成技术 （1）锁相环路工作原理
PD ————产生误差电压 ，LF ————产生控制电压， VCO ————产生瞬时输 出频率
PLL环路在某一原因作用下，利用输入与输出信号旳相位差产生误差电压，并滤除其 中非线性成份与噪声后旳纯净控制信号控制压控振荡器，使相位差朝着缩小固有角频 差方向变化，一旦相位差趋向很小常数（称为剩余相位差）时，则锁相环路被锁定了，
波形存储器设计主要考虑旳问题是其容量旳大小，利用波形幅值旳奇、偶对称特征，能够节省3/4 旳资源，这是非常可观旳。为了进一步优化速度旳设计，能够选择菜单Assign|Global Project Logic Synthesis旳选项Optimize10(速度)，并设定Global Project logic Synthesis Style为FAST，经寄存器性 能分析最高频率到达100MHz以上。用FPGA实现旳DDS能工作在如此之高旳频率主要依赖于FPGA先 进旳构造特点。
1、直接模拟频率合成
直接模拟频率合成技术是一种早期旳频率合成技术，它用一种或几 种参照频率源经谐波发生器变成一系列谐波，再经混频、分频、倍频和 滤波等处理产生大量旳离散频率，这种措施旳优点是频率转换时间短、 相位噪声低，但因为采用大量旳混频、分频、倍频和滤波等途径，使频 率合成器旳体积大、成本高、构造复杂、轻易产生杂散分量且难于克制。 不能实现单片集成，逐渐被锁相频率合成，直接数字频率合成技术替代。
K
累加寄存器输出旳累加相位数据相加，把相加后旳成果送至累加寄存器旳数据输入端。累 加寄存器将加法器在上一种时钟脉冲作用后所产生旳新相位数据反馈到加法器旳输入端， 以使加法器在下一种时钟脉冲旳作用下继续与频率控制字相加。这么，相位累加器在时钟 作用下，不断对频率控制字进行线性相位累加。由此能够看出，相位累加器在每一种时钟 脉冲输入时，把频率控制字累加一次，相位累加器输出旳数据就是合成信号旳相位，相位 累加器旳溢出频率就是DDS输出旳信号频率。
DDS问世之初，构成DDS元器件旳速度旳限制和数字化引起旳噪声这两个主要缺 陷阻碍了DDS旳发展与实际应用。近几年超高速数字电路旳发展以及对DDS旳进一步 研究，DDS旳最高工作频率以及噪声性能已接近并到达锁相频率合成器相当旳水平。
2、锁相频率合成技术 （1）锁相环路工作原理
PD ————产生误差电压 ，LF ————产生控制电压， VCO ————产生瞬时输 出频率
PLL环路在某一原因作用下，利用输入与输出信号旳相位差产生误差电压，并滤除其 中非线性成份与噪声后旳纯净控制信号控制压控振荡器，使相位差朝着缩小固有角频 差方向变化，一旦相位差趋向很小常数（称为剩余相位差）时，则锁相环路被锁定了，
波形存储器设计主要考虑旳问题是其容量旳大小，利用波形幅值旳奇、偶对称特征，能够节省3/4 旳资源，这是非常可观旳。为了进一步优化速度旳设计，能够选择菜单Assign|Global Project Logic Synthesis旳选项Optimize10(速度)，并设定Global Project logic Synthesis Style为FAST，经寄存器性 能分析最高频率到达100MHz以上。用FPGA实现旳DDS能工作在如此之高旳频率主要依赖于FPGA先 进旳构造特点。
pll频率合成技术简介
900.2 •
第 5 次
平均值
瞬时相位误差会产生大量的小数杂散，并出现在偏移中心频率 Nfractional x PDF 之处
Page 24
小数分频杂散抑制方法1——增加▽∑级数
• 1阶调制器 • N 计数器交替采用 900 与 901 这两个数值 • 2阶调制器 • N 计数器交替采用 898、899、900 及 901 这 4 个数值 • 3阶调制器 • N 计数器交替采用 896、895、898、899、900、901、902 及 904 这几个数值 • 理论上，3阶 delta sigma 锁相环的杂散应少于2阶 delta sigma 锁 相环
Page 23
小数分频
• 1阶delta sigma 锁相环 • • • 没有补偿的传统式小数锁相环 N 计数器交替采用 2 个数值 例如，N 计数器交替采用 900 及 901 这两个数值，最后得出 900.2 的数值
900
900 900 900
第 1 次
第 2 次 第 3 次 第 4 次
901
Page 19
系统关键性能——相位余量和环路带宽
• 环路带宽定义： 环路带宽越大→锁定时间越短→带外杂散抑制小
环路带宽一般选在：PLL噪声=VCO噪声（理想状态）
• 相位余量定义： 相位余量越大→锁定时间越长 相位余量越大→系统越稳定 平衡锁定时间和稳定性，相位余量一般选在48°
Page 20
小数分频
Page 21
小数分频
fo fr R N
fｏ ＝N f PDF
• 整数分频锁相环:
fvco = (N)PDF, (N+1)PDF, (N+2)PDF, …..
步进取决于鉴相频率
第 5 次
平均值
瞬时相位误差会产生大量的小数杂散，并出现在偏移中心频率 Nfractional x PDF 之处
Page 24
小数分频杂散抑制方法1——增加▽∑级数
• 1阶调制器 • N 计数器交替采用 900 与 901 这两个数值 • 2阶调制器 • N 计数器交替采用 898、899、900 及 901 这 4 个数值 • 3阶调制器 • N 计数器交替采用 896、895、898、899、900、901、902 及 904 这几个数值 • 理论上，3阶 delta sigma 锁相环的杂散应少于2阶 delta sigma 锁 相环
Page 23
小数分频
• 1阶delta sigma 锁相环 • • • 没有补偿的传统式小数锁相环 N 计数器交替采用 2 个数值 例如，N 计数器交替采用 900 及 901 这两个数值，最后得出 900.2 的数值
900
900 900 900
第 1 次
第 2 次 第 3 次 第 4 次
901
Page 19
系统关键性能——相位余量和环路带宽
• 环路带宽定义： 环路带宽越大→锁定时间越短→带外杂散抑制小
环路带宽一般选在：PLL噪声=VCO噪声（理想状态）
• 相位余量定义： 相位余量越大→锁定时间越长 相位余量越大→系统越稳定 平衡锁定时间和稳定性，相位余量一般选在48°
Page 20
小数分频
Page 21
小数分频
fo fr R N
fｏ ＝N f PDF
• 整数分频锁相环:
fvco = (N)PDF, (N+1)PDF, (N+2)PDF, …..
步进取决于鉴相频率
频率合成技术-锁相环路的应用
稳定的载波。
雷达系统中的锁相环路
相位和频率控制
雷达系统中的锁相环路用于精确 控制发射信号的相位和频率，确 保雷达波束的定向和稳定。
目标检测与跟踪
通过锁相环路对回波信号进行处 理，实现目标检测与跟踪，提高 雷达系统的定位精度。
抗干扰能力
锁相环路有助于提高雷达系统的 抗干扰能力，降低杂波和噪声对 目标检测的影响。
频率合成技术的应用领域
通信领域
用于产生本振信号、调 制解调信号等，提高通 信系统的性能和稳定性。
雷达领域
用于产生高精度、高稳 定度的雷达信号，提高 雷达的探测精度和抗干
扰能力。
导航领域
用于产生高精度、高稳 定度的载波信号，提高 导航系统的定位精度和
稳定性。
电子对抗领域
用于产生干扰信号和侦 测信号，提高电子对抗 系统的干扰效果和侦测
锁相环路的局限性包括
跟踪速度较慢、容易受到外部干扰和 温度变化的影响等。
04
锁相环路的实际应用案例
通信系统中的锁相环路
信号解调与调制
01
锁相环路在通信系统中用于信号解调与调制，确保信号的准确
传输和解码。
载波恢复
02
在数字信号传输过程中，锁相环路用于恢复载波，以便正确解
调信号。
频率合成
03
锁相环路作为频率合成器，产生所需的频率，为通信系统提供
锁相环路在频率合成技术中的应用，主要是利用其跟踪和 锁定目标信号的频率和相位的能力，实现输出信号与目标 信号的同步。
锁相环路的频率合成方式
01
锁相环路的频率合成方式主要有三种：直接模拟合成、间接模拟合成 和数字合成。
直接模拟合成是通过模拟电路实现频率合成，具有较高的输出频率和 较低的杂散干扰，但体积较大，成本较高。
锁相环与频率合成技术
• 上式说明当uc（t）随时间而变时，压控振荡器的振荡频率ωu也随时间而变，
锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的 状入信号要求分:（1）恒定输入环路，用于稳频，频率合成等系
统；（2）随动输入环路，用于跟踪解调系统。按环路组成部件分 (1)模拟锁相环路，环路部件全部采用模拟电路；（2）取样锁相环 路，采用取样保持鉴相器的锁相环路；（3）数字锁相环路，环路部 件部分或全部采用数字电路；（4）集成锁相环路，全部环路部件全 部做在一片单块集成电路中。
• • •
锁相环用于调频和解调时,环路的带宽应远大于调制信号的最高频率.
2 载波跟踪与AM波的同步检波
• 当输入信号无相位变化,环路只能跟踪输入
信号的载频信号.跟踪范围决定于环路的同 步带.可用于载波的再生,同步信号的提取. • 当输入信号为调幅信号,由于调幅信号无相 位变化,环路输出只能得到等幅波,然后与调 幅波在非线型器件进行乘积检波,通过低通 滤波,环路输出即可得到原调制信号.
锁相环与频率合成技术
• 目录 • 锁相环原理 • 鉴相器PD
• •
低通滤波器LF 压控振荡器VCO
• 锁相环的分类 • 锁相环的应用介绍
•
•
•
• •
锁相FM（PM）调制与解调 载波跟踪与AM波的同步检波 锁相环用于频率合成技术
“吞除脉冲”式数字锁相频率合成器的构成 吞除脉冲” 锁相环频率合成技术的特点
•
鉴相器PD
• 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号
的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经 低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的 频率实施控制。
锁相与频率合成技术
1.PLL典型部件
1.鉴相器 鉴相器的种类有很多，但大致可以分为两类。 （1）模拟鉴相器→即以乘法器（混频器作鉴 相器）。
i ( p)
e (t )
V (t ) K
K V sin e (t )
a ( p)
1.PLL典型部件
V
2
2
e (t )
其有效鉴相区域为-π/2~ π/2，且近似线 性区域仅在0点附近。只具备鉴相功能 （必需同频）。目前已较少应用。
1 1 C2 ( ~ )C1 5 10
1 1 R2C2 ( ~ ) R1C1 5 10
1.PLL典型部件
KVCO KVCO N 1 1 R2 ( ~ ) R1 3 10
2. 频率合成
由较少的基准频率源（通常为晶振）合成输 出较多的频率点的信号。 一般分为两类： 1.直接合成
2.间接合成
1.PLL典型部件
（2）脉冲鉴相器→输入信号为脉冲信号。 典型的有异或门鉴相器与双D鉴相器，为大多 数集成芯片所采用。既具鉴相也具鉴频功能。
V
4
2
0
e (t )
2
4
1.PLL典型部件
鉴相区域为-2π~+2 π，在区域内呈线性。 输出大多为两路信号（脉冲），以脉冲宽 度差代表相差。
缩相与频率合成技术
缩相技术的特点
锁定时无剩余频差 良好的窄带载波跟踪性能 良好的宽带调制跟踪性能 门限性能好 易于集成 缩相电路的基本应用：缩相解调、载波提 取与位同步以及频率合成
缩相环的基本组成与原理
缩相环(PLL)由三个基本部件组成：鉴相器、环 路滤波器、压控振荡器
基于锁相环(PLL)L波段的频率合成技术
ａ
ｔ
ｂ● ａｎ．Ｏ１ｄ － Ｚ● ｎ ｎ
ａ ａ Ｏ ｎ
ｄ Ｈ ．１ Ｕ Ｔｅ
． Ｊ Ｃ
Ｕ ｈ
ａ ｎ
ｎ
Ｏ ｌ
Ａｂｓｔｒａｃｔ：Ｆｒｅｑｕｅｎｃｙ ｓｙｎｔｈｅｓｉｚｅｒ ｉＳ ｔｈｅ ｃｏｒｅ ｃｏｍｐｏｎｅｎｔ Ｏｏ ｆ ｔｈｅ ｅｌｅｃｔｒｏｎｉｃ ｅｑｕｉｐｍｅｎｔ，ｔｈｅ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｔｈｅ
ｇ
ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｔｈｅ ｏｖｅｒａｌｌ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｔｈｅ ｅｌｅｃｔｒｙｏ ｎｉｃ ｅｑｕｉｐｍｅｎｔ．Ｉｎ ｔｈｉＳ ｐａｐｅｒ，ａ ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ
ＶＡ
ｆｒｅｑｕｅｎｃｙ ｔｅｃｈｎｉｑｕｅ ｂａｓｅｄ ｏｎ ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ （ＰＬＬ） Ｌ Ｚ Ｕ ｂ ａｎｄ ｉｓ ｓｔｕｄｉｅｄ．Ｉｔｓ ｄｅｓｉｇｎ ｓｃｈｅｍｅ ｕｓｅｓ ＭＣ１４５１５２ ｔｏ Ｐ
中 能 够有效地 减少对 同步噪声的影 响 从 而使 电视同步 的性能 展 晨 从黑白电视水平同步电路中开始的 庙于其可以降低噪声
显著提升。锁相环路的低噪声跟踪功能 ，已经得到人们的重视 越 对同步的影响 使得电视图像的同步性能得到很大的提高。因此
来越快地发展 届 前已经广泛应用于各个领域。
频率源 通过 分频 倍 频和混频 以获 得更多的频 率。
获得 了广 泛的应 用。由于锁相 技术 广泛使 用在 电子技 术各个 领
频率合成技术与其他科学技术是一样的 砉陧 从实际需要中
２０ｌ６．０１
域 这 已经成为 常用的 电子 器件的一个 基本组成部 分。锁 相环是 ２．１ 锁相 环在频率合成 电路 中的应用
ｔ
ｂ● ａｎ．Ｏ１ｄ － Ｚ● ｎ ｎ
ａ ａ Ｏ ｎ
ｄ Ｈ ．１ Ｕ Ｔｅ
． Ｊ Ｃ
Ｕ ｈ
ａ ｎ
ｎ
Ｏ ｌ
Ａｂｓｔｒａｃｔ：Ｆｒｅｑｕｅｎｃｙ ｓｙｎｔｈｅｓｉｚｅｒ ｉＳ ｔｈｅ ｃｏｒｅ ｃｏｍｐｏｎｅｎｔ Ｏｏ ｆ ｔｈｅ ｅｌｅｃｔｒｏｎｉｃ ｅｑｕｉｐｍｅｎｔ，ｔｈｅ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｔｈｅ
ｇ
ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｔｈｅ ｏｖｅｒａｌｌ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ｔｈｅ ｅｌｅｃｔｒｙｏ ｎｉｃ ｅｑｕｉｐｍｅｎｔ．Ｉｎ ｔｈｉＳ ｐａｐｅｒ，ａ ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ
ＶＡ
ｆｒｅｑｕｅｎｃｙ ｔｅｃｈｎｉｑｕｅ ｂａｓｅｄ ｏｎ ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ （ＰＬＬ） Ｌ Ｚ Ｕ ｂ ａｎｄ ｉｓ ｓｔｕｄｉｅｄ．Ｉｔｓ ｄｅｓｉｇｎ ｓｃｈｅｍｅ ｕｓｅｓ ＭＣ１４５１５２ ｔｏ Ｐ
中 能 够有效地 减少对 同步噪声的影 响 从 而使 电视同步 的性能 展 晨 从黑白电视水平同步电路中开始的 庙于其可以降低噪声
显著提升。锁相环路的低噪声跟踪功能 ，已经得到人们的重视 越 对同步的影响 使得电视图像的同步性能得到很大的提高。因此
来越快地发展 届 前已经广泛应用于各个领域。
频率源 通过 分频 倍 频和混频 以获 得更多的频 率。
获得 了广 泛的应 用。由于锁相 技术 广泛使 用在 电子技 术各个 领
频率合成技术与其他科学技术是一样的 砉陧 从实际需要中
２０ｌ６．０１
域 这 已经成为 常用的 电子 器件的一个 基本组成部 分。锁 相环是 ２．１ 锁相 环在频率合成 电路 中的应用
RF校准知识讲座
L0305
L0304 L0303
R030 8
D0301
RFT310 0
D0302
代码9主要与上图中所有元器件有关
射频部 3.2分L的NA增检益修
发射•部L分 NA9的增益 频 ？ 率合成部分7
接收部分8
• 答（1）首先查低噪声放大器 信号放大是否正常。
•
低噪放大约20dbm.
• （2） 再查低噪周围器件 是否合格。（利用频谱仪、 8285或8960来测试各器件频 率有无损耗等）
RFT310 0
IFR310 0
电源管理
二、代码8的检修
代码8（接收中频处理器故障）
正常工作时测试点电压值为1.5V~2.2V左右 出现代码8故障时测试点为0V 代码8一般为接收中频处理器附近的器件偏、少等引起的 。 常见的器件件有D0201、D0202 、C0202、C0203、 R0208等 L0201、L0202的电感值不匹配也会引起代码8 IFR3100和RFT3000压件也会造成代码8。 CPU焊接不良或器件不良也会导致代码8。
RF 校准维修知识
• 一、电路描述 • 二、校准项目 • 三、故障现象及维修
方法 • 四、呼叫测试
•讲师 ：
RF调整的介绍
RF调整的主要功能 将移动电话反向信道的基带CDMA信号通过
发射电路调制变换，以824MHz_849MHz从天线 端发射出去；将天线端接受的869MHz-894MHz 的基站发射的无线信号通过接受电路的解调处理， 得到前向通道的基带CDMA信号；同时为移动电 话提供稳定的可控的19.68MHz频率源。
射频声表滤波器和中频声表滤波器
• RF声表滤波器从接收到信号 中拾取需要的信号（869894MHZ）进行下变频。目的 允许需要的能量和信息的相 位、幅度、时钟保持不失真 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录
电子设计竞赛培训—高频组
2.3 锁相环路的捕捉与跟踪
捕捉过程：由失锁进入锁定的过程（失锁 锁定） 环路捕捉带：能够由失锁进入锁定的最大输入固有频差， 常用 wp表示 跟踪过程：若环路初始状态是锁定的，因某种原因使频 率发生变化，环路通过自身的调节来维持锁 定的过程。由失锁进入锁定的过程（锁定 维持锁定) 跟踪带（同步带）：能够保持跟踪的输入信号频率与压 控振荡器频率最大频差范围，常用 wH表示 成都信息工程学院
指输出信号接近正弦波的程度。用有用信号电平与 各寄生频率分量总电平之比的分贝值表示。
PLL中主要来自VCO； DDS中来自内部器件的 非相干噪声。
多数来源于混频器。对称 分布于有用信号两侧
由放大器的非线 性特性产生
目录
成都信息工程学院
电子设计竞赛培训—高频组
二、PLL基本原理
2.1 锁相环路基本组成 2.2 锁相环路的基本工作原理 2.3 锁相环路的捕捉与跟踪 2.4 鉴相器（PD） 2.5 压控振荡器（VCO）
目录
电子设计竞赛培训—高频组
1.3 频率合成器的主要技术指标
1. 频率范围
输出最低频率fomin和最高频率fomax 之间的变化范围。
实际中每个分波段由一个VCO来满足分波段频率范围
2. 频率间隔fo（又称分辨率）
相邻频率之间的最小间隔
如VHF波段的调频通信机频率间隔为 25kHz/12.5kHz/5kHz。目前PLL频率合成器可做到 100kHz/10Hz/1Hz ，而DDS合成器可做到1Hz以下
成都信息工程学院
目录
电子设计竞赛培训—高频组
1.1 频率合成器的作用
为实现高质量的无线通信，抗干扰，近代通信系统往 往要求通信机具有大量的、可供用户选择的、能迅速更换 的频率稳定度和精度很高的载波信号频率。 晶体振荡器虽然频率稳定度和精度很高，但其频率值只 能在很小范围内微调。 频率合成器作用：利用一个或多个基准频率，产生一系 列等间隔的离散频率。这些频率的频率稳定度和精度均和基 准频率的相同，且频率转换的时间很短。
2.6 环路滤波器（LF）
2.7 PLL特性和应用
成都信息工程学院
目录
电子设计竞赛培训—高频组
2.1 锁相环路基本组成
输入信号 (参考信号) ui (t) uD (t)
鉴相器
uo (t)
环路 滤波器
uC (t)
压控 振荡器
输出
uo (t)
wo
wi
鉴相器（PD）：用以比较ui、 uo相位，输出反映相 位误差的电压uD(t) 环路滤波器（LF）： 用以滤除误差信号中的高频分量和 噪声，提高系统稳定性。 压控振荡器（VCO）： 在uC(t)控制下输出相应频率 fo 成都信息工程学院
成都信息工程学院
目录
电子设计竞赛培训—高频组
1.2 频率合成器的分类
直接频率合成器
利用倍频、分频、混频等方法 直接产生。信号质量较差。
间接频率合成器（即锁相频率合成器）
利用锁相技术实现。结构简 单、输出频率成分频谱纯度 直接数字频率合成器DDS高，控制方便等优点。
基于全数字技术。输出频率可高达几百 MHz。它由参考时钟、相位累加器、只 读存储、DAC和滤波器等组成。 成都信息工程学院
uD
e (t ) i (t ) o (t )
2p
p
p/2
p/2
p
2p
uD (t ) Ad sin[ e (t )] Ade (t )
鉴相灵敏度，单位为V/rad
e
成都信息工程学院
目录
电子设计竞赛培训—高频组
数字鉴相器
CD4046为例来说明其原理
为数字PLL。内有两个PD、VCO、缓冲放大器、输 入信号放大与整形电路、内部稳压器等。 具有电源电压范围宽（5~15V）、功耗低、输入阻抗 高等优点。工作频率0~1MHz 内部VCO产生50%占空比的方波。输出电平可与TTL 电平或CMOS电平兼容。 具有相位锁定状态指示 成都信息工程学院
目录
电子设计竞赛培训—高频组
捕捉带与同步带
uD(t) 当 wi 从低频至 高频缓慢变化时 O 当 wi 从高频至 低频缓慢变化时
未加控制电压 (即uD(t) = 0) 时的VCO振荡频率
wd wa
wP 失锁 锁 定
wo0 wc wb
锁 定
wi
捕捉带 wH
失锁
同步带
通常捕捉带小于同步带 成都信息工程学院
电子设计竞赛培训—高频组
专题三：PLL频率合成技术
成都信息工程学院
目录
电子设计竞赛培训—高频组
一、频率合成技术概述
二、PLL基本原理 三、PLL频率合成器
成都信息工程学院
目录
电子设计竞赛培训—高频组
一、频率合成技术概述
1.1 频率合成器的作用 1.2 频率合成器的分类
1.3 频率合成器的主要技术指标
目录
电子设计竞赛培训—高频组
2.2 锁相环路的基本工作原理
输入信号 (参考信号) ui (t) uD (t)
鉴相器
wo uo (t)
环路 滤波器
uC (t)
压控 振荡器
输出
uo (t)
wo
wi
若wi ≠wo，则ui(t)和uo(t)之间产生相位变化 →uD(t) 与瞬 时误差相位成正比→uc(t)滤除了高频分量和噪声→ wo ， 去接近wi 最终使 wi = wo，相位误差为常数，环路锁定，这时 的相位误差称为剩余相位误差或稳态相位误差。 成都信息工程学院
成都信息工程学院
目录
电子设计竞赛培训—高频组
3. 频率转换时间ts
从一个工作频率转换到另一个工作频率， 并达到稳定工作所需要的时间。它包含 电路延迟时间和PLL捕捉时间。
换频时间ts对不同的合成方式是完全不同的： 模拟直接合成法：ms级以下甚至到s级； DDS：纳秒级（1ns=10-9s） PLL频率合成：t s 25 f r
目录
电子设计竞赛培训—高频组
在锁定（同步）状态下，始终有ωo = ωi。这时 如果用示波器观察 ui与uo，两个波形都是清晰 稳定的。
ui uo
成都信息工程学院
目录
电子设计竞赛培训—高频组
2.4 鉴相器（PD）
模拟鉴相器（乘积型鉴相器和叠加型鉴相器）
i (t)
+
o (t)
e (t)
uD (t) LPF ADsin[e (t)]
4. 频率稳定度和准确度
频率稳定度指：在规定的观测时间内，合成器输出频率偏离
标称值的程度。一般用偏离值与输出频率的 相对值来表示。 频率准确度指：实际工作频率与标称频率值之差，又称频率 误差。
频率合成器中输出频率的稳定度主要取决于参考频率的稳定度。
成都信息工程学院
目录
பைடு நூலகம்
电子设计竞赛培训—高频组
5. 频谱纯度
电子设计竞赛培训—高频组
2.3 锁相环路的捕捉与跟踪
捕捉过程：由失锁进入锁定的过程（失锁 锁定） 环路捕捉带：能够由失锁进入锁定的最大输入固有频差， 常用 wp表示 跟踪过程：若环路初始状态是锁定的，因某种原因使频 率发生变化，环路通过自身的调节来维持锁 定的过程。由失锁进入锁定的过程（锁定 维持锁定) 跟踪带（同步带）：能够保持跟踪的输入信号频率与压 控振荡器频率最大频差范围，常用 wH表示 成都信息工程学院
指输出信号接近正弦波的程度。用有用信号电平与 各寄生频率分量总电平之比的分贝值表示。
PLL中主要来自VCO； DDS中来自内部器件的 非相干噪声。
多数来源于混频器。对称 分布于有用信号两侧
由放大器的非线 性特性产生
目录
成都信息工程学院
电子设计竞赛培训—高频组
二、PLL基本原理
2.1 锁相环路基本组成 2.2 锁相环路的基本工作原理 2.3 锁相环路的捕捉与跟踪 2.4 鉴相器（PD） 2.5 压控振荡器（VCO）
目录
电子设计竞赛培训—高频组
1.3 频率合成器的主要技术指标
1. 频率范围
输出最低频率fomin和最高频率fomax 之间的变化范围。
实际中每个分波段由一个VCO来满足分波段频率范围
2. 频率间隔fo（又称分辨率）
相邻频率之间的最小间隔
如VHF波段的调频通信机频率间隔为 25kHz/12.5kHz/5kHz。目前PLL频率合成器可做到 100kHz/10Hz/1Hz ，而DDS合成器可做到1Hz以下
成都信息工程学院
目录
电子设计竞赛培训—高频组
1.1 频率合成器的作用
为实现高质量的无线通信，抗干扰，近代通信系统往 往要求通信机具有大量的、可供用户选择的、能迅速更换 的频率稳定度和精度很高的载波信号频率。 晶体振荡器虽然频率稳定度和精度很高，但其频率值只 能在很小范围内微调。 频率合成器作用：利用一个或多个基准频率，产生一系 列等间隔的离散频率。这些频率的频率稳定度和精度均和基 准频率的相同，且频率转换的时间很短。
2.6 环路滤波器（LF）
2.7 PLL特性和应用
成都信息工程学院
目录
电子设计竞赛培训—高频组
2.1 锁相环路基本组成
输入信号 (参考信号) ui (t) uD (t)
鉴相器
uo (t)
环路 滤波器
uC (t)
压控 振荡器
输出
uo (t)
wo
wi
鉴相器（PD）：用以比较ui、 uo相位，输出反映相 位误差的电压uD(t) 环路滤波器（LF）： 用以滤除误差信号中的高频分量和 噪声，提高系统稳定性。 压控振荡器（VCO）： 在uC(t)控制下输出相应频率 fo 成都信息工程学院
成都信息工程学院
目录
电子设计竞赛培训—高频组
1.2 频率合成器的分类
直接频率合成器
利用倍频、分频、混频等方法 直接产生。信号质量较差。
间接频率合成器（即锁相频率合成器）
利用锁相技术实现。结构简 单、输出频率成分频谱纯度 直接数字频率合成器DDS高，控制方便等优点。
基于全数字技术。输出频率可高达几百 MHz。它由参考时钟、相位累加器、只 读存储、DAC和滤波器等组成。 成都信息工程学院
uD
e (t ) i (t ) o (t )
2p
p
p/2
p/2
p
2p
uD (t ) Ad sin[ e (t )] Ade (t )
鉴相灵敏度，单位为V/rad
e
成都信息工程学院
目录
电子设计竞赛培训—高频组
数字鉴相器
CD4046为例来说明其原理
为数字PLL。内有两个PD、VCO、缓冲放大器、输 入信号放大与整形电路、内部稳压器等。 具有电源电压范围宽（5~15V）、功耗低、输入阻抗 高等优点。工作频率0~1MHz 内部VCO产生50%占空比的方波。输出电平可与TTL 电平或CMOS电平兼容。 具有相位锁定状态指示 成都信息工程学院
目录
电子设计竞赛培训—高频组
捕捉带与同步带
uD(t) 当 wi 从低频至 高频缓慢变化时 O 当 wi 从高频至 低频缓慢变化时
未加控制电压 (即uD(t) = 0) 时的VCO振荡频率
wd wa
wP 失锁 锁 定
wo0 wc wb
锁 定
wi
捕捉带 wH
失锁
同步带
通常捕捉带小于同步带 成都信息工程学院
电子设计竞赛培训—高频组
专题三：PLL频率合成技术
成都信息工程学院
目录
电子设计竞赛培训—高频组
一、频率合成技术概述
二、PLL基本原理 三、PLL频率合成器
成都信息工程学院
目录
电子设计竞赛培训—高频组
一、频率合成技术概述
1.1 频率合成器的作用 1.2 频率合成器的分类
1.3 频率合成器的主要技术指标
目录
电子设计竞赛培训—高频组
2.2 锁相环路的基本工作原理
输入信号 (参考信号) ui (t) uD (t)
鉴相器
wo uo (t)
环路 滤波器
uC (t)
压控 振荡器
输出
uo (t)
wo
wi
若wi ≠wo，则ui(t)和uo(t)之间产生相位变化 →uD(t) 与瞬 时误差相位成正比→uc(t)滤除了高频分量和噪声→ wo ， 去接近wi 最终使 wi = wo，相位误差为常数，环路锁定，这时 的相位误差称为剩余相位误差或稳态相位误差。 成都信息工程学院
成都信息工程学院
目录
电子设计竞赛培训—高频组
3. 频率转换时间ts
从一个工作频率转换到另一个工作频率， 并达到稳定工作所需要的时间。它包含 电路延迟时间和PLL捕捉时间。
换频时间ts对不同的合成方式是完全不同的： 模拟直接合成法：ms级以下甚至到s级； DDS：纳秒级（1ns=10-9s） PLL频率合成：t s 25 f r
目录
电子设计竞赛培训—高频组
在锁定（同步）状态下，始终有ωo = ωi。这时 如果用示波器观察 ui与uo，两个波形都是清晰 稳定的。
ui uo
成都信息工程学院
目录
电子设计竞赛培训—高频组
2.4 鉴相器（PD）
模拟鉴相器（乘积型鉴相器和叠加型鉴相器）
i (t)
+
o (t)
e (t)
uD (t) LPF ADsin[e (t)]
4. 频率稳定度和准确度
频率稳定度指：在规定的观测时间内，合成器输出频率偏离
标称值的程度。一般用偏离值与输出频率的 相对值来表示。 频率准确度指：实际工作频率与标称频率值之差，又称频率 误差。
频率合成器中输出频率的稳定度主要取决于参考频率的稳定度。
成都信息工程学院
目录
பைடு நூலகம்
电子设计竞赛培训—高频组
5. 频谱纯度