锁相环频率合成技术
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
锁相环频率合成技术
锁相技术的特点概括起来是 “稳”、“窄”、 “抗”、“同步”。 “稳”指的是锁相环的基本性能是输出信号频率 稳定的跟踪输入信号的频率。 “窄”指的是锁相环具有窄带跟踪性能。 “抗”指 的是锁相环的抗干扰性能、抑制噪声性 能。 “同步”指的是锁相环的同步跟踪性能。
输入 鉴相器PD
Ud（t） 环路滤波器LF
fr 参考分频器 鉴相器 环路滤波器 压控振荡器 fo=Nt*fv fn 可变分 频器÷N 变模前置 分频器 ÷P/÷P＋1 可变分 频器÷A
参考振荡器
模型三、变模前置分频式单环数字频率合成器 MC145152基于这种结构 • 采用双模前置分频器、÷A计数器、÷N计数器组成的总分频器的原理 是，当MC145152-2的MC（9端）为“1”时，双模前置分频器的分频比是 P+1，而当MC 为0时，双模前置分频器的分频比是P。片内6位÷A计数 器和10位÷N计数器均是见减法计数器，若A计数器预置为A，若N计数 器预置为N。信号经双模分频器分频时，由于A计数器未到0，MC的输出 为高电位“1”，前置分频比为P+1。由VCO来的信号经前置分频器进行 P+1分频后，同时送给÷A计数器和÷N计数器进行减法计数。A的计数 减到0时，MC的输出电位为0，前置分频器的分频比变为P，然后÷N计 数器继续进行减法计数；当÷N计数器为0时，MC 输出电位为“1”，前置 分频器的分频比值又回到P+1，整个过程的分频比可以由计数器得出， ÷（P+1）的计数为（P+1）A，÷P的计数为P（N-A），则总分频比为 N=（P+1）A +P（N-A）=PN+A。也就是说当双模前置分频器的P值确 定后改变N、A的预置数可以改变总分频比Nt。
根据锁相环锁定后无剩余频差的这一特 点，即鉴相器的两个输入信号的频率相 等，fv=fr。而fv与VCO输出信号频率fo的关 系为：fo=Nt*fv，则压控振荡器输出信号的 频率为fo＝（PN+A）fr 我们只要改变N计数和A计数的预值就可以 获得不同的频率输出。
进度现状： 比较三种方案，不难知道第三种方案最易实 现。事实也正如此，我们已经成功做到了频 宽从6M到46M的高频信号发生器。 接下来我们有两种思路：一种提高工作频 率，如果按照第三种方案设计和实施电路的 话，理论上工作频率可以达到1.5G以上，但 是常识告诉我们100（30）MHz到4GHz被称 为射频（RF），在设计中我们要引入基于法 拉第定律和安陪定律的传输线理论，PCB板 上传统的导线现在被称为微带线，高频特性 奇特而富有魅力。目前的实验条件限制了现 （now）阶段频率的升级。
fr 参考振荡器 参考分频器 鉴相器 环路滤波器 压控振荡器 fo=Nfr
fn 可变分频器÷N
fo=N×Mfr fr 参考振荡器 参考分频器 鉴相器 环路滤波器 压控振荡器
fn 可变分频器÷N 固定前置分频器÷M
模型二、固定前置分频式单环数字频率合成器 MC145155基于这种结构 固定频率分频器的工作速率大于可变程序分频器的工作速率， 因此采用在可变程序分频之前插入高速前置固定分频器，这 样就可以提高频率合成器的工作频率。这种方法叫做预标定 方式。图中高速前置分频器的分频比是M，可使控制振荡器 的输出信号频率降低，其值低于可编程程序分频器的最高工 作频率。因此压控振荡器的输出信号频率为:fo=N×Mfr
还有另一种思路，从三种方案的分析我们可以发觉到很大的潜力， 如果采用第二种方案，即便可变程序的分频器工作在20MHz，只 要固定大于5，那么我们至少可以研制出最高工作频率为 100MHz的产品，当然固定前置分频器的分频系数不能太高，小 于等于64没有问题。（M的提高导致鉴相频率的降低，提高了对 环路滤波器的要求，导致转换时间『即环路扑捉时间』的加 长），但是我们比较MC145152和MC145155可以发现后者的体 积和的缩小、引脚减少，（当然还因为155是基于串行标准 的），我目前设计的频率源大小不过跟现在的手机相差无几。因 此这种设计方案可以应用于调频发射机的稳定信号源（如自适应 调频话筒）。可以实现便携的目的。带来的问题只是编程上的复 杂性，我目前正在进行。当然我的目光并不仅限在这个水平，做 这些的同时我没有完全放弃第一种思路，在学习射频电路设计的 理论与应用，教材是国外电子与通信系列教材：RF Circuit Design：Theory and Applications 『Reinhold Ludwig, Ravel Bretchko』，进度到了第三章Smith圆图。
Uc（t） 压控振荡器VCO
Baidu Nhomakorabea
输出
基本原理： 锁相环是一个相位自动跟踪系统，因而在锁相环锁定 时，不存在输入信号和输出信号的频率差，而只存在如前 所说的最小相位差。 上图给出了基本锁相环方框图。它包括三个基本部分：鉴相 器（PD），环路滤波器（LF）和压控振荡器（VCO）。
这里只研究锁相环频率合成在信号源方面的应用 数字频率合成器 具有中间模拟信号的数字锁相环路组成及工作原理 模型一、单环数字频率合成器的组成及数学模型 单环数字式频率合成器的组成如图所示。在锁相环路中插入一个 可变数字分频器。环路输入信号是一个高稳定度的参考振荡，经 R次分频后，频率为fr的脉冲信号。它与压控振荡器输出经N 次 分频后得到的频率为fN的脉冲信号，在鉴相器进行相位比较。当 环路锁定时，压控振荡器的输出频率fo=Nfr，改变分频比N，就 可以改变输出频率，而频率间隔Δf = fr 。目前可变程序分频器 的最高工作频率约为30MHz，因此限制了输出频率的提高。
锁相技术的特点概括起来是 “稳”、“窄”、 “抗”、“同步”。 “稳”指的是锁相环的基本性能是输出信号频率 稳定的跟踪输入信号的频率。 “窄”指的是锁相环具有窄带跟踪性能。 “抗”指 的是锁相环的抗干扰性能、抑制噪声性 能。 “同步”指的是锁相环的同步跟踪性能。
输入 鉴相器PD
Ud（t） 环路滤波器LF
fr 参考分频器 鉴相器 环路滤波器 压控振荡器 fo=Nt*fv fn 可变分 频器÷N 变模前置 分频器 ÷P/÷P＋1 可变分 频器÷A
参考振荡器
模型三、变模前置分频式单环数字频率合成器 MC145152基于这种结构 • 采用双模前置分频器、÷A计数器、÷N计数器组成的总分频器的原理 是，当MC145152-2的MC（9端）为“1”时，双模前置分频器的分频比是 P+1，而当MC 为0时，双模前置分频器的分频比是P。片内6位÷A计数 器和10位÷N计数器均是见减法计数器，若A计数器预置为A，若N计数 器预置为N。信号经双模分频器分频时，由于A计数器未到0，MC的输出 为高电位“1”，前置分频比为P+1。由VCO来的信号经前置分频器进行 P+1分频后，同时送给÷A计数器和÷N计数器进行减法计数。A的计数 减到0时，MC的输出电位为0，前置分频器的分频比变为P，然后÷N计 数器继续进行减法计数；当÷N计数器为0时，MC 输出电位为“1”，前置 分频器的分频比值又回到P+1，整个过程的分频比可以由计数器得出， ÷（P+1）的计数为（P+1）A，÷P的计数为P（N-A），则总分频比为 N=（P+1）A +P（N-A）=PN+A。也就是说当双模前置分频器的P值确 定后改变N、A的预置数可以改变总分频比Nt。
根据锁相环锁定后无剩余频差的这一特 点，即鉴相器的两个输入信号的频率相 等，fv=fr。而fv与VCO输出信号频率fo的关 系为：fo=Nt*fv，则压控振荡器输出信号的 频率为fo＝（PN+A）fr 我们只要改变N计数和A计数的预值就可以 获得不同的频率输出。
进度现状： 比较三种方案，不难知道第三种方案最易实 现。事实也正如此，我们已经成功做到了频 宽从6M到46M的高频信号发生器。 接下来我们有两种思路：一种提高工作频 率，如果按照第三种方案设计和实施电路的 话，理论上工作频率可以达到1.5G以上，但 是常识告诉我们100（30）MHz到4GHz被称 为射频（RF），在设计中我们要引入基于法 拉第定律和安陪定律的传输线理论，PCB板 上传统的导线现在被称为微带线，高频特性 奇特而富有魅力。目前的实验条件限制了现 （now）阶段频率的升级。
fr 参考振荡器 参考分频器 鉴相器 环路滤波器 压控振荡器 fo=Nfr
fn 可变分频器÷N
fo=N×Mfr fr 参考振荡器 参考分频器 鉴相器 环路滤波器 压控振荡器
fn 可变分频器÷N 固定前置分频器÷M
模型二、固定前置分频式单环数字频率合成器 MC145155基于这种结构 固定频率分频器的工作速率大于可变程序分频器的工作速率， 因此采用在可变程序分频之前插入高速前置固定分频器，这 样就可以提高频率合成器的工作频率。这种方法叫做预标定 方式。图中高速前置分频器的分频比是M，可使控制振荡器 的输出信号频率降低，其值低于可编程程序分频器的最高工 作频率。因此压控振荡器的输出信号频率为:fo=N×Mfr
还有另一种思路，从三种方案的分析我们可以发觉到很大的潜力， 如果采用第二种方案，即便可变程序的分频器工作在20MHz，只 要固定大于5，那么我们至少可以研制出最高工作频率为 100MHz的产品，当然固定前置分频器的分频系数不能太高，小 于等于64没有问题。（M的提高导致鉴相频率的降低，提高了对 环路滤波器的要求，导致转换时间『即环路扑捉时间』的加 长），但是我们比较MC145152和MC145155可以发现后者的体 积和的缩小、引脚减少，（当然还因为155是基于串行标准 的），我目前设计的频率源大小不过跟现在的手机相差无几。因 此这种设计方案可以应用于调频发射机的稳定信号源（如自适应 调频话筒）。可以实现便携的目的。带来的问题只是编程上的复 杂性，我目前正在进行。当然我的目光并不仅限在这个水平，做 这些的同时我没有完全放弃第一种思路，在学习射频电路设计的 理论与应用，教材是国外电子与通信系列教材：RF Circuit Design：Theory and Applications 『Reinhold Ludwig, Ravel Bretchko』，进度到了第三章Smith圆图。
Uc（t） 压控振荡器VCO
Baidu Nhomakorabea
输出
基本原理： 锁相环是一个相位自动跟踪系统，因而在锁相环锁定 时，不存在输入信号和输出信号的频率差，而只存在如前 所说的最小相位差。 上图给出了基本锁相环方框图。它包括三个基本部分：鉴相 器（PD），环路滤波器（LF）和压控振荡器（VCO）。
这里只研究锁相环频率合成在信号源方面的应用 数字频率合成器 具有中间模拟信号的数字锁相环路组成及工作原理 模型一、单环数字频率合成器的组成及数学模型 单环数字式频率合成器的组成如图所示。在锁相环路中插入一个 可变数字分频器。环路输入信号是一个高稳定度的参考振荡，经 R次分频后，频率为fr的脉冲信号。它与压控振荡器输出经N 次 分频后得到的频率为fN的脉冲信号，在鉴相器进行相位比较。当 环路锁定时，压控振荡器的输出频率fo=Nfr，改变分频比N，就 可以改变输出频率，而频率间隔Δf = fr 。目前可变程序分频器 的最高工作频率约为30MHz，因此限制了输出频率的提高。