锁相环频率合成
锁相环(PLL)频率合成调谐器
锁相环（PLL）频率合成调谐器调谐器俗称高频头，是对接收来的高频电视信号进行放大（选频放大）并通过内部的变频器把所接收到的各频道电视信号，变为一固定频率的图像中频（38MHz）和伴音中频以利于后续电路（声表面滤波器、中放等）对信号进行处理。
调谐器（高频头）原理：高频放大：把接收来的高频电视信号进行选频放大。
本机振荡器：产生始终高于高频电视信号图像载频38MHz的等幅载波，送往混频器。
混频器：把高频放大器送来的电视信号和本机振荡器送来的本振等幅波，进行混频产生38MHz的差拍信号（即所接收的中频电视信号）输出送往预中放及声表面滤波器。
结论：简单的说：只要改变本机振荡器的频率即可达到选台的目的）一、电压合成调谐器：早期彩色电视接收机大部分均采用电压合成高频调谐器，其调谐器的选台及波段切换均由CPU输出的控制电压来实现（L、H、U波段切换电压及调谐选台电压），其中调谐选台电压用来控制选频回路和本振回路的谐振频率，调谐选台电压的任何变化都将导致本机振荡器频率偏移，选台不准确、频偏、频漂。
为了保证本机振荡器频率频率稳定，必须加上AFT系统。
由于AFT系统中中放限幅调谐回路和移相网络一般由LC谐振回路构成，这个谐振回路是不稳定的，这就造成了高频调谐器本机振荡器频率不稳，也极易造成频偏、频漂。
二、频率合成调谐器1、频率合成的基本含义：是指用若干个单一频率的正弦波合成多个新的频率分量的方法（频率合成调谐器的本振频率是由晶振分频合成的）。
频率合成的方法有很多种。
下图为混频式频率合成器方框图以上图中除了三个基频外还有其“和频”及“差频”输出（还有各个频率的高次谐波输出）。
输出信号的频率稳定性由基准信号频率稳定性决定，而且输出信号频率误差等于各基准信号误差之和，因此要想减少误差除了要提高基准信号稳定度之外还应减少基准信号的个数。
2、锁相环频率合成器：其方框图类似于彩色电视接收机中的副载波恢复电路，只是在输入回路插入了一个基准信号分频器（代替色同步信号输入）而在反馈支路插入一个可编程分频器（代替900移相）。
答辩-锁相环频率合成器的的设计与制作
将设计好的PCB板交给工厂进行制板。
焊接与组装
将元器件按照PCB板上的焊盘逐一焊 接，完成整个电路板的组装。
元器件选择与采购
元器件选择
根据电路参数和性能要求，选择合适 的电阻、电容、电感等元器件，确保 电路性能稳定可靠。
元器件采购
通过电子市场或网上商城等渠道，购 买所需的元器件，确保质量可靠、价 格合理。P源自B板设计与制作PCB板设计
使用EDA工具进行PCB板的设计，包括层数、线宽、间距等参数的设置，以及元件的布局和布线。
PCB板制作
将设计好的PCB板交给工厂进行制板，确保PCB板的品质和精度符合要求。
焊接与组装
焊接
使用电烙铁或热风枪等工具，将元器件按照PCB板上的焊盘逐一焊接，确保焊点质量良好、无虚焊、无短路。
性能评估与优化建议
性能评估
根据测试结果，该锁相环频率合成器在 输出频率、相位噪声和杂散抑制等方面 均表现出较好的性能，符合设计要求。
VS
优化建议
针对测试过程中发现的问题，建议进一步 优化电路设计，提高杂散抑制性能；同时 加强生产工艺控制，确保产品的一致性和 可靠性。
05
总结与展望
设计制作过程中的收获与不足
03
锁相环频率合成器的制作
制作流程
确定设计目标
明确频率范围、输出功率、相位噪声 等性能指标。
原理图设计
根据设计目标，使用EDA工具进行原 理图设计，包括PLL电路、VCO电路、 分频器等。
电路板布局
根据原理图，进行PCB板的布局设计， 确保信号路径短、干扰小。
元器件选型与采购
根据电路参数和性能要求，选择合适 的电阻、电容、电感等元器件，并完 成采购。
锁相环频率合成器的设计
锁相环频率合成器的设计1方案设计在本系统中需要用到高性能的频率源作为混频信号的本振。
频率合成器的方案主要有三种：直接式、间接式和直接数字频率式。
直接式频率合成尽管有频率转换快的优点，但是其体积大的弱点无法适应现代系统要求。
直接数字式由于其工作频率较低且成本昂贵也不宜采用。
间接式频率合成技术是运用锁相和数字分频器相结合的技术对信号频率进行四则运算，谐波分量是利用锁相环的窄带滤波特性加以滤除的，由于它不采用传统的谐波发生器、倍频器等器件，从而使频率合成器结构简单，造价低，并且有良好的相位噪声特性，所以我们采用间接式频率合成方案。
间接式频率合成器的具体实现方案由很多，主要有混频锁相式、取样锁相式和数字分频锁相式三种。
我们采用的是数字分频锁相式的。
其原理方框图如图所示：图1锁相环频率合成器原理图本电路由晶体振荡器、单片PLL、环路滤波器、相位补偿、VCO等组成。
由于频率综合器要求较高的频谱纯度、捷变速度和频率点数，我们采用了单片PLL中包含双模式的鉴频鉴相器，它具有既能降低相位噪声的模拟工作状态，又能提高鉴相频率，增加环路带宽的数字工作状态的双重功能，也即当环路进行频率捕捉时，它以鉴频工作方式工作，当进入相位锁定区域，就转为鉴相方式工作，所以它能够使环路快速自动入锁，无需扩捕电路。
因此，在电路设计过程中，不需要加入频率预制时间，这样有助于提高频率捷变时间。
同样，也能降低相位噪声。
另外，对于输出频率大于2GHz的本振源，我们采用倍频法来得到微波毫米波段的输出信号。
需要在锁相环的输出后附加微波毫米波倍频组件，以得到更高的频率。
2各电路部件的实现2.1单片PLL为了满足小体积的要求，我们采用单片PLL频率合成技术，单片PLL频率合成技术是现代频率合成技术的一大革命，它使得P、L、S波段实现小型化、低相位噪声频率合成器成为可能。
在本方案中，我们采用Q3236来实现。
美国QUALCOMM公司推出的Q3236单片PLL 芯片，其性能优良，工作频率在0—2GHz,除此之外，Q3236还具有以下特性： 1）内设前置+ 10/11分频器2）输入灵敏度范围-10dBm— +10dBm3）鉴相器增益高达302mv4）输入驻波比小于2：15）程序控制端口TTL/CMOS兼容，8bit串行的或并行的数据线6）锁定指示7）参考分明比在1-16之间8） 2-128分频器的工作频率可达300MHz, 90—1295分频比的工作频率可达2GHz Q3236还包括以下几个功能部件：1）高速参考信号线性接收管和高速丫^的输出信号的线性接收器2）可以高频工作的+ 10/11双模前置分频器3）由M和人计数器组成的吞脉冲计数分频器4）可编程的参考分频器5）数字鉴频/鉴相器6）锁定/失锁检测电路7） TTL/CMOS兼容的并行接口和8位数据总线接口使用Q3236来实现锁相环路，只需外加一阶环路滤波器和丫8,参考分频比和分频比均采用外部控制模式。
锁相环频率合成技术及其应用
锁相环频率合成技术及其应用在当今的调频广播发送技术中，为了适应对发射机输出频率稳定度和频率准确度的严格要求，以及方便更换发射机频率的需要，在固态调频发射机中普遍使用了锁相技术和频率合成技术。
锁相环频率合成器成为固态调频发射机重要的组成部分。
锁相环频率合成器的优点在于其能提供频率稳定度很高的输出信号，能很好地抑制寄生分量，避免大量使用滤波器，因而有利于集成化和小型化。
而频率合成器中的程序分频器的分频比可以使用微机进行控制，易于实现发射机频率的更换及其频率显示的程控和遥控，促进全固态调频发射机的数字化、集成化和微机控制化。
将一个标准频率（如晶振参考源），经过加、减、乘、除运算，变成具有同一稳定度和准确度的多个所需频率的技术，称为频率合成技术。
控制振荡器，使其输出信号和一个参考信号之间保持确定关系的技术，称为锁相技术。
把由基准频率获得不同频率信号的组件或仪器，称为“频率合成器”。
频率合成的方法很多，但大致可分成两大类：直接合成法和间接合成法。
固态调频发射机中的频率合成器采用间接合成法。
间接合成法一般可用一个受控源（例如压控振荡器）、参考源和控制回路组成一个系统来实现。
即用一个频率源，通过分频产生参考频率，然后用锁相环（控制回路），把压控振荡器的频率锁定在某一频率上，由压控振荡器间接产生出所需要的频率输出。
1锁相环基本工作原理一个基本的锁相环路由以下3个部件组成：压控振荡器（VCO）、鉴相器（PD）和环路滤波器（LF），如图1所示。
当锁相环开始工作时，输入参考信号的频率f i与压控振荡器的固有振荡频率f 0总是不相同的，即f i≠f 0，这一固有频率差△f=f i-f 0必然引起它们之间的相位差不断变化，并不断跨越2π角。
由于鉴相器特性是以相位差2π为周期的，因此鉴相器输出的误差电压总是在某一范围内摆动。
这个误差电压通过环路滤波器变成控制电压加到压控振荡器上，使压控振荡器的频率f 0趋向于参考信号的频率f i，直到压控振荡器的频率变化到与输入参考信号的频率相等，并满足一定条件，环路就在这个频率上稳定下来。
基于锁相环的频率合成器的设计
基于锁相环的频率合成器的设计随着现代技术的进展，具有高稳定性和精确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模的进展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高精确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环频率合成器的原理1.1 锁相环原理锁相环(PLL)是构成频率合成器的核心部件。
主要由相位(PD)、压控(VCO)、环路(LP)和参考频率源组成。
锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制。
他的被控制量是相位，被控对象是压控振荡器。
1所示，假如锁相环路中压控振荡器的输出信号频率发生变幻，则输入到相位比较器的信号相位θv(t)和θR(t)必定会不同，使相位比较器输出一个与相位误差成比例的误差Vd(t)，经环路滤波器输出一个缓慢变幻的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
1.2 锁相环频率合成器原理2所示，锁相环频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。
参考分频器对参考频率源举行分频，输出信号作为相位比较器参考信号。
可变分频器对压控振荡器的输出信号举行分频，分频之后返回到相位比较器输入端与参考信号举行比较。
当环路处于锁定时有f1=f2，由于f1=fr/M，f2=fo/N，所以有fo=Nfr/M。
只要转变可变分频器的分频第1页共3页。
第六章 锁相环与频率合成
锁定时剩余相差很小 ( 300 ) ：VC Asin(i o ) A (i o )
由于锁定时 很小，因此 Vo cos 超前于 Vi sin 为 90 0 [ 注：若设 Vi cos 且鉴相特性不变，则 Vo sin 仍 Vo 超前 Vi 90 0 ] [ 例 ] AM 信号同步检波时的载波提取：
VAM
VC
同步检波
LPF
解调输出
PD 窄 LPF 载波跟踪型
VCO
Vo
- /2
载波恢复 （与VAM 中载波同频同相）
PLL 的频率捕捉过程： 上电时 VCO 输出 r ，
i
PD + LPF e A Sin e －
Vc
固有频率r VCO o
此刻瞬时相差 e = i - o = (i - o) dt = (i - r) dt = t Vc = A Sin e = A Sin ( t)， 因此 Vc 正弦变化 VCO 输出 o 围绕 r 上下波动： 当 o > r 时 (i - o) Vc正半周频率较低 Vc正半周宽； 当 o < r 时 (i - o) Vc负半周频率较高 Vc负半周窄； 于是 Vc 中出现 DC. 成份 VCO 输出 o 的平均值由 r 升至 rAV rAV 靠近 i 最终能摆动到 i 进入快捕、锁定。
锁定：I R
R
PD
参考中频 解调输出 宽带 LPF Vo
i d
多普勒效应
混频
I
窄带中放
L
N 倍频 VCO
至测速系统： L 反映多普勒频移 可用于测量卫星速度 工作原理：
锁相环频率合成器
锁相环频率合成器锁相环频率合成器是一种电路，主要用于产生高精度、稳定的频率信号。
它的工作原理是将一个参考信号与一个可调节的振荡器信号进行比较，通过调节振荡器信号的频率和相位，使得两个信号保持同步，从而实现对输出频率的控制。
锁相环频率合成器广泛应用于通讯、雷达、测量等领域。
一、锁相环基本结构锁相环主要由三个部分组成：相位检测器（Phase Detector）、低通滤波器（Low Pass Filter）和电压控制振荡器（Voltage Controlled Oscillator）。
1. 相位检测器相位检测器主要用于比较参考信号与振荡器信号之间的相位差。
常见的有两种类型：同步检测器和非同步检测器。
同步检测器适用于参考信号和振荡器信号具有固定的相位关系时，而非同步检测器则适用于相位关系不确定或者变化较快的情况。
2. 低通滤波器低通滤波器主要用于平滑输出电压，并消除高频噪声干扰。
它的作用是将相位检测器输出的误差信号进行滤波，得到一个直流电压信号，这个信号被用来控制振荡器的频率和相位。
3. 电压控制振荡器电压控制振荡器（VCO）是锁相环频率合成器中最重要的部分之一。
它可以产生可调节的频率信号，并且可以通过调节输入电压来改变输出频率。
VCO通常由一个反馈环路组成，其中参考信号和VCO输出信号经过比较后产生误差信号，通过低通滤波器后输入到VCO中，从而实现对输出频率的控制。
二、锁相环工作原理锁相环工作原理可以用以下几个步骤来描述：1. 参考信号与振荡器信号进行比较，产生误差信号；2. 误差信号经过低通滤波器平滑处理后输入到VCO中；3. VCO产生新的振荡器信号，并与参考信号进行比较；4. 如果两个信号之间存在相位差，则继续调整VCO输出频率和相位，直到两个信号同步为止；5. 输出的同步信号可以用于驱动其他系统或设备。
三、锁相环应用锁相环频率合成器在通讯、雷达、测量等领域有着广泛的应用。
以下是一些常见的应用场景：1. 时钟恢复在数字通信系统中，接收端需要恢复发送端的时钟信号。
锁相技术及频率合成
FM /RF 输入1
FM /RF
12 13
输入2
15
VC O 2 输入
3
VC O
输出 4
Uc 16
PD
A3 1
偏压参考源
环路 滤波器
14
13
LF
VC O
56
接定时 电 容C T
去加重 10
A1
A2
9 FM 解调输出
限幅器
7 跟踪范 围控制
8 － U c或 地
图7.16 L562方框图
运放输入 1 2
第7章 锁相技术及频率合成
相应地，鉴相器输出的误差电压ud(t)=AdsinΔωit。 显然，ud(t)是频率为Δωi的差拍电压。下面分三种情况 进行讨论：
(1)Δωi(t)较小，即VCO的固有振荡频率ωr与输入信 号频率ωi相差较小。
(2)Δωi较大，即ωr与ωi相差较大，使Δωi超出环路 滤波器的通频带，但仍小于捕捉带Δωp。
7.1.2 锁相环路的数学模型
1. 鉴相器
在锁相环路中，鉴相器是一个相位比较装置，用
来检测输入信号电压ui(t)和输出信号电压uo(t)之间的相 位差，并产生相应的输出电压ud(t)。
设压控振荡器的输出电压uo(t)为
uo(t)=Uomcos［ωrt+φo(t)］
(7―1)
设环路输入电压ui(t)为
锁定条件可写成
lim de(t) 0
t dt
(7―21)
把dφe(t)/dt＝0代入式(7―20)，可得
Asine(t)i
(7―22)
第7章 锁相技术及频率合成
上式表明，环路锁定时控制频差等于固有频差。
由于锁定时,φe(t)=φe(∞)，故由上式可得
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
锁相环的发展历史、运用和芯片介绍摘要：本文分三个部分，主要介绍了锁相环的发展历程，以及频率合成器在现代数字电路系统中的运用，最后，介绍了两块锁相环芯片：集成锁相环芯片Si4133和微波集成锁相环芯片ADF4106。
让我们对锁相技术有比较好的认识和理解。
关键字：锁相环频率合成器锁相环芯片引言：在当今数字电路高速发展的时代，集成电路的规模越来越大，集成的环路器件、通用和专用集成单片PLL，使锁相环逐渐变成了一个低成本、使用简便的多功能器件，使它在更广泛的领域里获得了应用。
所以，无论是哪一方面的电路设计，都离不开锁相技术，了解其基本的知识，能对我们理解电路有更好的帮助。
正文：（一）锁相环路的发展历史锁相技术是通信、导航、广播与电视通信、仪器仪表测量、数字信号处理及国防技术中得到广泛应用的一门重要的自动反馈控制技术。
锁相技术是实现相位自动控制的一门科学，是专门研究系统相位关系的新技术。
从30年代发展开始，至今已逐步渗透到各个领域，早期是为了解决接收机的同步接收问题，后来应用在了电视机的扫描电路中，特别是空间技术的出现，极大推动了锁相技术的发展。
近来，锁相技术的应用范围已大大拓宽了，在通信、导航、雷达、计算机直至家用电器。
与此同时，锁相技术的结构也从基本的两阶发展到了三阶甚至高阶，从单环发展到了复合强，其中鉴频鉴相器之所构成的锁相环路因其具有易于集成、锁定速度快、锁定范围宽等优点，成为如今广泛应用的一种结构。
对锁相原理的数学理论描述方面，可追溯到20世纪30年代。
1932年，在已经建立的同步控制理论基础上，Bellescize提出了同步检波理论，第一次公开发表了对锁相环路(PLL)的数学描述。
众所周知，同步检波的关键技术是要产生一个本振信号，该信号要与从接收端送载检波器的输入载波信号频率相同，否则检波器的输出信号会产生很大的误差，即接收端无法恢复出发送端所发送送信号。
而一般的自动频率控制技术中，由于有固有的频率误差而无法满足上述要求。
而要保持两个振荡信号频率相等，则必然要使这两个信号相位位差保持恒定，反之亦然，这种现象称之为频率同步或相位锁定，也是锁相技术最基本的概念和理论基础。
但当时，这一理论并未得到普遍重视，直到1947年，锁相技术才第一次得到实际的应用，被运用在电视机的水平扫描线的同步装置中。
50年代，杰费和里希廷第一次发表了有关PLL线性理论分析的论文，解决了PLL最佳化设计的问题。
60年代，维特比研究了无噪声PLL的非线性理论问题，发表了相干通信原理的论文，70年代，Lindsy和Charles在做了大量实验的基础上进行了有噪声的一阶、二阶及高阶PLL的非线经理论分析，直到目前，各国学者仍在对锁相理论和运用进行着广泛而深入的研究。
由于技术上的复杂性和较高的生产成本，早期PLL的应用领域主要是在航天、精密测量仪器等方面。
直到20世纪70年代，随着集成电路的发展，开始出现集成的环路器件、通用和专用集成单片PLL，使锁相环逐渐变成了一个低成本、使用简便的多功能器件，使它在更广泛的领域里获得了应用。
如今，PLL主要应用在调制解调、频率合成、彩色电视机副载波提取、雷达、FM 立体声解码等各个领域。
随着数字技术的发展，还出现了各种数字PLL，它们在数字通信中的载波同步、位同步、相干解调等方面起重要的作用。
锁相环路的发展主要经历一下主要过程：·20世纪30年代——接收设备锁相同步控制·20世纪40年代——电视接收同步扫描·20世纪50年代——锁相接收机实现卫星通信技术·20世纪60年代——各部件制作费用昂贵,所以它的发展受限制·20世纪70年代——成为现代通信、电子技术领域中不可缺少的重要控制技术·20世纪80年代以后——数字锁相、集成锁相以及频率合成技术, 大大推动数字通信、卫星通信的发展总之,锁相环路是朝着集成化,多用化,数字化的方向发展。
（二）频率合成器在通信系统中的应用数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。
与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。
随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。
在基于FPGA的通信电路中，可以把全数字锁相环路作为一个功能模块嵌入FPGA中，构成片内锁相环。
一般同步串行口通信方式的同步串行口之间的数据传输除了数据线外还必须有专门的同步时钟线，这种连接方式不但需要增加一条线路，同步性能受环境的影响还较大。
利用数字锁相环可以从串行位流数据中恢复出接收位同步时钟。
这样，串行口之间只用一根数据线就可以接收同步串行数据，简化了串行口的接口关系。
（1）频率合成器的优良性能基本的锁相环路具有如下四个突出的特性：第一是载波跟踪特性，第二是调制跟踪特性，第三是低门限特性。
第四是具有频率准确跟踪性能，易集成化,数字化第一是载波跟踪特性，无论输入锁相环路的信号是已调制或未调制，只要信号包含着载波频率成分，就可将锁相环路设计成一个窄带跟踪滤波器，跟踪输入信号载波成分的频率与相位变化，环路输出信号就是需要提取(或复制)的载波信号，这种特性称为环路的载波跟踪特性。
应该指出，载波跟踪特性包含着三重含义；一是窄带，窄带可以有效地滤除噪声与干扰，环路要是利用环路滤波器的低通特性来实现高频窄带的，这比普通的窄带滤波器要容易得多。
在高载频上，用锁相环路可将通带做到1Hz或几Hz那样窄，这是带通滤波器难以实现的。
二是跟踪，跟踪载波频率的飘移变化，可保证窄带的实现。
普通的带通滤波器无法跟踪，因此它的窄带宽度必须在频率漂移范围外。
三是可将弱载波频率成份放大为强信号输出。
由于环路输出的是振荡器的信号，它是弱载波成分的频率与相位的真实复制品，其强度比输入载波成分要大的多。
载波跟踪特性在空间应用、通信与微弱信号接收技术中有着重要与广泛的应用。
第二是调制跟踪特性，所谓调制跟踪特性，即环路有适当宽度的低频通带，使压控振荡器输出信号的频率或相位跟踪输入调频或调相信号的频率与相位变化。
运用这种特性，再与环路的低门限特性相结合，可制出低门限的调频与调相器，以及其他形式的相干解调器。
第三是低门限特性，锁相环不像一般的线性器那样，门限取决于输入信噪比，而是由环路信噪比决定。
一般环路通频带总比环路输入端的频带窄得多，较低的环路信噪比可取的低门限性能。
这样，将环路设计成窄带，就可把淹没在噪声中的微弱信号提取出来，而环路用于解调、调频、调制信号，可取得门限扩展的效果，用于解调移相键控(PSK)与移频键控(FSK)等数字调制信号，可使误码率降低。
第四是具有频率准确跟踪性能，易集成化,数字化，这个是显而易见的，这里就不多解释。
由于上述四个突出的特性，使得锁相技术在无线电领域中得到广泛的应用。
目前锁相技术已经形成一门比较系统的理论科学，它的运用遍及整个无线电通信、数字电视、广播等众多领域。
概括起来,锁相环的应用主要以下几方面：(1)时钟发生器/频率综合器。
锁相环锁定后,输出时钟频率是输入时钟频率的N倍,也就是说,锁相环可以从低频输入时钟产生高频输出时钟。
系数N是固定的称为时钟发生器,可以变化的称为频率综合器。
与石英晶体振荡器相比,用锁相环提供时钟成本低,对印刷电路板、芯片封装的带宽要求大为降低。
(2)时钟恢复。
数字通信系统中,发送端往往只发送数据流而不传输时钟信号。
接收端为了能正确地接收数据,必须从数据中恢复出同步时钟。
(3)抑制时滞效应。
时钟信号负载大,需通过缓冲器来提高其驱动能力;芯片内部有连线延迟,为了抑制时滞、提高系统的稳定性,可以采用锁相环来校准时钟。
(4)调制和解调器。
锁相环本身就是一个调频解调器,经过合理的应用,锁相环路可以作任何调制方式的调制器和解调器。
由于锁相环路结构简单,具有上述优点，性能优越等特点,具体通信中中最主要的应用范围概括起来有以下十大方面：(1)频率合成与频率变换；(2)自动频率调谐跟踪；(3)模拟和数字信号相干解调；(4)AM 波的同步检波；(5)数字通信中的位同步提取；(6)锁相稳频、倍频和分频；(7)锁相测速与测距；(8)锁相FM(PM)调制与解调；(9)微波锁相频率源；(10)微波锁相功率放大。
（三）介绍几种常用锁相环芯片在这里，我们主要介绍两种常用的典型的锁相环芯片，让我们对锁相环芯片有一个初步的认识，了解其基本工作原理。
主要介绍了集成锁相环芯片Si4133和微波集成锁相环芯片ADF4106。
（1）集成锁相环芯片Si4133的原理及应用Si4133为数字锁相式频率合成器芯片的基本模块框图如图1所示。
它包含3路PLL(锁相环路)。
每路PLL由PD(相位检测器)、LF(环路滤波器)、VCO和可编程分频器构成。
图1Si4133内部结构框图以1路PLL为例,简要介绍该芯片工作原理。
参考频率fin从XIN 脚输入,通过放大器、R分频器后,得到频率fin/R;同时,这路VCO的输出频率fout经过一个N分频器后,得到频率fout/N; 2个频率输入到PD 进行相位比较,产生误差控制电压,该误差电压经过LF可得一误差信号的直流分量作为VCO的输入,用于调整VCO的输出信号频率,使VCO 分频后的信号频率fout/N向fin/R近于相等,直至最后两者频率相等而相位同步实现锁定。
环路锁定时,PD的输入频差为0,即fin/R =fout/N, fout=Nfin/R,可以通过改变输出信号的分频系数N和参考信号的分频系数R来改变输出信号的频率。
该芯片3路PLL的VCO的中心频率由外部电感决定, PLL可在VCO中心频率±5%范围内调节输出频率。
3路PLL中2路用来进行射频输出;这2路射频PLL是时分复用的,即在一个给定时间内只有1路PLL起作用。
每路射频PLL工作时,其射频输出频率可在VCO的中心频率内调节,所以通过给相应的N分频器进行简单编程就可达到对射频输出进行控制,从而工作在2个独立的频段。
2个射频VCO中心频率最优化设置分别在947MHz和1. 72 GHz 之间以及在789MHz和1. 429 GHz之间。
3路PLL中另一路用来进行中频频率合成,该电路的VCO的中心频率可通过接在IFLA和IFLB引脚的外部电感来调整。
PLL中频输出频率可在VCO中心频率的±5%内调节。
电感数值不精确可通过Si4133的自动调节算法进行补偿。
中频VCO的中心频率可以在526 MHz和952 MHz之间调节。
如果需要,可以通过分频降低IF的输出频率。
另外,芯片使用串口编程控制,外围电路非常简单,使用方便。
○1Si4133频率源电路设计以Si4133为核心的频率源电路原理如图2所示,该电路可产生900MHz的RF(射频)信号和550MHz的IF(中频)信号。