数字电路及系统设计第六章习题
微电子第六章集成电路计算机辅助设计
(1)版图生成
对数字电路，目前已有不少版图白动设计软件。但是对模拟集成电路， 基本还要依靠手工设计，即调用版图设计软件中的版图绘制模块，由 设计人员以人机交互方式完成版图的绘制。
(2)版图校验
为了保证生成的版图“正确无误”，一般需要进行下述3方面校验工作。 (a)设计规则校验(DRC：Design Rules check)：检查版图几何尺寸是否
6.1.1 计算机辅助设计（CAD)和设计自动 化(DA)
1 设计自动化[DA]
如果计算机能根据集成电路的设计指标要求， 自动完成电路设计和版图设计任务，就称之为设 计自动化(Design Automation)。
2 计算机辅助设计[CAD]
目前在集成电路的设计领域内，只对个别的情况， 例如采用可编程逻辑阵列 (PLA)结构实现的集成 电路，做到了设计自动化。大部分集成电路设计 中，要由 “人”为主导，同时需借助于计算机帮 助入工迅速而准确地完成设计任务。
6.1.2 CAD技术的优点
(a)减轻人工劳动，缩短设计周期：在集成电路版图 设计中要绘制、修改版图并要处理大量数据。
(b)保证设计的正确性：用手工方法绘版图和统计坐 标数据时，在几十万甚至几百万个矩形图形和坐 标数据中山现个别错误几乎是不可避免的。
(c)提高设计质量、节省设计费用：采用CAD技术可 以不必经过投片，而在线路设计阶段可对不同方 案进行计算机模拟分析，选取出较好的方案，并 进而对择优选用的电路进行灵敏度分桥、容差分 析和中心值优化设计，在提高设计质量的同时又 节省了研制费用。
6.2.2 OrCAD／Capture CIS软件
1. Capture CIS软件的构成
6.2.2 OrCAD／Capture CIS软件
数字集成电路--电路、系统与设计（第二版）课后练习题第六.
数字集成电路--电路、系统与设计（第⼆版）课后练习题第六.Digital Integrated Circuits - 2nd Ed 11 DESIGN PROJECT Design, lay out, and simulate a CMOS four-input XOR gate in the standard 0.25 micron CMOS process. You can choose any logic circuit style, and you are free to choose how many stages of logic to use: you could use one large logic gate or a combination of smaller logic gates. The supply voltage is set at 2.5 V! Your circuit must drive an external 20 fF load in addition to whatever internal parasitics are present in your circuit. The primary design objective is to minimize the propagation delay of the worst-case transition for your circuit. The secondary objective is to minimize the area of the layout. At the very worst, your design must have a propagation delay of no more than 0.5 ns and occupy an area of no more than 500 square microns, but the faster and smaller your circuit, the better. Be aware that, when using dynamic logic, the precharge time should be made part of the delay. The design will be graded on themagnitude of A × tp2, the product of the area of your design and the square of the delay for the worst-case transition.。
数字集成电路--电路、系统与设计(第二版)课后练习题 第六章 CMOS组合逻辑门的设计
Chapter 6 Problem Set
Chapter 6 PROBLEMS
1. [E, None, 4.2] Implement the equation X = ((A + B) (C + D + E) + F) G using complementary CMOS. Size the devices so that the output resistance is the same as that of an inverter with an NMOS W/L = 2 and PMOS W/L = 6. Which input pattern(s) would give the worst and best equivalent pull-up or pull-down resistance? Implement the following expression in a full static CMOS logic fashion using no more than 10 transistors: Y = (A ⋅ B) + (A ⋅ C ⋅ E) + (D ⋅ E) + (D ⋅ C ⋅ B) 3. Consider the circuit of Figure 6.1.
2
VDD E 6 A A 6 B 6 C 6 D 6 E F A B C D 4 4 4 4 E 1 A B C D 4 4 4 4 E 1 6 F 6 B 6 C 6 D
Chapter 6 Problem Set
VDD 6
Circuit A
Circuit B
Figure 6.2 Two static CMOS gates.
《数字电路与系统设计》第6章习题答案
l ee t h e \1210101…X/Z0/01/0X/Z11…100…6.3对下列原始状态表进行化简： (a)解：1）列隐含表： 2）进行关联比较3）列最小化状态表为：a/1b/0b b/0a/0aX=1X=0N(t)/Z(t)S(t)解：1）画隐含表： 2）进行关联比较： 6.4 试画出用MSI 移存器74194构成8位串行 并行码的转换电路（用3片74194或2片74194和一个D 触发器）。
l ee t-h e \r 91行''' 试分析题图6.6电路，画出状态转移图并说明有无自启动性。
解：激励方程：略 状态方程：略状态转移图 该电路具有自启动性。
6.7 图P6.7为同步加/减可逆二进制计数器，试分析该电路，作出X=0和X=1时的状态转移表。
解：题6.7的状态转移表X Q 4nQ 3nQ 2nQ 1nQ 4n +1Q 3n +1Q 2n +1Q 1n +1Z 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 1 1 0 0 1 0 1 1 1 0 1 0 0 0 1 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 1 1 0 0 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 0 1 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 0 0 0 0 1 1 0 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 11 1116.8分析图6.8电路，画出其全状态转移图并说明能否自启动。
【精品】数字集成电路电路、系统与设计第二版课后练习题第六章CMOS组合逻辑门的设计
【精品】数字集成电路--电路、系统与设计(第二版)课后练习题第六章CMOS组合逻辑门的设计第六章 CMOS组合逻辑门的设计1.为什么CMOS电路逻辑门的输入端和输出端都要连接到电源电压？CMOS电路采用了MOSFET（金属氧化物半导体场效应管）作为开关元件，其中N沟道MOSFET（NMOS）和P沟道MOSFET（PMOS）分别用于实现逻辑门的输入和输出。
NMOS和PMOS都需要连接到电源电压，以使其能够正常工作。
输入端连接到电源电压可以确保信号在逻辑门中正常传递，输出端连接到电源电压可以确保输出信号的正确性和稳定性。
2.为什么在CMOS逻辑门中要使用两个互补的MOSFET？CMOS逻辑门中使用两个互补的MOSFET是为了实现高度抗干扰的逻辑功能。
其中，NMOS和PMOS分别用于实现逻辑门的输入和输出。
NMOS和PMOS的工作原理互补，即当NMOS导通时，PMOS截止，当PMOS导通时，NMOS截止。
这样的设计可以在逻辑门的输出上提供高电平和低电平的稳定性，从而提高逻辑门的抗干扰能力。
3.CMOS逻辑门的输入电压范围是多少？CMOS逻辑门的输入电压范围通常是在0V至电源电压之间，即在低电平和高电平之间。
在CMOS逻辑门中，低电平通常定义为输入电压小于0.3Vdd（电源电压的30%），而高电平通常定义为输入电压大于0.7Vdd（电源电压的70%）。
4.如何设计一个基本的CMOS逻辑门？一个基本的CMOS逻辑门可以由一个NMOS和一个PMOS组成。
其中，NMOS的源极连接到地，栅极连接到逻辑门的输入，漏极连接到PMOS的漏极；PMOS的源极连接到电源电压，栅极连接到逻辑门的输入，漏极连接到输出。
这样的设计可以实现逻辑门的基本功能。
5.如何提高CMOS逻辑门的速度？可以采取以下方法来提高CMOS逻辑门的速度：•减小晶体管的尺寸：缩小晶体管的尺寸可以减小晶体管的电容和电阻，从而提高逻辑门的响应速度。
•优化电源电压：增加电源电压可以提高晶体管的驱动能力，从而加快逻辑门的开关速度。
电子技术——几种常用的组合逻辑电路习题及答案
第六章几种常用的组合逻辑电路一、填空题1、（8-1易）组合逻辑电路的特点是：电路在任一时刻输出信号稳态值由决定（a、该时刻电路输入信号；b、信号输入前电路原状态），与无关（a、该时刻电路输入信号；b、信号输入前电路原状态），属于（a、有；b、非）记忆逻辑电路。
2、（8-2易）在数字系统中，将具有某些信息的符号变换成若干位进制代码表示，并赋予每一组代码特定的含义，这个过程叫做，能实现这种功能的电路称为编码器。
一般编码器有n个输入端，m个输出端，若输入低电平有效，则在任意时刻，只有个输入端为0，个输入端为1。
对于优先编码器，当输入有多个低电平时，则。
3、（8-3易，中）译码是的逆过程，它将转换成。
译码器有多个输入和多个输出端，每输入一组二进制代码，只有个输出端有效。
n 个输入端最多可有个输出端。
4、（8-2易）74LS148是一个典型的优先编码器，该电路有个输入端和个输出端，因此，又称为优先编码器。
5、（8-4中）使用共阴接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器；使用共阳接法的LED数码管时，“共”端应接，a~g应接输出有效的显示译码器，这样才能显示0~9十个数字。
6、（8-4中）译码显示电路由显示译码器、和组成。
7.（8-4易）译码器分成___________和___________两大类。
8.（8-4中）常用数字显示器有_________,_________________,____________等。
9.（8-4中）荧光数码管工作电压_______，驱动电流______，体积_____，字形清晰美观，稳定可靠，但电源功率消耗______，且机械强度_____。
10．（8-4中）辉光数码管管内充满了_________，当它们被______时，管子就发出辉光。
11.（8-4易）半导体发光二极管数码管（LED）可分成_______，_______两种接法。
12.（8-4中）发光二极管正向工作电压一般为__________。
数字系统设计与verilog HDL 第6章
4．关系运算符（Relational operators） < 小于 <= 小于或等于 > 大于 >= 大于或等于
5．等式运算符（Equality Operators） == 等于 != 不等于 === 全等 !== 不全等
例：对于A=2'b1x和 B=2'b1x，则 A==B结果为x, A===B结果为1
关键字（Keywords）
Verilog语言内部已经使用的词称为关键字或
保留字，这些保留字用户不能作为变量或节点
名字使用。
关键字都是小写的。
6.2 常量
程序运行中，值不能被改变的量称为 常量（constants），Verilog中的常量主 要有如下3种类型：
◆ 整数 ◆ 实数
◆ 字符串
整数（integer）
字符串（Strings）
字符串是双引号内的字符序列。 字符串不能分成多行书写。例如：
"INTERNAL ERROR"
字符串的作用主要是用于仿真时，显示一些 相关的信息，或者指定显示的格式。
6.3 数据类型
数据类型（Data Type）是用来表示数字电路中的 物理连线、数据存储和传输单元等物理量的。
空白符和注释
空白符（White space） 空白符包括：空格、tab、换行和换页。空白符使 代码错落有致，阅读起来更方便。在综合时空白符 被忽略。 注释（Comment） ◆ 单行注释：以“//”开始到本行结束，不允许续 行 ◆ 多行注释：多行注释以“/*”开始，到“*/”结 束
标识符（Identifiers）
第6章 Verilog HDL语法与要素
主要内容
数字电路与逻辑设计 徐秀平 第六章答案
读/写信号： W R 片选信号： CS
地址线： A0 ~ A7 , A8 , A9 读/写信号： W R
五邑大学
6.3 半导体存储器容量扩展
每一片256×8的A0～ A7可提供28＝256个地址，为0～0到1～1，用扩展 的字A8、 A9构成的两位代码区别四片256×8的RAM，即将A8、 A9译成四 个低电平信号，分别接到四片256×8RAM的CS ，如下表 数
内容丢失)，不能随便撕下。 586以后的ROM BIOS多采用E2PROM(电可擦写只
读ROM)，通过跳线开关和系统配带的驱动程序盘，可
以对E2PROM进行重写，方便地实现BIOS升级。
五邑大学
6.1 半导体存储器的分类
ROM存储器的应用实例
数 字 电 路 与 逻 辑 设 计
• U盘是采用flash memory(也称闪存)存储技术的USB设备. USB （Universal Serial Bus）指“通用串行接口”，用 第一个字母U命名，所以简称“U盘”。 • 最新的数码存储卡是一种不需要电来维持其内容的固态
1
2
1
0
D1 W1 W2 W3
1
0
D2 W0 W2 W3
D3 W1 W3
存 储 内 容 D3 D2 D1 D0
3
1
0
1
0
0
1 0 1
1
0 1 1
0
1 1 1
1
0 1 0
存储器的容量：存储器的容量=字数（m）×字长（n）
五邑大学
6.3 半导体存储器容量扩展
1．位扩展
数 用8片1024（1K）×1位RAM构成的1024×8位RAM系统。 字 I/O I/O I/O 电 I/O I/O I/O 路 ... 102 4×1R AM 102 4×1R AM 102 4×1R AM 与 A A ... A R/W CS A A ... A R/W CS A A ... A R/W CS 逻 辑 A A 设A 计 R/W
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(4)电路的逻辑功能描述
2020/9/20
第六章 时序逻辑电路
节目录
5
2.设计步骤 (1) 根据要求，建立原始状态转移表或原始状
态转移图；
①输入/出变量个数； ②状态个数； ③状态间的转换关系（输入条件、输出要求）
2020/9/20
第六章 时序逻辑电路
节目录
6
(2) 化简原始状态转移表（状态简化或状态合并）； ①作状态对图 ②进行顺序比较，作隐含表 ③进行关联比较 ④作最简状态转移表
J3 = 1 ； J2 = Q3n ；
J1 = 1 ；
K3 = Q2n K2 = 1 K1 = Q2n
③各触发器的次态方程
2020/9/20
第六章 时序逻辑电路
节目录 13
Qn3+1=[ Qn3 + Qn2 ]·Q1 Qn2+1=[ Qn3 Qn2 ]·CP Qn1+1=[ Qn1 + Qn2 ]·CP
3
二、一般时序逻辑电路的分析和设计
1.分析步骤 (1)分析电路结构 ①组合电路、存储电路 ②输入信号X、输出信号Z (2)写出四组方程 ①时钟方程 ②各触发器的激励方程
2020/9/20
第六章 时序逻辑电路
节目录
4
③各触发器的次态方程 ④电路的输出方程 (3)作状态转移表、状态转移图或波形图 作状态转移表时，先列草表，再从初态(预置状
0
0
0
1
1
0
1
1
0
1
1
1
1
1
0
1
1
1
0
0
0
1
1
0
0
0
0
1
1
0
0
0
0
1
1
0
2020/9/20
第六章 时序逻辑电路
节目录 15
Q3Q2Q1
000
011
001
有效循环
101
110 010
100
111
偏离状态
图P6.8的状态转移图
2020/9/20
第六章 时序逻辑电路
节目录 16
6.2 试作出101序列检测器的状态图。该同步电 路有一根输入线X，一根输出线Z，对应于输入 序列101的最后一个“1”，输出Z=1，其余情况 下输出为“0”。
2020/9/20
第六章 时序逻辑电路
2
一、时序逻辑电路的基本概念
1.定义 2.结构特点
(1) 电路由组合电路和存储电路构成，含记忆 元件；
(2)电路中含有从输出到输入的反馈回路； 3.功能描述
状态转移表；状态转移图；功能表；表达式； 卡诺图；电路图；波形图
2020/9/20
第六章 时序逻辑电路
节目录
S1 1/0
1/1
11…
0/0
0/0
100…
S2
题6.2(1) 的原始状态转移图
2020/9/20
第六章 时序逻辑电路
节目录 20
(2) 解：① 输入变量为X、输出变量为Z；ຫໍສະໝຸດ X检测器Z
CP
题6.2(2)的示意图
②状态个数的确定； 初态（没有序列信号输入时电路的状态）为S0 ,设X恰为101。
2020/9/20
2020/9/20
第六章 时序逻辑电路
节目录 10
五、序列码发生器和顺序脉冲发生器
1.序列码发生器结构类型 2.计数型序列码发生器的设计（已知序列码） 3.移存型序列码发生器的设计（已知序列码） 4.顺序脉冲发生器的构成 (1)输出端较多时：采用计数器和译码器 (2)输出端较少时：采用环形计数器
2020/9/20
2020/9/20
第六章 时序逻辑电路
节目录
8
三、寄存器和移存器
1.寄存器和移存器电路结构特点 2.MSI移存器的功能及其典型应用 (1) 74194的简化符号、功能表 (2) 用74194实现串并行转换
四、计数器
1.由SSI构成的二进制计数器的一般结构 (1)同步计数器 (2)异步计数器
2020/9/20
②状态个数的确定； 初态（没有序列信号输入时电路的状态）为S0 ,设X恰为101。
2020/9/20
第六章 时序逻辑电路
节目录 18
X/Z
S0 1/0
S1
1/1
0/0
S2
10101…
题6.2(1)的状态转移图
③ 状态间的转换关系
2020/9/20
第六章 时序逻辑电路
节目录 19
X/Z
0/0
S0 1/0
第六章 时序逻辑电路
节目录 11
六、习题讲解
6.8分析图P6.8电路，画出其全状态转移图并说 明能否自启动。
CP 2020/9/20
Q1
1J C1 1K
Q2
1J
C1
1K
Q3
1J
C1
1K
图 P 6.8
第六章 时序逻辑电路
节目录 12
解：(1)分析电路结构
(2)写出四组方程
①时钟方程
CP1 = CP2 = CP；CP3 = Q1 ②各触发器的激励方程
④电路的输出方程 (3)作状态转移表、状态转移图
(4)电路的逻辑功能描述 模M=5的计数器，具备自启动性。
2020/9/20
第六章 时序逻辑电路
节目录 14
图P6.8的状态转移表
Q3 Q2 Q1 000 011 001 110 101 000 010 001 100 101 111 101
CP1(CP)↓CP2(CP)↓CP3(Q1)↓
(1) 101序列可以重叠，例如： X：010101101 Z：000101001
(2) 101序列不可以重叠，例如： X：0101011010 Z：0001000010
2020/9/20
第六章 时序逻辑电路
节目录 17
(1) 解：① 输入变量为X、输出变量为Z；
X
检测器
Z
CP
题6.2(1)的示意图
时序逻辑电路习题
一、时序逻辑电路的基本概念 二、一般时序逻辑电路的分析和设计 三、寄存器和移存器 四、计数器 五、序列码发生器和顺序脉冲发生器 六、习题讲解
2020/9/20
第六章 时序逻辑电路
1
6.8 6.2 例1 6.3 例2 6.4 6.12 (1)
6.17 6.22 (b) 6.25 (1) (2) 6.35(1) 6.40
a.列出所有的等价对。 b.列出最大等价类。 c.进行状态合并，并列出最简状态表。
2020/9/20
第六章 时序逻辑电路
节目录
7
(3) 进行状态编码（也称状态分配）； (4)选定触发器类型并根据二进制状态转移表（ 或称编码后的状态转移表）设计各触发器的激 励函数和电路的输出函数；
(5)自启动性检查； (6)作逻辑电路图。
第六章 时序逻辑电路
节目录
9
2. MSI二进制、十进制计数器 3.任意进制计数器 (1)用触发器和逻辑门设计任意进制计数器 (2)用MSI计数器构成任意进制计数器 ①复0法（利用复位端） ②置数法（利用置数控制端，并行输入端）
a.置最小数法
b.预置0法
c.置最大数法
(3)采用 MSI任意进制计数器