数字电路与系统设计 (6)
数字逻辑电路与系统设计课程设计
数字逻辑电路与系统设计课程设计课程设计目的通过本课程设计的学习，学生应能够掌握数字逻辑电路基本概念、设计方法以及应用技巧。
学生应该能够使用Verilog HDL或者其他硬件描述语言（HDL）设计数字逻辑电路和系统，并能够基于FPGA平台设计和实现数字电路系统。
课程设计内容本次课程设计主要包含以下内容：1.数字电路基础知识：数字逻辑基本理论、逻辑门的特点、数字电路的抽象层次。
2.Verilog HDL编程：Verilog HDL的基本语法、数据类型、运算符以及常用结构体。
3.组合逻辑电路设计：组合逻辑电路的设计方法、Karnaugh图、逻辑门级联、多路复用器/解复用器、译码器、比较器等。
4.时序逻辑电路设计：时序逻辑电路的设计方法、触发器、寄存器、计数器等。
5.FPGA系统设计：FPGA的基本原理和结构、FPGA开发板的使用、FPGA系统设计的流程以及示例项目。
课程设计要求1.课程设计可以采用Verilog HDL或者其他HDL编程语言。
2.参与者需要结成小组，每个小组3-5人。
3.每个小组需要完成一项数字电路设计项目，包括设计报告和实验验证。
4.每个小组需要在课程结束时提交一份完整的设计报告以及实验数据和项目代码。
5.设计项目可以是基于组合逻辑或时序逻辑的电路系统设计，包括但不限于多路选择器、加法器、比较器、寄存器、时钟控制器、计数器、显示控制器等。
6.设计报告应该包含问题描述，设计总体方案，设计分级具体实现以及实验结果和分析等。
7.实验验证应该使用FPGA开发板完成，需要进行基准测试，并按照设计要求逐步进行验证。
8.设计报告和实验验证需要进行小组汇报，并进行讨论。
课程设计参考资料1.Verilog HDL编程指南(第二版), 王自发, 清华大学出版社，20182.数字逻辑与计算机设计，M. Morris Mano, Pearson Education,20153.FPGA原理与设计, Jonathan W. Valvano, Morgan & Claypool,20114.FPGA开发实战, Evan A. Curtice, Packt Publishing, 2018结论通过本次课程设计，学生将能够熟练掌握数字逻辑电路设计的基础知识和关键技能。
数字电路与系统设计
目录分析
1.2数制
1.1数字信号与数 字电路概述
1.3码制
1.5 HDL
1.4算术运算与逻 辑运算
习题
2.1逻辑代数中的运 算
2.2逻辑运算的电路 实现
2.3逻辑运算的公式
2.4逻辑运算的基本 规则
2.5逻辑函数的标准 形式
2.6逻辑函数的化简
2.7 VHDL描述逻辑 门电路
习题
3.2常用中规模集 成组合逻辑电路
程逻辑器件 （CPLD）
3 6.6现场可编
程门阵列 （FPGA）
4
6.7 HDPLD应 用举例
5
习题
1
7.1概述
2
7.2数字系统 的描述工具
3
7.3控制器设 计
4 7.4数字系统
设计及VHDL实 现
5
习题
8.2模数转换（A/D）
8.1数模转换（D/A）
习题
作者介绍
这是《数字电路与系统设计》的读书笔记模板，暂无该书作者的介绍。
（MSI）
3.1 SSI构成的组 合电路的分析和设
计
3.3竞争和冒险
3.4 VHDL描述 组合逻辑电路
习题
4.1概述 4.2基本SRFF
4.3钟控电位触发器 4.4边沿触发器
4.5集成触发器的参 数
4.6触发器应用举例
4.7 VHDL描述触发 器
习题
5.1概述 5.2寄存器
5.3计数器 5.4序列信号发生器
数字电路与系统设计
读书笔记模板
01 思维导图
03 目录分析 05 读书笔记
目录
02 内容摘要 04 作者介绍 06 精彩摘录
思维导图
本书关键字分析思维导图
国内比较好的数字电路和模拟电路教材
国内比较好的数字电路和模拟电路教材
以下是一些国内比较好的数字电路和模拟电路教材推荐：
数字电路教材：
1. 《数字电路与系统设计》（作者：王景川）-该教材主要介
绍数字电路的基础知识、设计方法和实践经验，内容涵盖数字逻辑基本原理、组合逻辑电路、时序逻辑电路等。
2. 《数字电子技术基础》（作者：马玉昆、韩震宇）-该教材
全面介绍了数字电路的基本理论和应用技术，包括数字逻辑、组合逻辑电路、时序逻辑电路等，结合大量实例、案例进行讲解，对数字电路的理解和实践能力提供了较好的支持。
模拟电路教材：
1. 《模拟电子技术基础》（作者：韩震宇、黄令峰）-该教材
以讲解模拟电子技术的基础知识和应用技术为主题，包括模拟电子基础知识、放大器、运算放大器、电源与稳压器、滤波器、振荡器等内容，通过实例、习题等方式帮助学生掌握模拟电路的设计与分析。
2. 《电子电路分析基础》（作者：郭静莉）-该教材主要介绍
电子电路的基础知识和分析方法，包括电子元器件、基本电路、放大电路、振荡电路、滤波器等，通过清晰的推导和实例分析，使学生能够更好地理解和掌握模拟电路的设计与分析。
以上教材都是在国内教育机构或高校中广泛使用，并且经过了多年的教学实践，具有较好的教学效果和用户口碑。
但是，选
择教材应根据个人的学习需求和喜好来进行，推荐参考多个教材，并结合教师指导进行学习。
数字集成电路--电路、系统与设计（第二版）课后练习题第六.
数字集成电路--电路、系统与设计（第⼆版）课后练习题第六.Digital Integrated Circuits - 2nd Ed 11 DESIGN PROJECT Design, lay out, and simulate a CMOS four-input XOR gate in the standard 0.25 micron CMOS process. You can choose any logic circuit style, and you are free to choose how many stages of logic to use: you could use one large logic gate or a combination of smaller logic gates. The supply voltage is set at 2.5 V! Your circuit must drive an external 20 fF load in addition to whatever internal parasitics are present in your circuit. The primary design objective is to minimize the propagation delay of the worst-case transition for your circuit. The secondary objective is to minimize the area of the layout. At the very worst, your design must have a propagation delay of no more than 0.5 ns and occupy an area of no more than 500 square microns, but the faster and smaller your circuit, the better. Be aware that, when using dynamic logic, the precharge time should be made part of the delay. The design will be graded on themagnitude of A × tp2, the product of the area of your design and the square of the delay for the worst-case transition.。
数字集成电路--电路、系统与设计(第二版)课后练习题 第六章 CMOS组合逻辑门的设计
Chapter 6 Problem Set
Chapter 6 PROBLEMS
1. [E, None, 4.2] Implement the equation X = ((A + B) (C + D + E) + F) G using complementary CMOS. Size the devices so that the output resistance is the same as that of an inverter with an NMOS W/L = 2 and PMOS W/L = 6. Which input pattern(s) would give the worst and best equivalent pull-up or pull-down resistance? Implement the following expression in a full static CMOS logic fashion using no more than 10 transistors: Y = (A ⋅ B) + (A ⋅ C ⋅ E) + (D ⋅ E) + (D ⋅ C ⋅ B) 3. Consider the circuit of Figure 6.1.
2
VDD E 6 A A 6 B 6 C 6 D 6 E F A B C D 4 4 4 4 E 1 A B C D 4 4 4 4 E 1 6 F 6 B 6 C 6 D
Chapter 6 Problem Set
VDD 6
Circuit A
Circuit B
Figure 6.2 Two static CMOS gates.
《数字电路与系统设计》第6章习题答案
l ee t h e \1210101…X/Z0/01/0X/Z11…100…6.3对下列原始状态表进行化简： (a)解：1）列隐含表： 2）进行关联比较3）列最小化状态表为：a/1b/0b b/0a/0aX=1X=0N(t)/Z(t)S(t)解：1）画隐含表： 2）进行关联比较： 6.4 试画出用MSI 移存器74194构成8位串行 并行码的转换电路（用3片74194或2片74194和一个D 触发器）。
l ee t-h e \r 91行''' 试分析题图6.6电路，画出状态转移图并说明有无自启动性。
解：激励方程：略 状态方程：略状态转移图 该电路具有自启动性。
6.7 图P6.7为同步加/减可逆二进制计数器，试分析该电路，作出X=0和X=1时的状态转移表。
解：题6.7的状态转移表X Q 4nQ 3nQ 2nQ 1nQ 4n +1Q 3n +1Q 2n +1Q 1n +1Z 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 1 1 0 0 1 0 1 1 1 0 1 0 0 0 1 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 1 1 0 0 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 0 1 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 0 0 0 0 1 1 0 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 0 0 0 1 1 1 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 11 1116.8分析图6.8电路，画出其全状态转移图并说明能否自启动。
数字电路与系统设计实验
第二章 实验基本仪器
数字系统设计实验所需设备有： 直流稳压电源，示波器，基于CPLD的 数字电路实验系统，万用表，信号源， 计算机。
一、直流稳压电源
二、示波器
示波器是一种用来测量电信号波形的 电子仪器。用示波器能够观察电信号 波形，测量电信号的电压大小，周期 信号的频率和周期大小。双踪示波器 能够同时观察两路电信号波形。
能块相对集中地排列器件 3.布线顺序 VCC，GND，输入/输出，控制线 4. 仪器检测（电源，示波器，信号源） 5.实验 测试、调试与记录
6.撰写实验总结报告
(1)实验内容 (2)实验目的 (3)实验设备 (4)实验方法与手段 (5)实验原理图 (6)实验现象（结果）记录分析 (7)实验结论与体会
（（(四三一）)）、、、实实验实验目验的提内示容
•• １１..注测１意试.掌被T握T测LT器T器L件、件H７的CT４引和Ｌ脚HＳ７C器０和件４引的一脚传个输１特非４性门分。的别传接输地特和 十性5。Ｖ２。.掌握万用表的使用方法。
•• •
(２连为输２３特二.接 被 入)..性将测测、１２３到 测 电。实试 试...被 非 压六六六验验HH反反反测 门 值所CC台相相相T器用非 的 。上器器器器件器门输４件７７７件７的入.４４４７７４输电ＬＨＨ４ＫＨ入压ＳＣＣＨΩＣ００Ｔ端。电Ｃ４４００，旋位Ｔ片片４４转R器０片T一电LR４的个T位一L输非的器个出门电改非端的压变门电传输非的压输出门传作特端的输性。
四、数字电路测试及故障查找、排除
1.数字电路测试
数字电路静态测试指的是给定数字电路若干组静态输 入值，测定数字电路的输出值是否正确。
数字集成电路：电路系统与设计(第二版)
数字集成电路：电路系统与设计(第二版)简介《数字集成电路：电路系统与设计(第二版)》是一本介绍数字集成电路的基本原理和设计方法的教材。
本书的内容覆盖了数字电路的基础知识、逻辑门电路、组合逻辑电路、时序逻辑电路、存储器和程序控制电路等方面。
通过学习本书，读者可以了解数字集成电路的概念、设计方法和实际应用。
目录1.数字电路基础知识 1.1 数字电路的基本概念 1.2 二进制系统与数制转换 1.3 逻辑运算与布尔代数2.逻辑门电路 2.1 与门、或门、非门 2.2 与非门、或非门、异或门 2.3 多输入门电路的设计方法3.组合逻辑电路 3.1 组合逻辑电路的基本原理 3.2 组合逻辑电路的设计方法 3.3 编码器和译码器4.时序逻辑电路 4.1 时序逻辑电路的基本原理 4.2 同步时序电路的设计方法 4.3 异步时序电路的设计方法5.存储器电路 5.1 存储器的基本概念 5.2 可读写存储器的设计方法 5.3 只读存储器的设计方法6.程序控制电路 6.1 程序控制电路的基本概念 6.2 程序控制电路的设计方法 6.3 微程序控制器的设计方法内容概述1. 数字电路基础知识本章主要介绍数字电路的基本概念，包括数字电路与模拟电路的区别、数字信号的表示方法以及数制转换等内容。
此外，还介绍了数字电路中常用的逻辑运算和布尔代数的基本原理。
2. 逻辑门电路逻辑门电路是数字电路中的基本组成单元，本章主要介绍了与门、或门、非门以及与非门、或非门、异或门等逻辑门的基本原理和组成。
此外，还介绍了多输入门电路的设计方法，以及逻辑门电路在数字电路设计中的应用。
3. 组合逻辑电路组合逻辑电路是由逻辑门电路组成的，本章主要介绍了组合逻辑电路的基本原理和设计方法。
此外，还介绍了编码器和译码器的原理和应用，以及在数字电路设计中的实际应用场景。
4. 时序逻辑电路时序逻辑电路是在组合逻辑电路的基础上引入了时序元件并进行时序控制的电路。
本章主要介绍了时序逻辑电路的基本原理和设计方法，包括同步时序电路和异步时序电路的设计。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
D3
U REF R3
D2
U REF R2
D1
U REF R1
D0
U REF R0
D3
U REF 233 R
ห้องสมุดไป่ตู้
D2
U REF 232 R
D2
U REF 231 R
D0
U REF 230 R
U REF 23 R
3
Di 2i
第6章
第6章 数/模接口电路
6.1 集成数/模转换器 6.2 集成模/数转换器 6.3 数/模接口电路的应用
第6章
6.1 集成数/模转换器
6.1.1 数/模转换的基本概念
数/模转换器DAC的原理框图如图6-1所示。其中D（Dn-1Dn-
2 ... D1D0）为输入的n位二进制数， SA为输出的模拟信号（模
拟电压UA或模拟电流IA），UREF为实现数/模转换所必需的参
考电压（也称基准电压）UREF，它们三者之间满足如下比例
关系：
SA = KDUREF
(6-1)
式中，K为比例系数，不同的DAC有各自不同的K值；D为输入 的n位二进制数所对应的十进制数值。
第6章 图 6-1 DAC的原理框图
第6章
如果假设
D Dn1 2n1 Dn1 2n2 D1 21 D0 20
n1
Di 2i
i0
则式6-1可变为
n 1
SA KUREF Di 2i
i0
(6-2) (6-3)
另外必须指出，n位二进制代码有2n种不同的组合，从而对应有 2n个模拟电压（或电流）值， 所以严格地讲DAC的输出并非真 正的模拟信号， 而是时间连续、 幅度离散的信号。
第6章 图 6-4 T型电阻网络DAC电路原理图
第6章
4个模拟开关由4位二进制数码分别控制，当Di = 0时，开关Si 打到右边，使与之相串联的2R电阻接地；当Di = 1时，开关Si打到 左边，使2R电阻接基准电压UREF。该电路在结构上有以下特点：
① 如果不考虑基准电压源UREF的内阻，那么无论模拟开关的 状态如何，从T型电阻网络的节点（P0、P1、P2、P3）向左、 向右 或向下看的等效电阻都等于2R，则从运算放大器的虚地点N向左 看去，T型电阻网络的等效电阻等于3R。
第6章
2. T型电阻网络DAC电路
图6- 4所示为4位T型电阻网络DAC电路的原理图， 它克服 了权电阻网络DAC电路的缺点，无论DAC有多少位， 电阻网络 中只有R和2R两种电阻，但电阻的个数却比相同位数的权电阻网 络DAC增加了一倍。
T型电阻网络DAC电路也由四部分构成， 它们是： R- 2R电 阻网络、单刀双掷模拟开关（S0、S1、S2和S3）、基准电压ＵREF 和求和放大器。
Ri=2n-1-iR
（6- 4）
式中， n为输入二进制数的位数，Ri为与二进制数Di位相对应的 电阻值，而2i则为Di位的权值，所以可以看出二进制数的某一位 所对应的电阻的大小与该位的权值成反比，这就是权电阻网络名 称的由来。例如在图6- 3中，最高位D3所对应的电阻R3=R。
第6章
② 模拟开关。每一个电阻都有一个单刀双掷的模拟开关与其 串联，4个模拟开关的状态分别由4位二进制数码控制。当Di=0时， 开关Si打到右边，使电阻Ri接地；当Di=1时，开关Si打到左边，使 电阻Ri接UREF。
③ 基准电压源UREF。作为A/D转换的参考值， 要求其准确度 高、稳定性好。
④ 求和放大器。通常由运算放大器构成，并接成反相放大器 的形式。
第6章 为了简化分析， 在本章中将运算放大器近似看成是理想的放
大器，即它的开环放大倍数为无穷大， 输入电流为零（输入电阻
无穷大），输出电阻为零。 由于N点为虚地， 当Di = 0时， 相应 的电阻Ri上没有电流；当Di = 1时，电阻Ri上有电流流过，大小为 Ii=UREF/Ri。根据叠加原理，对于任意输入的一个二进制 (D3D2D1D0)2
i0
(6-5)
第6章
求和放大器的反馈电阻RF = R/2，则输出电压UO为
UO
I
RF
U REF 24
3
Di 2i
i0
推广到n位权电阻网络DAC电路，可得
(6-6)
UO
U REF 2n
3
Di 2i
i0
(6-7)
由式6- 6和式6- 7可以看出，权电阻网络DAC电路的输出电压
和输入数字量之间的关系与式6- 3的描述完全一致。这里的比例
系数K=-1/2n， 即输出电压与基准电压的极性相反。
第6章
权电阻网络DAC电路的优点是结构简单，所用的电阻个数 比较少。它的缺点是电阻的取值范围太大，这个问题在输入数 字量的位数较多时尤其突出。例如当输入数字量的位数为12位 时， 最大电阻与最小电阻之间的比例达到2048∶1， 要在如此 大的范围内保证电阻的精度，对于集成DAC的制造是十分困难 的。
② 当任意一位Di = 1，其余位Dj = 0时，我们可以根据图6-5 所示的等效电路，计算出流过该2R电阻支路的电流Ii=UREF/3R， 并且这部分电流每流进一个节点时，都会向另外两个方向分流， 分流系数为1/2。
第6章 图 6-5 Pi节点等效电路
第6章
第6章 图 6-2 D/A转换器的结构框图
第6章 6.1.2
1. 权电阻网络DAC电路 图6- 3所示是4位权电阻网络DAC电路的原理图， 该电路由 四部分构成：
图 6-3 权电阻网络DAC电路原理图
第6章
① 权电阻网络。该电阻网络由四个电阻构成， 它们的阻值分 别与输入的四位二进制数一一对应，满足以下关系：
第6章
一个n位D/A转换电路的结构框图如图6- 2所示， 它主要由 输入数码寄存器、 数控模拟开关、电阻解码网络、 求和电路、 参考电压及逻辑控制电路组成。 输入的数字信号可以串行或并 行方式输入； 数字信号输入后首先存储在输入寄存器内， 寄存 器并行输出的每一位驱动一个数控模拟开关， 使电阻解码网络 将每一位数码翻译成相应大小的模拟量， 并送给求和电路；求 和电路将各位数码所代表的模拟量相加便得到与数字量相对应 的模拟量。DAC的核心电路是电阻解码网络，下面将主要介绍 电阻解码网络这部分电路的工作原理。