MIPS单周期CPU设计2018版体会
CPU设计实践教程6-Minisys-1单周期CPU控制器的设计
指令操作码 ori
addiu
lw
sw
beq jump
RegDst
0
0
0
000000 R-format
1
RegDST = R-format
wire R_format;
assign R_format = (Opcode==6'b000000)? 1'b1:1'b0; assign RegDST = R_format; //说明目标是rd，否则是rt
output Sftmd; output[1:0] ALUOp;
// 他I-类型指令 // 为1表明是移位指令 // 是R-类型或I_format=1时位1为1, beq、bne指令则 // 位0为1
2021/9/5 P.22
单周期控制器设计
RegDST的控制电路
op 001101 001001 100011 101011 000100 000010
output nBranch; // 为1表明是Bne指令
output Jmp;
// 为1表明是J指令
output Sftmd; // 为1表明是移位指令
2021/9/5 P.25
单周期控制器设计
练习2
请给出下列控制信号电路的Verilog描述
assign Sw = ？？？？？ assign ALUSrc = ？？？？？ assign Branch = ？？？？？ assign nBranch = ？？？？？ assign Jmp = ？？？？？
2021/9/5 P.10
创建一个项目
在打开的Default Port对话框中选择的FPGA器件为 xc7a100tfgg484-1，如图所示，点击Next。
单周期CPU设计总结
单周期CPU设计总结单周期CPU⼀、设计思路1、CPU的意义CPU是计算机的核⼼，因为它是计算机指令的处理单元。
计算机体系结构包含两个⽅⾯，⼀个⽅⾯是指令集，⼀个⽅⾯是硬件实现。
指令集是计算机被定义拥有的执⾏指令，计算机通过⽀持指令集的运⾏，来完成计算⼯作并为程序员编程服务。
硬件实现则是具体的硬件去实现指令集，这个硬件实现的核⼼就是CPU的设计。
这⾥写的CPU的设计是32位机器的CPU，指令和数据均为32位。
⽀持指令为简化mips指令集。
2、CPU的设计CPU的设计包含数据通路的设计和控制器的设计。
数据通路是执⾏指令必须的硬件（ALU、IM、DM、GRF等），控制器则是根据指令产⽣相应控制信号，来控制相应硬件以⽀持多条指令。
数据通路设计CPU的功能是⽀持指令集，因此硬件设计是为了执⾏指令。
设计CPU的结构的⽅法：先选择⼀条需要经过最多硬件的指令，来为它构建数据通路。
再依据其他指令在已有数据通路上添加硬件或线路，直到数据通路⽀持所有指令。
控制器设计在已有的数据通路基础上，针对每⼀条指令，列出其所需要的控制信号，每⼀组控制信号对应⼀种指令的全部执⾏。
将指令相应字段和部分计算结果作为控制器的输⼊，控制信号作为输出，依据上述映射关系（真值表）设计控制器。
⼆、实际操作0、设计说明CPU架构的设计是没有很多约束的，基本要求就是能够⽀持指令集，基于不同的考量可以有不同的设计。
举例来说：对于beq指令是否跳转的判断，可以借⽤ALU的减法计算，也可以直接增设CMP⽐较器得出，两种⽅式都可以，因为功能正确。
为了提⾼吞吐量，或者为了节省成本，会选择⼀些特别的设计，这⼀点在流⽔线CPU 的设计上可以明显地看出。
CPU具体设计的⽅法是我下⾯进⾏的⼏步：列出所需指令，写出功能模块，连接模块，构造控制器，全部连接起来。
这些表格对最终代码实现⼗分重要，因为代码量较⼤，先从表格检查起，再依据表格写码可以减少bug。
1、⽀持指令列出⽀持指令并将其分类：str ld cal_r cal_i lui b_type j jr jal jalr shamtsw lw addu ori beq sllsubu slti sraslt addiu srlsllvsravsrlv2、功能模块先按照lw指令列出所需功能模块（lw经过模块最多），再依次检查现有模块是否⽀持其余指令，若不能⽀持，则添加相应模块。
MIPS的指令的CPU（14条指令）logisim仿真软件编写
MIPS的指令的CPU（14条指令）logisim仿真软件编写⼀、课程设计题⽬基于FPGA（或者Logisim 软件仿真）实验平台，完成16位单周期CPU设计。
⼆、课程设计的⽬的与意义本课程设计综合利⽤计算机组成原理课程所学的理论知识，并结合其单元实验中所积累的计算机部件设计和调试⽅法，设计出⼀台具有⾃定义指令系统的简单计算机系统。
所设计的系统能在基于FPGA（或者Logisim）平台上运⾏⼀段⽤户程序，通过检查程序结果的正确性来判断所设计的计算机系统的正确性。
三、课程设计的内容设计模型机系统的指令系统、总体结构和时序信号。
要求所设计的整机系统能⽀持⾃动和单步运⾏⽅式，能正确地执⾏存放在主存中的⽤户程序，并且对主要的数据流和控制流通过适当⽅式显⽰；验证实验结果。
①该单周期CPU实现的指令如下：(从中⾄少选取10条指令，其余指令可以⾃⼰设计；⾄少要选择1条R-型指令、1条⽴即数运算指令、Load 指令（读）、Store指令（写）、1条分⽀指令和⽆条件转移指令；）表1选取指令及格式指令 15~12 11~10 9~8 7~6 5~3 2~0 指令功能1 or 0 rs rt rd 0 0 $rd = $rs | $rt2 and 0 rs rt rd 0 1 $rd = $rs & $rt3 add 0 rs rt rd 0 2 $rd = $rs + $rt4 sub 0 rs rt rd 0 3 $rd = $rs - $rt5 sllv 0 rs rt rd 0 4 $rd = $rs << $rt 逻辑左6 srlv 0 rs rt rd 0 5 $rd = $rs >> $rt 逻辑右7 srav 0 rs rt rd 0 6 $rd = $rs >> $rt 算术右8 slt 0 rs rt rd 0 7 $rd = ($rs < $rt) ? 1 :010 lui 2 0 rt immediate-u $rt = imm << 811 ori 3 rs rt immediate-u $rt = $rs | imm12 andi 4 rs rt immediate-u $rt = $rs & imm13 addi 5 rs rt immediate-s $rt = $rs + imm14 lw 6 rs rt immediate-s $rt = MEM[$rs + imm]15 sw 7 rs rt immediate-s MEM[$rs+imm] = $rt16 beq 8 rs rt offset-s beq =？17 bne 9 rs rt offset-s bne != ？18 bgt 10 rs rt offset-s bgt >?（有符号⽐较）19 jump 11 jump address jump20 halt 12 0 halt (时钟暂停)②编写⼀段包含所有指令的测试程序，将测试程序的机器语⾔存⼊ROM，运⾏测试程序，并对运⾏结果与理论运算结果对⽐（⽤表格对⽐）, 判断每⼀步对错。
MIPS指令单周期CPU设计
Data memory
rd rs rt
Register File
PC
执行步骤(3/5)
instruction memory
ALU
MUX
+4
imm 2. Decode/ Register Read
1. Instruction Fetch
3. Execute 4. Memory 5. Register Write
– 将结果写入目的寄存器
需要保存的值
– PC、寄存器组、存储器
二、典型指令的数据通路
ADDU and SUBU – addu rd,rs,rt
31 op 6 bits 31 op 6 bits 26 rs 5 bits 26 rs 5 bits 21 rt 5 bits 21 rt 5 bits 16 immediate 16 bits 16 rd 5 bits 11 6 shamt 5 bits funct 6 bits 0 0
ALU
MUX
+4
imm 2. Decode/ Register Read
1. Instruction Fetch
3. Execute 4. Memory5. Register Write
Phase 1: Instruction Fetch (IF)
– Fetch 32-bit instruction from memory – Increment PC (PC = PC + 4)
Data memory
rd rs rt
Register File
PC
执行步骤(2/5)
instruction memory
ALU
MUX
MIPS单周期CPU实验报告
MIPS单周期CPU实验报告一、实验目的本实验旨在设计一个基于MIPS指令集架构的单周期CPU，具体包括CPU的指令集设计、流水线的划分与控制信号设计等。
通过本实验，可以深入理解计算机组成原理中的CPU设计原理，加深对计算机体系结构的理解。
二、实验原理MIPS（Microprocessor without Interlocked Pipeline Stages）是一种精简指令集（RISC）架构的处理器设计，大大简化了指令系统的复杂性，有利于提高执行效率。
MIPS指令集由R、I、J三种格式的指令组成，主要包括算术逻辑运算指令、存储器访问指令、分支跳转指令等。
在单周期CPU设计中，每个指令的执行时间相同，每个时钟周期只执行一个指令。
单周期CPU的主要部件包括指令内存（IM）、数据存储器（DM）、寄存器文件（RF）、运算单元（ALU）、控制器等。
指令执行过程主要分为取指、译码、执行、访存、写回等阶段。
三、实验步骤1.设计CPU指令集：根据MIPS指令集的格式和功能，设计符合需求的指令集，包括算术逻辑运算指令、存储器访问指令、分支跳转指令等。
2.划分CPU流水线：将CPU的执行过程划分为取指、译码、执行、访存、写回等阶段，确定每个阶段的功能和控制信号。
3.设计控制器：根据CPU的流水线划分和指令集设计，设计控制器实现各个阶段的控制信号生成和时序控制。
4.集成测试：进行集成测试，验证CPU的指令执行功能和正确性，调试并优化设计。
5.性能评估：通过性能评估指标，如CPI（平均时钟周期数）、吞吐量等，评估CPU的性能优劣，进一步优化设计。
四、实验结果在实验中，成功设计了一个基于MIPS指令集架构的单周期CPU。
通过集成测试，验证了CPU的指令执行功能和正确性，实现了取指、译码、执行、访存、写回等阶段的正常工作。
同时，通过性能评估指标的测量，得到了CPU的性能参数，如CPI、吞吐量等。
通过性能评估，发现了CPU的性能瓶颈，并进行了相应的优化，提高了CPU的性能表现。
mips运算器设计的实验报告
mips运算器设计的实验报告
MIPS运算器设计的实验报告
MIPS运算器是一种使用MIPS指令集进行运算的微型计算机。
它是一个重要的数字逻辑电路设计实验，能够让我们深入了解计算机的内部结构、运算的实现原理和操作系统等重要的概念。
本文将简要介绍MIPS运算器的设计原理和实验过程。
首先，MIPS运算器的设计由以下六个部分组成：存储器、CPU、输入控制器、输出控制器、时钟和调试器。
存储器包括一个程序存储器和一个数据存储器，分别用于存储程序和数据。
CPU包括ALU和寄存器，用于处理运算。
输入控制器用于控制输入设备，输出控制器用于控制输出设备，时钟用于同步和计时，调试器用于调试程序。
其次，在设计MIPS运算器时，我们采用了门级逻辑的方法。
首先，我们先根据MIPS指令集定义CPU的指令格式和指令编码，然后使用Karnaugh图和布尔代数等方法进行逻辑门电路的设计和优化，最终实现电路的硬件描述语言（HDL）编写和模拟仿真。
最后，我们进行了一系列实验验证了MIPS运算器的正确性和性能。
我们通过加载不同的程序和数据，进行了各种不同的运算测试，包括加、减、乘、除、与、或、异或、移位等运算，同时还测试了运算器的运行速度和存储器的容量等性能
指标。
实验结果表明，MIPS运算器的设计符合MIPS指令集的规范，功能完备，性能稳定，能够满足各种不同的运算需求。
总之，MIPS运算器是一款非常实用且具有挑战性的数字逻辑电路设计实验，它可以让我们更好地理解计算机的原理和操作系统等重要的概念，同时也能够培养我们的动手能力和解决问题的能力。
计算机组成原理CPU设计实验报告
计算机组成原理CPU设计实验报告课程设计题目:16位CPU设计学院: 信息学院班级:电子A班学号:1115102015姓名:方茹1目录1 实验方法 ..................................................................... . (4)2 总体说明 ..................................................................... ................................................. 5 2.1指令系统: .................................................................... .......................... 5 2.1.1指令格式分类(按指令字长和操作数不同): ...................................................... 5 2.1.2具体指令汇总表: .................................................................... .......................... 6 2.1.3相关指令流程图: .................................................................... .......................... 6 2.1.4指令数据通路的构建: .................................................................... ................... 8 2.1.5指令的分组及节拍: .................................................................... ..................... 12 2.1.6指令执行状态图:(见下页)..................................................................... ........... 13 2.1.7具体微指令: .................................................................... ............................... 13 2.2 系统整体介绍 ..................................................................... .................. 16 2.2.1系统基本模块划分 ..................................................................... ....................... 16 2.2.2总体结构图:(见下页)..................................................................... (17)3 CPU的控制逻辑与具体数据通道设计 ..................................................................... ......18 3.1取指令逻辑的设计 ..................................................................... .. (19)3.1.1指令地址的保存 ..................................................................... (19)3.1.2指令存储器 ..................................................................... .................................. 20 3.1.3下一条指令地址的计算 ..................................................................... ................ 20 3.2指令译码逻辑的设计...................................................................... ...................... 21 3.3指令执行逻辑的设计...................................................................... ...................... 22 3.4存储器访问逻辑的设计 ..................................................................... ................... 23 3.5结果写回逻辑的设计...................................................................... ...................... 24 3.6单周期CPU的总成...................................................................... (25)4各部分说明 ..................................................................... .............................................26 4.1ALU .................................................................................................................... 26 4.2数据选择器BUS_MUX ................................................................ ........................ 28 4.3器件T1 ..................................................................... .......................................... 30 4.4标志寄存器FLAG_REG ............................................................... ........................ 31 4.5T2: .................................................................... ................................................ 33 4.6程序计数器PC ..................................................................... ............................... 33 4.7地址寄存器AR和指令寄存器IR: .................................................................... .. 34 4.8寄存器、寄存器组和寄存器的选择.......................................................................36 4.9一位控制信号/WR .................................................................... ........................... 37 4.10 节拍发生器 ..................................................................... .................................. 37 4.11控制逻辑 ..................................................................... ...................................... 39 4.12T3...................................................................... ................................................ 42 4.13REG_OUT ......................................................................................................... 43 4.14存储器 ..................................................................... .......................................... 44 4.15总线选择器 ..................................................................... .. (45)24.16REG_TEST ............................................................... .. (46)5附录: .................................................................... .. (47)附录A:组员分工: .................................................................... .. (47)附录B:组员设计总结: .................................................................... . (47)31 实验方法实验要完成的工作主要包括:指令系统的设计，FPGA-CPU的整体结构设计及其细化，逻辑设计的具体实现(VHDL语言程序的编写)，软件模拟，以及硬件调试。
计算机组成原理实验报告-单周期CPU的设计与实现
1个时钟周期 Clock 电子科技大学计算机科学与工程学院标 准 实 验 报 告（实验）课程名称： 计算机组成原理实验 电子科技大学教务处制表电 子 科 技 大 学 实 验 报 告学生姓名： 郫县尼克杨 学 号： 2014 指导教师：陈虹 实验地点： 主楼A2-411 实验时间：12周-15周一、 实验室名称：主楼A2-411二、 实验项目名称：单周期CPU 的设计与实现。
三、 实验学时：8学时四、 实验原理：（一） 概述单周期（Single Cycle ）CPU 是指CPU 从取出1条指令到执行完该指令只需1个时钟周期。
一条指令的执行过程包括：取指令→分析指令→取操作数→执行指令→保存结果。
对于单周期CPU 来说，这些执行步骤均在一个时钟周期内完成。
（二） 单周期cpu 总体电路本实验所设计的单周期CPU 的总体电路结构如下。
（三） MIPS 指令格式化MIPS 指令系统结构有MIPS-32和MIPS-64两种。
本实验的MIPS 指令选用MIPS-32。
以下所说的MIPS 指令均指MIPS-32。
MIPS 的指令格式为32位。
下图给出MIPS 指令的3种格式。
本实验只选取了9条典型的MIPS 指令来描述CPU 逻辑电路的设计方法。
下图列出了本实验的所涉及到的9条MIPS 指令。
五、 实验目的1、掌握单周期CPU 的工作原理、实现方法及其组成部件的原理和设计方法，如控制器、运算器等。
?2、认识和掌握指令与CPU 的关系、指令的执行过程。
?3、熟练使用硬件描述语言Verilog 、EDA 工具软件进行软件设计与仿真，以培养学生的分析和设计CPU 的能力。
六、 实验内容（一）拟定本实验的指令系统，指令应包含R 型指令、I 型指令和J 型指令，指令数为9条。
（二）CPU 各功能模块的设计与实现。
（三）对设计的各个模块的仿真测试。
（四）整个CPU 的封装与测试。
七、 实验器材（设备、元器件）：（一）安装了Xilinx ISE Design Suite 的PC 机一台（二）FPGA 开发板：Anvyl Spartan6/XC6SLX45（三）计算机与FPGA 开发板通过JTAG （Joint Test Action Group ）接口连接，其连接方式如图所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
11条MIPS指令单周期CPU设计
2018元月份，我按照袁春风老师的第三版教材，又重新设计了11条MIPS 指令的单周期CPU。
这次的设计与我2017年7月份的单周期CPU还是有些区别。
2017年7月份设计的CPU主要是参考《计算机组成与设计-硬件/软件接口David A.Patterson》。
设计中的几点体会如下：
一．基本流程
1.首先要分析清楚这11条指令的格式和特点。
按照MIPS指令的格式和特
点，完全掌握它们的功能和执行的过程。
2.这些指令执行过程中需要哪些硬件部件和控制信号，这些部件如何连接
构成数据通路。
3.对所有需要的控制信号进行归纳分析，列出真值表，设计相应的控制电
路。
二．具体设计过程
1.ALU的设计。
ALU的设计重点在于先设计出32位的加法器，减法运算是利用
加法的“变反加一”。
同时要产生各种运算结果的信号：溢出（OF）、进位（CF）、符号位（SF）、零符号位（Zero）。
OF=C n⊕C n-1；CF=C out⊕C in。
至于需要其它的运算指令，如逻辑运算、移位运算、乘除法运算，都可以直接调用logisim库中的器件，添加到ALU中，这些运算的结果可以同时产生，只是最后用多路选择器来选择那种指令的结果输出，用的控制信号是OPctr。
在ALU中需要设计一个控制信号生成部件，用于产生ALU内部需要的各种控制信号。
见袁春风老师教材P155。
（第一次实验：ALU部件的设计）（ALU设计中，现在的加法器只是串行的，可以让好的学生用先行进位加法器）
图1：ALU电路图
2.设计寄存器部件。
设计一个32个*32位的寄存器部件。
两路输入和两路输出，
可读写。
（第二次实验：寄存器部件的设计）
图2：寄存器电路图
3.数据通路的设计。
通路的设计不能急于求成，要一条指令一条指令来分析和
设计。
首先设计R-type中的add、sub、subu、slt、sltu等的通路。
要注意是否要判断溢出。
在此基础上，再分析I-type带立即数运算指令的数据通路，分析出需要添加哪些部件。
再分析sw、lw指令的数据通路，分支指
令的数据通路，无条件跳转指令的数据通路。
通过逐步添加部件，最后就实现了整个数据通路。
其实添加新部件的过程，就是不断添加多路选择器的过程。
4.控制器的设计。
分析设计完成了数据通路，就知道所需要的所有控制信号。
按照信号产生的条件，就可以写出真值表P166、P167，产生逻辑电路，即控制器。
其实控制器的设计过程，就是写真值表。
（第三次实验：单周期CPU 的设计）。
图3： 11条指令的单周期CPU电路图
三． Logisim的使用
同学们自己网上查找资料。
四. 编写测试程序（test_11.asm）
1.利用用Mars 4.5软件编写测试程序。
测试程序使用自己设计的11条MIPS指令来实现。
2.打开Mars 4.5软件，用Edit编辑汇编源代码，后缀是.asm
3.汇编源代码程序编写完成后，用Run菜单中的Assemble 进行汇编，得到机器代码。
4.需要设置mars界面中setting的Memory Configration，将内存模式设
置为下图的模式，这样数据段起始位置就是0开始的位置。
5.程序汇编后可以利用File菜单中的Dump Memory功能将代码段和数据段
导出，采用十六进制文本的方式导出到某个文本文件，然后在文件第一行加入“v2.0 raw”即可在logisim中加载到ROM或RAM。
6.将test_11文件加载到指令存储器，在数据存储器第1、2号单元中输入
指定的数据，执行测试程序，再查看运行结果，验证程序运行是否正确。
Add、sub是加减指令，判断溢出，如有溢出，则不保存运算结果；
Subu是减法指令，但不判断溢出；
Slt是有符号数比较大小、sltu是无符号数比较大小。
具体见教材P155，表5.2
用于测试的数据表如表1
可以用test_11程序和表1中的数据来验证学生设计的CPU是否能正确运行。
（只需要在数据存储器中的1#和2#单元输入测试数据，在第3#--7#号单元中查看运算结果是否正确）
表1：test_11程序测试表
说明：对于测试2中的测试数据（对两个都是负数的测试数据），slt指令的结果与分析的实际结果不同。
两次CPU设计之间的差别
主要差别有下列几点：
1.ALU的实现（alu-11）。
2017版是参考华科的实验。
可实现的算术运算、逻辑
运算、移位等指令条数较多。
加减溢出判断是自己采用真值表来实现的。
2018版是按照袁老师P155实现的。
第一个实验（11条指令的ALU设计）就准备让学生这样实现。
2.取指令部件的实现（fetch_IR）。
2017版中有BEQ指令，但没有实现JUMP指
令。
2018版都实现了。
实现的思想是基于袁老师的P161图5.20，但具体细节有修改。
把PC30位改为了32位，原因是所用的存储器字长为32位（4字节），一条MIPS指令就只占用一个存储单元，所以每次PC地址直接加“1”
即可，无需再去掉低两位。
a)JUMP跳转指令的高位就是PC<31：26>，而不是PC<31：28>。
3.控制器采用了主、辅控制器分开实现。
主控制器（OP_ctr）利用P166表5.4
和表5.5来实现的，直接用真值表生成电路。
但多增加了R-type信号。
辅助控制电路（func_ctr）用来产生R型指令的ALUctr信号。
4.位扩展部件（16-32extend），增加了ExtOp控制端，用于零扩展或者符号扩
展控制。
5.数据存储器是采用系统提供的器件。
Str引脚连接存储器写信号，ld引脚连
接存储器读信号。
6.编写测试程序（test_11.asm），含所有11条指令，测试通过。