第五章 中央处理器 黑
第五章 中央处理器 黑
1、A.C. 23、采用4、CPU 5A.B.C.D. 6A.B.C.D. 78A.B.C.D. 9A. 10A.B.C.D. 11A.B.C.D.12、下列关于动态流水线正确的是（）A.动态流水线是在同一时间内，当某些段正在实现某种运算时，另一些段却在进行另一种运算，这样对提高流水线的效率很有好处，但会使流水线控制变得很复杂B. 动态流水线是指运算操作并行C. 动态流水线是指指令步骤并行D. 动态流水线是指程序步骤并行13、流水CPU是由一系列叫做“段”的处理线路组成的。
一个m段流水线稳定时的CPU的吞吐能力，与m个并行部件的CPU 的吞吐能力相比（）A.具有同等水平的吞吐能力B.不具备同等水平的吞吐能力C. 吞吐能力大于前者的吞吐能力D. 吞吐能力小于前者的吞吐能力14、设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为△t，若采用常规标量流水线处理机（即处理机的度为1 ）连续执行12条指令，共需15、若采用度为4的超标量流水线处理机，连续执行上述20条指令，只需16、设指令流水线把一条指令分为取指、分析、执行3个部分，且3部分的时间分别是t取指=2ns，t分析=2ns，t执行=1ns，则100条指令全部执行完毕需17、设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为t，若采用常规标量流水线处理机，连续执行8条指令，则流水线的加速比为18、指令流水线中出现数据相关是流水线将受阻，（）可解决数据相关问题。
A.增加硬件资源B.采用旁路技术C.采用分支预测技术D.以上都可以19、关于流水线技术的说法，错误的是（）A.超标量技术需要配置多个功能部件和指令译码电路等B.与超标量技术和超流水线技术相比，超长指令字技术对优化编译器要求更高，而无其他硬件要求C.流水线按序流动时，在RAM、WAR和WAW中，只可能出现RAW相关D.超流水线技术相当于将流水线在分段，从而提高每个周期内功能部件的使用次数二、综合应用题1、某计算机的数据通路结构如图所示，写出实现ADD R1，（R2）的未操作序列（含取指令及确定后继指令的地址）。
第五章 中央处理器
(4)把一个字写入内存
M[R[R2]] R[R1]
将寄存器R1的内容写入寄存器R2所指的主存单元 控制信号为： R1out，MDRin R2out，MARin， Write, WMFC
5. 三总线数据通路
°单总线中一个时钟内只允许传一个数据， 因而指令执行效率很低 °可采用多总线方式，同时在多个总线上传 送不同数据，提高效率 °例如：三总线数据通路
以上三步不能同时进行。
因为任何时刻只能有一个寄存器的输出送到总线，
因此，操作需要三个时钟周期（节拍）
(3)从内存中读取一个字(指令/数据/地址)
R[R2]M[R[R1]] 将寄存器R1所指的主存单元的内容装入寄存器R2 控制信号为： R1out，MARin Read, WMFC (等待MFC) MDRout，R2in
（2）主存单元存入寄存器（存结果） （3）寄存器/ALU 寄存器（取数，存结果） （4）算术/逻辑运算，结果存入寄存器（PC+1，计算地址，运算）
3.基本操作的形式化描述
描述语言称为寄存器传送语言RTL (Register Transfer Language) 本章RTL规定如下： （1）R[r]:寄存器r的内容； （2）M[addr]:主存单元addr的内容； （3）传送方向用“←”表示，传送源在右，传送目的在左； （4）程序计数器PC直接用PC表示其内容。 例如：R[$8] ← M[R[$9]+4] 将寄存器$9的内容加4得到的内存地址中的内容送寄存器$8中。 M[PC]:表示PC所指内存单元的内容。
图5.5 每个机器周期有4个节拍，每个节拍有4个脉冲。
多级时序系统
机器周期、节拍（状态）组成多级时序系统
一个指令周期包含若干个机器周期
第5章中央处理器习题
1．【2010年计算机真题】下列寄存器中，汇编语言程序员可见的是( B )。
A．储器地址寄存器(MAR)B．程序计数器(PC)C．存储区数据寄存器(MDR)D．指令寄存器(IR)汇编语言程序员可以通过指定待执行指令的地址来设置PC的值，而IR、MAR、MDR是CPU的内部工作寄存器，对程序员不可见。
2．条件转移指令执行时所依据的条件来自( B )。
A．指令寄存器 B．标志寄存器C．程厣计数器 D．地址寄存器指令寄存器用于存放当前正在执行的指令：程序计数器用于指示欲执行指令的地址；地址寄存器用于暂存指令或数据的地址；程序状态字寄存器用于保存系统的运行状态。
条件转移指令执行时，需对程序状态字寄存器的内容进行测试，判断是否满足转移条件。
3．在CPU的寄存器中，( C )对用户是透明的。
A．程序计数器 B．状态寄存器C．指令寄存器 D．通用寄存器指令寄存器中存放当前执行的指令，不需要用户的任何干预，所以对用户是透明的4．程序计数器(PC)属于( B )。
A．运算器 B．控制器C．存储器 D． ALU控制器是计算机中处理指令的部件，包含程序计数器。
5． CPU中的通用寄存器，( B )。
A．只能存放数据，不能存放地址B．可以存放数据和地址C．既不能存放数据，也不能存放地址D．可以存放数据和地址，还可以替代指令寄存器通用寄存器供用户自由编程，可以存放数据和地址。
而指令寄存器是专门用于存放指令的寄存器，是专用的，不能由通用寄存器代替。
6．指令周期是指( C )。
A． CPU从主存取出一条指令的时间B．CPU执行一条指令的时间C． CPU从主存取出一条指令加上执行这条指令的时间D．时钟周期时间指令周期包括取指和执行的时间。
7．以下叙述中错误的是( B )。
A．指令周期的第一个操作是取指令B．为了进行取指操作，控制器需要得到相应的指令C．取指操作是控制器自动进行的D．指令执行时有些操作是相同或相似的取指操作是自动进行的，控制器不需要得到相应的指令8．以下叙述中，错误的是( B )。
王道计组第五章中央处理器思维导图脑图
处理取指周期、间址周期、中断周期的微指令序列通常是公用的。执行周期的微 指令序列各不相同
工作原理
取指周期的微指令序列固定从#0 开始存放。执行周期的微指令序列的存放根据指 令操作码确定
程序vs微程序﹔指令vs微指令;主存储器vs控制器存储器(CM);MAR vs CMAR;MDR vsCMDR;PCvs uPC;lR vs ulR
1.后一相关指令暂停一周期 2.资源重复配置：数据存储器+指令存储器
解决办法
1.结构因素（资源冲突）
数据相关指在一个程序中，存在必须等前一条指令执行完才能执行后一条指令的 情况，则这两条指令即为数据相关
1.把遇到数据相关的指令及其后续指令都暂停一至几个时钟周期，直到数据相关 问题消失后再继续执行。可分为硬件阻塞(stall)和软件插入“NOP”两种方法。
取指周期
将MAR所指主存中的内容经数据总线送入MDR，记做M(MAR)→MDR
将MDR中的内容（此时是指令）送入IR，记做：(MDR)→IR
CU发出控制信号，形成下一条指令地址，记做(PC)+1→PC
垂直型微指令
微指令的格式
优点：微指令短，简单，规整，便于编写微程序
缺点：微程序长，执行速度慢，工作效率低
在垂直型基础上增加一些不太复杂的并行操作 微指令较短，仍便于编写；微程序也不长，执行速度加快
第五章中央处理器习题参考答案1.请在括号内填入适当答案。在CPU中
第五章中央处理器习题参考答案1．请在括号内填入适当答案。
在CPU中：(1) 保存当前正在执行的指令的寄存器是（指令寄存器IR）；(2) 保存当前正在执行的指令地址的寄存器是(程序计数器AR)；(3) 算术逻辑运算结果通常放在（通用寄存器）和（数据缓冲寄存器DR）。
2．参见下图（课本P166图5.15）的数据通路。
画出存数指令"STA R1 ，(R2)"的指令周期流程图，其含义是将寄存器R1的内容传送至（R2）为地址的主存单元中。
标出各微操作信号序列。
解："STA R1 ，(R2)"指令是一条存数指令，其指令周期流程图如下图所示：3．参见课本P166图5.15的数据通路，画出取数指令"LDA（R3），RO"的指令周期流程图，其含义是将(R3)为地址的主存单元的内容取至寄存器R0中，标出各微操作控制信号序列。
5．如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画时序产生器逻辑图。
解：节拍脉冲T1 ，T2 ，T3 的宽度实际等于时钟脉冲的周期或是它的倍数，此时T1 = T3 =200ns ，T2 = 400 ns ，所以主脉冲源的频率应为 f = 1 / T1 =5MHZ 。
为了消除节拍脉冲上的毛刺，环型脉冲发生器可采用移位寄存器形式。
下图画出了题目要求的逻辑电路图和时序信号关系。
根据关系，节拍脉冲T1 ，T2 ，T3 的逻辑表达式如下：T1 = C1·， T2 = ， T3 =6．假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位，请估算控制存储器容量。
解：微指令条数为：（4-1）×80+1=241条取控存容量为：241×32/8=964B7. 某ALU器件使用模式控制码M，S3，S2，S1，C来控制执行不同的算术运算和逻辑操作。
计算机组成原理第6版(白中英)第5章中央处理器
5.2.1 指令周期的基本概念
也叫节拍脉冲或T周期，是计算机处理操作的基本时间单位。 在一个CPU周期内，要完成若干个微操作。这些微操作有的 可以同时执行，有的需要按先后次序串行执行。因而需要把 一个CPU周期分为若干个相等的时间段，每一个时间段称为 一个节拍脉冲或T周期。 时钟周期通常定义为机器主频的倒数。
10
5.2.1 指令周期的基本概念
CPU执行程序是一个“取指令—执行指令”的循环过程。
CPU从内存中取出一条指令，并执行这条指令的时间总和； 指令周期常用若干个CPU周期来表示。 又称机器周期，一般为从内存读取一条指令字的最短时间； 一个CPU周期可以完成CPU的一个基本操作。 一个CPU周期包含若干时钟周期。
3
3
5.1.2 CPU的基本组成
现代的CPU的组成
冯·诺依曼机的定义
• 运算器、控制器 、片内Cache；
控制器的主要功能
• 从内存中取出一条指令，并指出下条指令的存放位置；PC、IR
• 对指令进行译码，产生相应的操作控制信号；
ID、时序电路、操 作控制器
• 控制CPU、内存和输入/输出设备之间数据流动；
12
5.2.1 指令周期的基本概念
定长CPU周期的指令示意图：
单周期CPU：在一个时钟周期内完成从指令取出到得到结果的工作，
以最长指令为准，效率低，目前较少采用。
多周期CPU：将指令的执行分成多个阶段，每个阶段在一个时钟周期
内完成，因而时钟周期段，不同指令所用的周期数不同。以下仅讨论多周 期CPU。
求操作数 有效地址
14
5.2.1 指令周期的基本概念 一个简单的程序
地址 指令
说明
100
计算机组成原理第5章 中央处理器
19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为：1）取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时，计算 机操作由一系列指令周期组成，每个周期执行一条 机器指令，而每个指令周期又由若干个机器周期组 成，一种通常的办法是分解成取指、取操作数、执 行和中断，只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的，每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同，因而每条指令和每个微操作所需的执行时 间也不相同，这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式，就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系，可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令，其功能不同，其指令周 期长短也就可以不同。在系统中，通常不为指令周 期设置时间标志信号，因而也不将其作为时序的一 级。时序信号通常划分为三级，即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号，各部件 按自身固有的速度工作，通过应答方式进行联络， 常见的应答信号有准备好（READY）或等待（ WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中，控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此， 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量，经组合逻 辑电路产生微命令序列；或形成相应的微程序地址， 通过执行微指令直接产生微命令序列。按照微命令 的产生方式，可将控制器分为组合逻辑控制器和微
第五章 中央处理器
单选题1、一般机器周期的时间是根据（）来规定的。
∙主存中读取一个指令字的时间∙主存中读取一个数据字的时间∙主存中写入一个数据字的时间∙主存中读取一个数据字的时间正确答案：A2、存放微程序的控制存储器称为：∙高速缓冲存储器∙控制存储器∙虚拟存储器∙主存储器正确答案：B3、计算机操作的最小时间单位是：∙时钟周期∙指令周期∙CPU周期∙微指令周期正确答案：A4、以下叙述中正确描述的句子是：∙同一个CPU周期中，可以并行执行的微操作叫相容性微操作∙同一个CPU周期中，可以并行执行的微操作叫相交性微操作∙同一个CPU周期中，可以并行执行的微操作叫相斥性微操作∙同一个CPU周期中，可以并行执行的微操作叫排他性微操作正确答案：A5、在CPU中跟踪指令后继地址的寄存器是：∙MAR∙PC∙IR∙PSW正确答案：B6、同步控制是:∙只适用于CPU控制的方式∙只适用于外围设备控制的方式∙由统一时序信号控制的方式∙所有指令执行时间都相同的方式正确答案：C7、下列部件中不属于控制器的是：∙IR∙操作控制器∙PC∙PSW正确答案：D判断题8、指令流水线中主要存在三种相关冲突：资源相关、数据相关及控制相关。
∙对∙错正确答案：对9、微程序控制器属于存储逻辑型，以微程序解释执行机器指令，采用存储逻辑技术实现。
∙对∙错正确答案：对10、指令寄存器用于保存当前CPU所要访问的内存单元的地址。
∙对∙错√恭喜！答对啦11、程序计数器用于存放CPU正在执行的指令的地址。
∙对∙错正确答案：错12、地址寄存器用于存放当前执行的指令码，供进行指令译码。
∙对正确答案：错13、时钟周期是CPU处理操作的最大时间单位。
∙对∙错正确答案：错14、并发性指两个或两个以上事件在同一时间间隔内发生。
∙对∙错正确答案：对15、微程序控制器的优点：规整性、灵活性、可维护性强。
∙对∙错正确答案：对16、微操作是执行部件接受微命令后所进行的操作，是计算机硬件结构中最基本的操作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1、
A.
C. 2
3、采用
4、CPU 5
A.
B.
C.
D. 6
A.
B.
C.
D. 7
8
A.
B.
C.
D. 9
A. 10
A.
B.
C.
D. 11
A.
B.
C.
D.
12、下列关于动态流水线正确的是（）
A.动态流水线是在同一时间内，当某些段正在实现某种运算时，
另一些段却在进行另一种运算，这样对提高流水线的效率很有好处，但会使流水线控制变得很复杂
B. 动态流水线是指运算操作并行
C. 动态流水线是指指令步骤并行
D. 动态流水线是指程序步骤并行
13、流水CPU是由一系列叫做“段”的处理线路组成的。
一个m
段流水线稳定时的CPU的吞吐能力，与m个并行部件的CPU 的吞吐能力相比（）
A.具有同等水平的吞吐能力
B.不具备同等水平的吞吐能力
C. 吞吐能力大于前者的吞吐能力
D. 吞吐能力小于前者的吞吐能力
14、设指令由取指、分析、执行3个子部件完成，并且每个子部
件的时间均为△t，若采用常规标量流水线处理机（即处理机的度为1 ）连续执行12条指令，共需
15、若采用度为4的超标量流水线处理机，连续执行上述20条指
令，只需
16、设指令流水线把一条指令分为取指、分析、执行3个部分，
且3部分的时间分别是t取指=2ns，t分析=2ns，t执行=1ns，则100条指令全部执行完毕需
17、设指令由取指、分析、执行3个子部件完成，并且每个子部
件的时间均为t，若采用常规标量流水线处理机，连续执行8条指令，则流水线的加速比为
18、指令流水线中出现数据相关是流水线将受阻，（）可解决数
据相关问题。
A.增加硬件资源
B.采用旁路技术
C.采用分支预测技术
D.以上都可以
19、关于流水线技术的说法，错误的是（）
A.超标量技术需要配置多个功能部件和指令译码电路等
B.与超标量技术和超流水线技术相比，超长指令字技术对优化
编译器要求更高，而无其他硬件要求
C.流水线按序流动时，在RAM、WAR和WAW中，只可能出现
RAW相关
D.超流水线技术相当于将流水线在分段，从而提高每个周期内
功能部件的使用次数
二、综合应用题
1、某计算机的数据通路结构如图所示，写出实现ADD R1，（R2）
的未操作序列（含取指令及确定后继指令的地址）。
ADD B,C （B）+（C）→B
SUB A,H （AC）-（H）→AC
2、设CPU内部结构如图所示，此外还设有B、C、D、E、H、L等
6个寄存器（图中未画出），它们各自的输入和输出端都与内部总线相通，并分别受控制信号控制（如Bin为寄存器B的输入控制；Bout为寄存器B的输出控制），假设ALU的结果直接送入Z寄存器中。
要求从取指令开始，写出完成下列指令的微操作序列及所需的控制信号。
3、设有如图所示的单总线结构，分析指令ADD@R0，R1的指令
流程和控制信号。
4、某机的主要功能部件如右图所示，其中M为主存，MDR为主
存数据存储器，MAR为主存地址寄存器，IR为指令寄存器，PC为程序计数器（并假设当前指令地址在PC中），R0~R3为通用寄存器，C，D为暂存器。
1）请补充各部件之间的主要连接线（总线自己画），并注明数据流动方向；
2）画出“ADD （R1），（R2）+”指令周期流程图。
该指令的含义是进行求和运算，源操作数地址在R1中，目标操作
数寻址方式为自增型寄存器间接寻址方式（先取地址后加
1），并将相加结果写回R2寄存器中。
5、已知单总线计算机结构如图所示，其中M为主存，XR为变址
寄存器，EAR为有效地址寄存器，LATCH为暂存器。
假设指令地址已存在于PC中，请给出ADD X，D指令周期信息流程和相应的控制信号。
说明
1）ADD X，D指令字中X 为变址存取XR，D为形式地址；
2）寄存器的输入/输出均采用控制信号控制，如PC i表示PC的输入控制信号，MDR0表示MDR的输出控制信号；
3）凡是需要经过总线的传送，都需要证明，如（PC）→MAR，相应的控制信号PC0和MAR i。
6、若某机主频为200MHz，每个指令周期平均为2.5CPU周期，每
个CPU周期平均包括2个主频周期，问：
1）该机平均指令执行速度为多少NIPS？
2）若主频不变，但每条指令平均包括5个CPU周期，每个CPU 周期又包含4个主频周期，平均指令执行速度又为多少MIPS？
3）由此可得出什么结论？
7、1）若存储器容量为64K×32位，指出机器中各寄存器的位数；2）写出硬布线控制器完成STA X（X为主存地址）指令发出的全部微操作命令及节拍安排；
3）若采用微程序控制，还需增加哪些微操作？
8、假设某机器有80条指令，平均每条指令由4条微指令组成，
其中有一条取指微指令是所有指令公用的。
已知微指令长度为32位，请估算控制存储器CM容量。
9、某微程序控制器中，采用水平型直接控制（编码）方式的微指
令格式，后续微指令地址由微指令得到下地址字段给出。
已知机器共有28个微命令，6个互斥的可判定的外部条件，控制存储器的容量为512×40位。
试设计其微指令的格式，并说明理由。
12、假设指令流水线分为取指（IF）、译码（ID）、执行（EX）、写
回（WB）4个过程，共有10条指令连续输入此流水线。
1）画出指令周期流程图；
2）画出非流水线时空图；
3）花痴流水线时空图；
4）假设时钟周期为100ns，求流水线的实际吞吐量（单位时间执行完毕的指令数。
13、某台单流水线多操作部件处理机，包括有取指、译码、执
行3个功能段，在该机上执行以下程序。
取指和译码功能段各需要1个时钟周期，MOV操作需要两个时钟周期，ADD 操作需要3个时钟周期，MUL操作需要4个时钟周期，每个操作都是在第一个时钟周期接收数据，在最后一个时钟周期把结果写入通用寄存器。
K：MOV R1，R0 （R0）→R1
K+1：MUL R0，R1，R2 （R1）×（R2）→R0
K+2：ADD R0，R2，R3 （R2）×（R3）→R0。