DSP原理及应用第二章DSP的硬件结构总结(精)
DSP原理与应用课件
二、TMS320LF240x概述
TMS320系列DSP：定点TMS320C2000、 TMS320C5000系列，部分TMS320C6000 ， 浮点TMS320C6000
TMS320同一系列产品具有相同的CPU结构， 区别是片内的存储器和片上外设的配置不同，
以满足不同领域的需要。
1、定点数和浮点数介绍
片内有32K字的FLASH程序存储器，1.5K字的 数据/程序RAM，544字的双口RAM(DARAM)和 2K字的单口RAM(SARAM)
两个事件管理器模块（EVA和EVB） 每个EV模块包含2个16位通用定时器，3个
比较单元，3个捕获单元（其中2个具有正交编 码输入电路）。 可扩展总共192K字的程序存储器、数据存储器 和I/O空间。 看门狗定时器模块
（3）Q表示法的16位二进制数的范围：补码表示
例如: 对Q15而言,其能表示的最小负值为:
1.000 0000 0000 0000(补)=-1 其能表示的最大正值为:
0.111 1111 1111 1111 = 2-1 +2-2 +2-3 +2-4 +2-5 +2-6 +2-7 +2-8 +2-9+2-10 +2-11 +2-12 +2-13 +2-14 +2-15 = 1- 2-15
1979年，Intel的Intel 2920是第一块脱离了通用型 微处理器结构的DSP芯片。
1980年，NEC的μPD7720是第一个具有硬件乘法 器的商用DSP芯片。
1982年，Hitachi推出浮点DSP。
1982年，TI推出第一代DSP芯片TMS32010及其 系列产品。
DSP原理与应用 第三版
运算速度 以上。TMS320C6201执行1024点复数FFT运算时间只有66uS。
高度集成化
集滤波、A/D、D/A、ROM、RAM和DSP内核于一体的
运算精度和动态范围
模拟混合式DSP芯片已有较大的发展和应用。 DSP字长从8位已增到64位,累加器长度也增到40位,
开发工具
提高了运算精度。同时,采用超长字指令字(VLIW)结构和
2. TMS320C55x概况
目前C55x系列芯片主要有:
C5501/2(主频300MHz, McBSP,HPI接口), C5503/6/7/9A (主频200MHz, McBSP, HPI,
优点：成本低廉 缺点：性能差、
速度慢
DSP处理器
优点：速度高、大规模生产成本低； 缺点：开发成本高、通用性差。
针对数字信号处理的要求而设计，是数 字信号处理系统设计中采用的主流芯片。 优点：灵活、高速、便于嵌入式应用
7
1.2 DSP芯片简介
1.2.1 DSP芯片的发展历史、现状和趋势 1.2.2 DSP芯片的特点 1.2.3 DSP芯片的分类 1.2.4 DSP芯片的应用领域 1.2.5 选择DSP芯片考虑的因素
可同时进行取指令和多个数据存取操作,使CPU
在一个机器周期内可多次对程序空间和数据空
采用哈佛结构 间进行访问, 大大地提高了DSP的运行速度。
采用多总线结构
T1
T2
T3
T4
时钟
采用流水线结构
取指令
N
N+1
N+2
N+3
指令译码
N-1
N
N+1
N+2
配有专用的硬件乘法-累加器 取操作数 N-2
DSP硬件系统概述
• 而DSP并行执行上述4个步骤,所以指令周期等于 机器周期.也就是说,上述4步DSP以流水线方式 运行,提高了CPU执行速度.
• 流水线有一个建立的过程,只有在完整的流水线 时,才会发挥DSP最高效率,所以在程序中应尽量 避免破坏流水线.
DSP芯片的厂家
目前世界上生产DSP芯片的公司主要 有TI德州仪器公司,AD美国模拟器件公司 ,Technologics朗讯技术公司和Motorola摩 托罗拉公司四大公司,而TI公司则是世界上 最大的DSP芯片供应商.TMS320系列产品 就是该公司的DSP产品.
德州仪器公司的DSP产品
• DSP器件的应用对象可以分为三类 – 工业控制领域 – 低成本嵌入式应用系统 – 需要用复杂算法对大量数据进行处理 的应用
多总线结构
• 数据、地址和控制总线是微处理器访问各种部 件的基础,我们称之为3总线.
• MCU无论片内还是片外均为三总线结构,而DSP 片内为多总线结构多条数据、地址和控制总线 片外为三总线结构,有的DSP甚至片外也有多条 总线.
多总线结构：片内多条数据、地址和控制总线.
外部地址 总线
外部数 据总线
数字信号处理器的流水线
流水线结构将指令的执行分解为取指、译 码、取操作数和执行等几个阶段
– TMS320C54xx DSP 采用6级流水线 – TMS320C6xxx DSP 采用8级流水线 – TMS320C55xx DSP的流水线分为
• 指令流水线 • 执行流水线
数字信号处理器的其他特点
• 硬件乘法累加单元
• 存储器
– Flash存储器、RAM存储器
• 功耗 – 低工作电压 、休眠或空闲模式 、可编程时钟分 频器 、外围控制
TMS320C55X-dsp原理及应用-汪春梅-第2章
TMS320C55x DSP的基本结构 TMS320VC5509A的主要特性 TMS320C55x 存储空间结构
do
something
C55x与C54x的比较
内容
C54x
C55x
乘法累加器（MAC）
1
2
累加器（ACC）
2
4
读总线
2
3
写总线
1
2
地址总线
4
6
指令字长
16位
8/16/24/32/40/48位
数据字长
16位
16位
算术逻辑单元(ALU)
1（40位）
1（40位）1（16位）
辅助寄存器字长
2字节（16位）
3字节（24位）
辅助寄存器
8
8
存储空间
独立的程序/数据空间
统一的程序/数据空间
数据寄存器
引脚名称
功能说明
CLKR0
McBSP0接收时钟引脚。该引脚作为串口接收器的串行移位时钟引脚
DR0
McBSP0接收数据引脚
FSR0
McBSP0接收帧同步引脚。FSR0发出的脉冲初始化在DR0上接收的数据
CLKX0
McBSP0发送时钟引脚。该引脚作为串口发送器的串行移位时钟引脚
DX0
McBSP0发送数据引脚。在不发送数据、插入RESET信号和当OFF是低电平时，该引脚呈高阻状态
AD
读/修改与数据地址产生有关的寄存器例如：− *ARx+(T0)中的ARx和T0− BK03（如果AR2LC = 1）− SP （pushes和 pops过程中）− SSP, 在 32位栈模式中与对SP的操作一致在A单元的ALU中完成操作，例如： − 使用AADD 指令进行算术运算− 用SWAP指令交换A单元中的寄存器− 向A单元的寄存器写入常量（BKxx，BSAxx， BRCx， CSR，等） 在条件分支指令中ARx 如果不等于0，ARx-1
DSP原理及应用第二章DSP的硬件结构总结(精).doc
DSP原理及应用第二章DSP的硬件结构总结(精)【例2.4.1】累加器A=FF01234567H，执行带移位的STH 和STL指令后，求暂存器T和A的内容。
2.4.3桶形移位寄存器:TMS320C54x的40位桶形移位寄存器主要用于累加器或数据区操作数的定标。
它能将输入数据进行0~31位的左移和0~16位的右移。
所移动的位数可由ST1中的ASM或被指定的暂存器T决定。
1.组成框图①多路选择器MUX:用来选择输入数据。
②符号控制SC:用于对输入数据进行符号位扩展。
③移位寄存器:用来对输入的数据进行定标和移位④写选择电路:用来选择最高有效字和最低有效字。
2．桶形移位寄存器的输入通过多路选择器MUX来选择输入信号。
①取自DB数据总线的16位输入数据；②取自DB和CB扩展数据总线的32位输入数据；③来自累加器A或B的40位输入数据。
3．桶形移位寄存器的输出①输出至ALU的一个输入端；②经写MSW/LSW选择电路输出至EB总线。
4．桶形移位寄存器的功能主要用于格式化操作，为输入的数据定标。
①在进行ALU运算之前，对输入数据进行数据定标；②对累加器进行算术或逻辑移位；③对累加器进行归一化处理；④在累加器的内容存入数据存储器之前，对存储数据进行定标。
2.4.5比较、选择和存储单元CSSUCSSU单元主要完成累加器的高阶位与低阶位之间最大值的比较，即选择累加器中较大的字，并存储在数据存储器中。
工作过程：①比较电路COMP将累加器A或B的高阶位与低阶位进行比较；②比较结果分别送入TRN和TC中，记录比较结果以便程序调试；③比较结果输出至写选择电路，选择较大的数据；④将选择的数据通过总线EB存入指定的存储单元。
例如，CMPS指令可以对累加器的高阶位和低阶位进行比较，并选择较大的数存放在指令所指定的存储单元中。
指令格式：CMPSA，*AR1功能：对累加器A的高16位字（AH）和低16位字（AL）进行比较，若AH>AL，则AH→*AR1，TRN左移1位，0→TRN(0，0→TC；若AH，则AL→*AR1，TRN 左移1位，1→TRN(0，1→TC。
DSP原理及应用(C54X)
第一章绪论1.1 DSP的基本原理数字信号处理（简称DSP）是一门涉及多门学科并广泛应用于很多科学和工程领域的新兴学科。
数字信号处理是利用计算机或专用处理设备，以数字的形式对信号进行分析、采集、合成、变换、滤波、估算、压缩、识别等加工处理，以便提取有用的信息并进行有效的传输与应用。
数字信号处理是以众多学科为理论基础,它所涉及的范围极其广泛。
如数学领域中的微积分、概率统计、随机过程、数字分析等都是数字信号处理的基础工具。
它与网络理论、信号与系统、控制理论、通信理论、故障诊断等密切相关。
DSP可以代表数字信号处理技术（Digital SignalProcessing）,也可以代表数字信号处理器（Digital Signal Processor）。
前者是理论和计算方法上的技术,后者是指实现这些技术的通用或专用可编程微处理器芯片。
数字信号处理包括两个方面的内容:1.法的研究 2．数字信号处理的实现数字信号处理（Digital Signal Processing，简称DSP）是一门涉及许多学科而又广泛应用于许多领域的新兴学科。
20世纪60年代以来，随着计算机和信息技术的飞速发展，数字信号处理技术应运而生并得到迅速的发展。
在过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛的应用。
数字信号处理是利用计算机或专用处理设备，以数字形式对信号进行采集、变换、滤波、估值、增强、压缩、识别等处理，以得到符合人们需要的信号形式。
数字信号处理是围绕着数字信号处理的理论、实现和应用等几个方面发展起来的。
数字信号处理在理论上的发展推动了数字信号处理应用的发展。
反过来，数字信号处理的应用又促进了数字信号处理理论的提高。
而数字信号处理的实现则是理论和应用之间的桥梁。
数字信号处理是以众多学科为理论基础的，它所涉及的范围极其广泛。
例如，在数学领域，微积分、概率统计、随机过程、数值分析等都是数字信号处理的基本工具，与网络理论、信号与系统、控制论、通信理论、故障诊断等也密切相关。
DSP第2章 'C54x的硬件结构2
2013年8月15日
DSP原理及应用
6
3．工作方式状态寄存器PMST
主要设定和控制处理器的工作方式和存储器的配置，反映 处理器的工作状态。
15~7 6 5 4 AVIS 3 2 1 0 SST
IPTR MP/MC OVLY
DROM CLKOFF SMUL
中 断 向 量 指 针
CPU 工 作 方 式 选 择 位
③ 暂存器SPRAM。
2013年8月15日
DSP原理及应用
14
特殊功能寄存器
功能：主要用于程序的运算处理和寻址方式的选
择和设定。地址范围：0000H~001FH。 外设寄存器 ’C5402的CPU寄存器共有27个，CPU访问这 功能：用来控制片内外设电路的状态和存放数据。 些寄存器时，不需要插入等待时间。 地址范围：0020H~005FH。 包括串行口通信控制寄存器组、定时器定时控 暂存器SPRAM 制寄存器组、时钟周期设定寄存器组等。 功能：用来暂存变量。地址范围：0060H~007FH。
中断屏蔽寄存器 10H 中断标志寄存器 11H 保留 ( 用于测试 ) 12H 保留 ( 用于测试 ) 13H 保留 ( 用于测试 ) 14H 保留 ( 用于测试 ) 15H 状态寄存器0 16H 状态寄存器1 17H 累加器A低字(15~0位) 18H 累加器A高字(31~16位) 19H 累加器A保护位(39~32位) 1AH 累加器B低字(15~0位) 1BH 累加器B高字(31~16位) 1CH 累加器B保护位(39~32位) 1DH 暂存寄存器 1EH DSP原理及应用 状态转移寄存器 1FH
2013年8月15日
存储器映像的CPU寄存器， 存储器映像的外设寄存器 特殊功能寄存器
DSP原理与应用
多核DSP可实现多任务并行处理，适应多种应用场景，如音频、视 频、通信等。
可扩展性与灵活性
多核DSP具备可扩展性，可根据需求进行灵活配置，满足不同性能和 处理能力的要求。
低功耗设计挑战与解决方案
1 2
功耗优化技术
采用先进的功耗管理策略，如动态电压频率调整 （DVFS）、功耗门控等，降低DSP功耗。
发展历程
DSP技术自诞生以来，经历了从理论到实践，从模拟到数字，从硬件到软件的发展历程。随着计算机技术和集成 电路技术的飞速发展，DSP技术也日新月异，应用领域不断拓展。
DSP应用领域
音频处理
DSP在音频处理领域的应用包 括音频压缩、音频合成、音频 识别等。
雷达和声呐
DSP在雷达和声呐领域的应用 包括目标检测、目标跟踪、信 号分析等。
设计方法
数字滤波器的设计方法主 要有窗函数法、频率采样 法和最优化方法等。
滤波器性能评估
滤波器的性能可通过幅频 响应、相频响应、群延迟 等指标进行评估。
FFT算法原理及实现
FFT算法原理
FFT（快速傅里叶变换）是一种高效的计算离散傅里叶变换（DFT）及其逆变换的算法， 它利用了DFT中旋转因子WN的周期性和对称性，将DFT的计算复杂度从O(N^2)降低到 O(NlogN)。
采样定理是DSP的基础，它规定 了采样频率必须大于信号最高频 率的两倍，才能准确地从采样信 号中恢复出原始信号。
量化噪声
在模拟信号转换为数字信号的过 程中，由于量化精度的限制而产 生的误差，表现为一种类似于随 机噪声的信号。
数字滤波器设计原理
01
02
03
滤波器类型
根据滤波器的频率响应特 性，可分为低通、高通、 带通和带阻滤波器等类型 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第2章DSP的硬件结构DSP的硬件结构：DSP与标准微处理器有许多共同的地方，都是由CPU、存储器、总线、外设、接口、时钟组成。
从广义上讲，可以说DSP是一种CPU。
但DSP和一般的CPU 又有不同， DSP有自己的一些独特的特点，比如采用哈佛结构、流水线操作、独立的硬件乘法器、独立的DMA总线和控制器等。
Von Neuman结构与Harvard结构：Harvard结构：程序与数据存储空间分开，各有独立的地址总线和数据总线，取指和读数可以同时进行，从而提高速度，目前的水平已达到90亿次浮点运算/秒（9000MFLOPS）。
MIPS--Million Instruction Per SecondMFLOPS--Million Floating Operation Per Second流水操作（pipeline）：独立的硬件乘法器：在卷积、数字滤波、FFT、相关、矩阵运算等算法中，都有A(kB(n-k一类的运算，大量重复乘法和累加。
通用计算机的乘法用软件实现，用若干个机器周期。
DSP有硬件乘法器，用MAC指令（取数、乘法、累加）在单周期内完成。
独立的DMA总线和控制器：有一组或多组独立的DMA总线，与CPU的程序、数据总线并行工作，数据的传递和处理可以独立进行，DMA内部总线与系统总线完全分开，避开了总线使用上的瓶颈。
在不影响CPU工作的条件下，DMA速度已达800Mbyte/s。
CPU:通用微处理器的CPU由ALU和CU组成，其算术运算和逻辑运算通过软件来实现，如加法需要10个机器周期，乘法是一系列的移位和加法，需要数十个机器周期。
DSP的CPU设置硬件乘法器，可以在单周期内完成乘法和累加.移位:通用微处理器的移位，每调用一次移位指令移动1-bitDSP可以在一个机器周期内左移或右移多个bit，可以用来对数字定标，使之放大或缩小，以保证精度和防止溢出；还可以用来作定点数和浮点数之间的转换.溢出:通用CPU中，溢出发生后，设置溢出标志，不带符号位时回绕，带符号位时反相，带来很大的误差DSP把移位输出的最高位（MSB）存放在一个位检测状态寄存器中，检测到MSB=1时，就通知下一次会发生溢出，可以采取措施防止.数据地址发生器（DAG）:在通用CPU中，数据地址的产生和数据的处理都由ALU来完成在DSP中，设置了专门的数据地址发生器（实际上是专门的ALU），来产生所需要的数据地址，节省公共ALU的时间.外设（peripherals）:时钟发生器（振荡器与PLL）定时器（Timer）软件可编程等待状态发生器通用I/O同步串口（SSP）与异步串口（ASP）JTAG扫描逻辑电路（IEEE 1149.1标准便于对DSP作片上的在线仿真和多DSP条件下的调试’C54x的内部结构:中央处理器CPU 、内部总线控制、特殊功能寄存器、数据存储器RAM 、程序存储器ROM、I/O功能扩展接口、串行口、、主机通信接口HPI、定时系统、中断系统。
各部分的功能：①中央处理器CPU采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算和逻辑运算。
②内部总线结构由一组程序总线、三组数据总线和四组地址总线组成，可在一个指令周期内产生两个数据存储地址，实现流水线并行数据处理。
③特殊功能寄存器共有26个特殊功能寄存器，位于具有特殊功能的RAM区。
主要用来对片内各功能模块进行管理、控制、监视。
④数据存储器RAMDARAM：在一个指令周期内，可对其进行两次存取操作，即一次读出和一次写入；SARAM：在一个指令周期内，只能进行一次存取操作。
⑤程序存储器ROM可由ROM和RAM配置而成，即程序空间可以定义在ROM上，也可以定义在RAM中。
当需要高速运行的程序时，可将片外ROM中的程序调入到片内RAM中，以提高程序的运行速度，降低对外部ROM的速度要求，增强系统的整体抗干扰性能。
⑥ I/O口’C54x共有两个通用I/O引脚（BIO和XF）。
BIO：主要用来监测外部设备的工作状态；XF：用来给外部设备发送信号。
’C54x芯片还配有主机接口（HPI）、同步串行口和64K字I/O空间。
HPI和串行口可以通过设置，用作通用I/O。
64K字的I/O空间可通过外加缓冲器或锁存电路，配合外部I/O读写控制时序构成片外外设的控制电路。
⑦串行口不同型号的’C54x芯片，所配置的串行口功能不同。
可分为4种：单通道同步串行口SP、带缓冲器单通道同步串行口BSP、并行带缓冲器多通道同步串行口McBSP、时分多通道带缓冲器串行口TMD。
⑧主机接口HPIHPI是一个与主机通信的并行接口，主要用于DSP与其它总线或CPU进行通信。
信息可通过’C54x的片内存储器与主机进行数据交换。
不同型号的器件配置不同HPI口，可分为：8位标准HPI接口、8位增强型HPI接口、 16位增强型HPI接口。
⑨定时器定时器是一个软件可编程的计数器，用来产生定时中断。
可通过设置特定的状态来控制定时器的停止、恢复、复位和禁止。
⑩中断系统’C54x的中断系统具有硬件中断和软件中断。
硬件中断：由外围设备信号引起的中断。
分为：片外外设引起的硬件中断；片内外设引起的硬件中断。
软件中断：由程序指令所引起的中断。
中断管理优先级：11~16个固定级。
TMS320C54x的CPU：（1）采用先进的多总线结构，通过1组程序总线、3组数据总线和4组地址总线来实现。
（2）40位算术逻辑运算单元ALU，包括1个40位桶形移位寄存器和2个独立的40位累加器。
（3）17×17位并行乘法器，与40位专用加法器相连,可用于进行非流水线的单周期乘法-累加运算。
（4）比较、选择、存储单元（CSSU），可用于Viterbi译码器的加法-比较-选择运算。
（5）指数编码器，是一个支持单周期指令EXP的专用硬件。
可以在一个周期内计算40位累加器数值的指数。
（6）配有两个地址生成器，包括8个辅助寄存器和2个辅助寄存器算术运算单元（ARAU）。
TMS320C54x的总线结构：TMS320C54x的结构是以8组16位总线为核心，形成了支持高速指令执行的硬件基础。
总线结构：1组程序总线PB、3组数据总线CB、DB、EB、4组地址总线PAB、CAB、DAB、EAB1．程序总线PB主要用来传送取自程序存储器的指令代码和立即操作数。
PB总线既可以将程序空间的操作数据(如系数表送至数据空间的目标地址中，以实现数据移动，也可以将程序空间的操作数据传送乘法器和加法器中，以便执行乘法-累加操作。
2．数据总线CB 、DB和EB3条数据总线分别与不同功能的内部单元相连接。
如：CPU、程序地址产生逻辑PAGEN、数据地址产生逻辑 DAGEN、片内外设和数据存储器等。
CB和DB用来传送从数据存储器读出的数据；EB用来传送写入存储器的数据。
3．地址总线PAB、CAB、DAB和EAB用来提供执行指令所需的地址。
’C54x读/写操作占用总线情况:(3 ALU输入数据的预处理当16位数据存储器操作数通过数据总线DB或CB输入时，ALU将采用两种方式对操作数进行预处理。
①若数据存储器的16位操作数在低16位时，则当SXM=0时，高24位 ( 39~16位用0填充；当SXM=1时，高24位 ( 39~16位扩展为符号位。
②若数据存储器的16位操作数在高16位时，则当SXM=0时，39~32位和15~0位用0填充；当SXM=1时，39~32位扩展为符号位，15~0位置0。
(4 ALU的输出ALU的输出为40位运算结果，通常被送至累加器A或B。
溢出处理:ALU的饱和逻辑可以对运算结果进行溢出处理。
当发生溢出时，将运算结果调整为最大正数（正向溢出）或最小负数（负向溢出）。
当运算结果发生溢出时：①若OVM=0，则对ALU的运算结果不作任何调整，直接送入累加器；②若OVM=1，则对ALU的运行结果进行调整。
当正向溢出时，将32位最大正数00 7FFFFFFFH装入累加器；当负向溢出时，将32位最小负数FF 80000000H装入累加器。
③状态寄存器ST0中与目标累加器相关的溢出标志OVA或OVB被置1。
累加器A和B :’C54x芯片有两个独立的40位累加器A和B，可以作为ALU或(乘法器/加法器MAC的目标寄存器，存放运算结果，也可以作为ALU或MAC的一个输入。
累加器A和B的差别：累加器A中的31-16位可以作为乘法器的一个输入。
1. 累加器结构【例2.4.1】累加器A=FF 0123 4567H，执行带移位的STH和STL指令后，求暂存器T和A的内容。
2.4.3 桶形移位寄存器:TMS320C54x的40位桶形移位寄存器主要用于累加器或数据区操作数的定标。
它能将输入数据进行0~31位的左移和0~16位的右移。
所移动的位数可由ST1中的ASM或被指定的暂存器T决定。
1. 组成框图①多路选择器MUX:用来选择输入数据。
②符号控制SC:用于对输入数据进行符号位扩展。
③移位寄存器:用来对输入的数据进行定标和移位④写选择电路 :用来选择最高有效字和最低有效字。
2．桶形移位寄存器的输入通过多路选择器MUX来选择输入信号。
①取自DB数据总线的16位输入数据；②取自DB和CB扩展数据总线的32位输入数据；③来自累加器A或B的40位输入数据。
3．桶形移位寄存器的输出①输出至ALU的一个输入端；②经写MSW/LSW选择电路输出至EB总线。
4．桶形移位寄存器的功能主要用于格式化操作，为输入的数据定标。
①在进行ALU运算之前，对输入数据进行数据定标；②对累加器进行算术或逻辑移位；③对累加器进行归一化处理；④在累加器的内容存入数据存储器之前，对存储数据进行定标。
2.4.5 比较、选择和存储单元CSSUCSSU单元主要完成累加器的高阶位与低阶位之间最大值的比较，即选择累加器中较大的字，并存储在数据存储器中。
工作过程：①比较电路COMP将累加器A或B的高阶位与低阶位进行比较；②比较结果分别送入TRN和TC中，记录比较结果以便程序调试；③比较结果输出至写选择电路，选择较大的数据；④将选择的数据通过总线EB存入指定的存储单元。
例如，CMPS指令可以对累加器的高阶位和低阶位进行比较，并选择较大的数存放在指令所指定的存储单元中。
指令格式：CMPS A，*AR1功能：对累加器A的高16位字（AH）和低16位字（AL）进行比较，若AH>AL，则AH→*AR1，TRN左移1位，0→TRN(0，0→TC；若AH ，则AL → *AR1 ， TRN 左移 1 位，1 → TRN(0 ，1→TC。
TRN是状态转移寄存器，TC是状态比较寄存器。
指数编码器:指数编码器用于支持单周期指令EXP的专用硬件。
在EXP指令中，求出累加器中的指数值，并能以二进制补码的形式存储在T寄存器中。