第2章_8088-8086微处理器
EU功能为： a.从指令队列中取出指令代码，由EU控制器进行译码后产生 对应的控制信号到各部件完成指令规定的操作。 b.对操作数进行算术和逻辑运算，将运算结果的特征状态存 放在标志寄存器中。 c.当需要与主存或I/O端口传送数据时，EU向BIU发出命令， 并为BIU提供16位有效地址及传送的数据。
NUIST
问题：
F0H 12H 1BH 08H
8088的内部总线和内 部寄存器均为16位， 如何生成20位地址？ 解决：存储器分段
NUபைடு நூலகம்ST
存储器分段
低地址
段基址 段基址 段基址 段基址
段i-1 段i 段i+1
最大64KB
高地址
NUIST
逻辑地址
段基地址和段内偏移组成了逻辑地址
段地址 偏移地址(偏移量)
DS ES
操作数的物理地址为：
250AH×10H+0204H = 252A4H 8FF00H
SS
NUIST
2.3
8088/8086微处理器工作模式和引脚
NUIST
2.3
8088/8086微处理器工作模式和引脚
最小模式（最大模式）
NUIST
引脚定义的方法
引脚定义的方法可大致分为：：
每个引脚只传送一种信息（RD等）； 引脚电平的高低不同的信号（IO/M等）； CPU工作于不同方式有不同的名称和定义（ WR/LOCK 等）； 分时复用引脚（AD7 ～ AD0 等） ； 引脚的输入和输出分别传送不同的信息（ RQ/GT等）。
总线 总线 控制 控制 逻辑
8086
通 用 寄 存 器 组
外 20位地址总线 部 16位数据总线 总 控制总线 控制总线 线
控制信号 控制信号 … EU 控制器 控制器
1 2 3 4 5 6
指令队列 指令队列
8088: 8位数据线 4个单元指令流队列
从功能上讲，可分为两个独立的部分，并行重叠操作
NUIST
SF符号标志，运算结果为负，SF=1，否则SF=0
OF溢出标志，运算结果超出机器能够表示的范围OF=1，否则， OF=0。 TF陷阱标志，TF=1，执行指令时产生单步中断。 IF中断标志，IF=1，则CPU允许可屏蔽中断，否则禁止。
DF方向标志，串处理时控制SI和DI递增或递减，DF=1，寄存器自 动递减，DF=0，则寄存器自动递增。 NUIST
AL BL CL DL
累加器 基地址寄存器 计数寄存器 数据寄存器
数据寄存器
DS CS SS ES
数据段 代码段 堆栈段 附加段
段寄存器
SP BP
栈指针寄存器 基址指针寄存器
指针寄存器
重点讲控制寄存器
DI SI
源变址寄存器 目的变址寄存器
变址寄存器
NUIST
控制寄存器
IP：指令指针寄存器，其内容为下一条要 执行的指令的偏移地址 FLAGS：标志寄存器
执行单元组成
16位算术逻辑单元（ALU） 算术、逻辑运算，计算16位偏移量 16位标志寄存器 CPU的运算状态特征或存放控制标志 数据暂存寄存器 协助ALU完成运算
通用寄存器组
4个16位数据寄存器，4个16位指针与变址寄存器 EU控制电路 控制、定时与状态逻辑电路
NUIST
串行工作方式：
NUIST
2.2 8088/8086微处理器结构
2.2.1 功能结构—接口单元和执行单元 2.2.2 8088CPU的内部寄存器结构 2.2.3 存储器寻址
NUIST
2.2.1 功能结构—接口单元和执行单元
执行单元（ EU） AH BH CH DH SP BP SI DI 暂存器 ALU 标志寄存器 AL BL CL DL AX BX CX DX 总线接口部件（ BIU） 总线接口单元(BIU) 20位地址总线 地址加法器 段 寄 存 器 CS DS SS ES IP 16 位 数 据 线
NUIST
8088主要引线（最小模式下）
8088是工作在最小还是最大模式由MN/MX 端状态决定：MN/MX=0时工作于最大模式 ，反之工作于最小模式。 数据信号线(DB)与地址信号线(AB)：
AD7～AD0：三态，地址/数据复用线。ALE有效时为地 址的低8位。地址信号有效时为输出，传送 数据信号时为双向。 A19～A16：三态，输出。高4位地址信号，与状态信号 S6-S3分时复用。 A15～A8 ：三态，输出。输出8位地址信号。
NUIST
结论 指令预取队列的存在使BIU和EU两个部 分可同时进行工作，从而
提高了CPU的效率； 降低了对存储器存取速度的要求
NUIST
2.2.2 8088\8086CPU 的内部寄存结构
AX BX CX DX
IP FR
指令指针寄存器 状态标志寄存器
控制寄存器 通 用 寄 存 器
AH BH CH DH
2.1
8088/8086 CPU的特点
采用并行流水线工作方式 20位地址，寻址1M空间，对内存空间实行分段管理： 每段容量不超过64KB 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址 支持多处理器系统； 片内没有浮点运算部件，浮点运算由数学协处理器8087 支持（也可用软件模拟）
状态标志：存放运算结果的特征 控制标志：控制某些特殊操作
6个状态标志位(CF，SF，AF，PF，OF，ZF) 3个控制标志位(IF，TF，DF)
NUIST
CF进位标志，记录运算时从高位有效位产生的进位或借位 PF奇偶标志，操作结果中有偶数个1时，PF=1，否则PF=0 AF辅助进位标志，记录运算时第3位和第4位之间的进位或借位。 ZF零标志，运算结果为0时，ZF=1，否则ZF=0
NUIST
中断请求和响应引脚
NMI（Non-Maskable Interrupt） 不可屏蔽中断请求，输入、上升沿有效 有效时，表示外界向CPU申请不可屏蔽中断 该请求的优先级别高于INTR，并且不能在CPU 内被屏蔽 当系统发生紧急情况时，可通过他向CPU申请 不可屏蔽中断服务
NUIST
总线接口部件组成
指令队列缓冲器 先进先出的原则，按顺序存放，并按顺序取到EU中去执行 ①当指令队列缓冲器中存满1条指令，EU开始执行。 ②指令队列缓冲器中只要空出1个（8086为2个）指令字节 时，BIU便自动执行取指操作，直到填满为止。
③EU执行指令时，如需对M或I/O设计存取数据时，BIU将在
注：80486DX以后的CPU均将数学协处理器作为标准部 件集成到CPU内部 （书上有7点---这都是对当时而言）
NUIST
2.1
8088/8086微处理器特点
比较特点(差别):
指令预取队列：8088为4字节，8086为6字节 数据总线引脚：8088有8根，8086有16根
8088为准16位CPU，内部DB为16位，但外部 仅为8位，16位数据要分两次传送 本课程主要介绍8088（IBM PC采用）
NUIST
中断请求和响应引脚
INTR（Interrupt Request） 可屏蔽中断请求，输入、高电平有效 有效时，表示请求设备向CPU申请可屏蔽中 断 该请求的优先级别较低，并可通过关中断 指令CLI清除标志寄存器中的IF标志、从而 对中断请求进行屏蔽
NUIST
中断请求和响应引脚
INTA*（Interrupt Acknowledge） 可屏蔽中断响应，输出、低电平有效 有效时，表示来自INTR引脚的中断请求已 被CPU响应，CPU进入中断响应周期 中断响应周期是连续的两个，每个都发出 有效响应信号，以便通知外设他们的中断 请求已被响应、并令有关设备将中断向量 号送到数据总线
执行完现行取的存储器周期后的下一个存储器周期，对内 存单元或I/O设备进行存取操作，交换的数据经BIU由EU进 行处理。 ④当EU执行完转移、调用和返回指令时，要清除指令队列缓
冲器，并要求BIU从新的地址重新执行。
NUIST
执行部件EU
由一个16位算术逻辑运算部件ALU、EU 控制器、 一组通用寄存器和标志寄存器构成。
NUIST
并行工作方式：
8088CPU采用并行工作方式
EU
执行1 执行2
BIU
取指令2 取操作数 存结果
执行3
取指令3 取操作数 取指令4 忙碌 忙碌 忙碌
BUS
忙碌 忙碌 忙碌
NUIST
8088的流水线操作
8088 CPU包括两大部分：BIU和EU BIU不断地从存储器取指令送入IPQ，EU不断 地从IPQ取出指令执行 BIU和EU构成了一个简单的2工位流水线 指令预取队列IPQ是实现流水线操作的关键（ 类似于工厂流水线的传送带） 新型CPU将一条指令划分成更多的阶段，以便可 以同时执行更多的指令 例如，PIII为14个阶段，P4为20个阶段(超级 流水线)
NUIST
总线接口部件组成 4个16位段地址寄存器 代码段寄存器（Code segment），存放程序段的地址。 数据段寄存器（Data segment），存放当前数据段地址。
堆栈段寄存器（Stack segment），堆栈操作的执行地址在此段中 附加段寄存器（ES），用于字符串操作。 16位指令指针寄存器（Instruction Pointer） 6/4字节指令队列缓冲器 20位地址加法器 总线控制器
NUIST
[例]：
已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H， DS段有一操作数，其偏移地址=0204H， 1)画出各段在内存中的分布 10550H 2)指出各段首地址 CS 3)该操作数的物理地址=？
250A0H 解： 各段分布及段首址见右图所示。 2EF00H
格式为：段地址:偏移地址 段首地址 ××× ••• ××× 0000
NUIST
问题：
F0H 12H 1BH 08H
8088的内部总线和内 部寄存器均为16位， 如何生成20位地址？ 解决：存储器分段
NUபைடு நூலகம்ST
存储器分段
低地址
段基址 段基址 段基址 段基址
段i-1 段i 段i+1
最大64KB
高地址
NUIST
逻辑地址
段基地址和段内偏移组成了逻辑地址
段地址 偏移地址(偏移量)
DS ES
操作数的物理地址为：
250AH×10H+0204H = 252A4H 8FF00H
SS
NUIST
2.3
8088/8086微处理器工作模式和引脚
NUIST
2.3
8088/8086微处理器工作模式和引脚
最小模式（最大模式）
NUIST
引脚定义的方法
引脚定义的方法可大致分为：：
每个引脚只传送一种信息（RD等）； 引脚电平的高低不同的信号（IO/M等）； CPU工作于不同方式有不同的名称和定义（ WR/LOCK 等）； 分时复用引脚（AD7 ～ AD0 等） ； 引脚的输入和输出分别传送不同的信息（ RQ/GT等）。
总线 总线 控制 控制 逻辑
8086
通 用 寄 存 器 组
外 20位地址总线 部 16位数据总线 总 控制总线 控制总线 线
控制信号 控制信号 … EU 控制器 控制器
1 2 3 4 5 6
指令队列 指令队列
8088: 8位数据线 4个单元指令流队列
从功能上讲，可分为两个独立的部分，并行重叠操作
NUIST
SF符号标志，运算结果为负，SF=1，否则SF=0
OF溢出标志，运算结果超出机器能够表示的范围OF=1，否则， OF=0。 TF陷阱标志，TF=1，执行指令时产生单步中断。 IF中断标志，IF=1，则CPU允许可屏蔽中断，否则禁止。
DF方向标志，串处理时控制SI和DI递增或递减，DF=1，寄存器自 动递减，DF=0，则寄存器自动递增。 NUIST
AL BL CL DL
累加器 基地址寄存器 计数寄存器 数据寄存器
数据寄存器
DS CS SS ES
数据段 代码段 堆栈段 附加段
段寄存器
SP BP
栈指针寄存器 基址指针寄存器
指针寄存器
重点讲控制寄存器
DI SI
源变址寄存器 目的变址寄存器
变址寄存器
NUIST
控制寄存器
IP：指令指针寄存器，其内容为下一条要 执行的指令的偏移地址 FLAGS：标志寄存器
执行单元组成
16位算术逻辑单元（ALU） 算术、逻辑运算，计算16位偏移量 16位标志寄存器 CPU的运算状态特征或存放控制标志 数据暂存寄存器 协助ALU完成运算
通用寄存器组
4个16位数据寄存器，4个16位指针与变址寄存器 EU控制电路 控制、定时与状态逻辑电路
NUIST
串行工作方式：
NUIST
2.2 8088/8086微处理器结构
2.2.1 功能结构—接口单元和执行单元 2.2.2 8088CPU的内部寄存器结构 2.2.3 存储器寻址
NUIST
2.2.1 功能结构—接口单元和执行单元
执行单元（ EU） AH BH CH DH SP BP SI DI 暂存器 ALU 标志寄存器 AL BL CL DL AX BX CX DX 总线接口部件（ BIU） 总线接口单元(BIU) 20位地址总线 地址加法器 段 寄 存 器 CS DS SS ES IP 16 位 数 据 线
NUIST
8088主要引线（最小模式下）
8088是工作在最小还是最大模式由MN/MX 端状态决定：MN/MX=0时工作于最大模式 ，反之工作于最小模式。 数据信号线(DB)与地址信号线(AB)：
AD7～AD0：三态，地址/数据复用线。ALE有效时为地 址的低8位。地址信号有效时为输出，传送 数据信号时为双向。 A19～A16：三态，输出。高4位地址信号，与状态信号 S6-S3分时复用。 A15～A8 ：三态，输出。输出8位地址信号。
NUIST
结论 指令预取队列的存在使BIU和EU两个部 分可同时进行工作，从而
提高了CPU的效率； 降低了对存储器存取速度的要求
NUIST
2.2.2 8088\8086CPU 的内部寄存结构
AX BX CX DX
IP FR
指令指针寄存器 状态标志寄存器
控制寄存器 通 用 寄 存 器
AH BH CH DH
2.1
8088/8086 CPU的特点
采用并行流水线工作方式 20位地址，寻址1M空间，对内存空间实行分段管理： 每段容量不超过64KB 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址 支持多处理器系统； 片内没有浮点运算部件，浮点运算由数学协处理器8087 支持（也可用软件模拟）
状态标志：存放运算结果的特征 控制标志：控制某些特殊操作
6个状态标志位(CF，SF，AF，PF，OF，ZF) 3个控制标志位(IF，TF，DF)
NUIST
CF进位标志，记录运算时从高位有效位产生的进位或借位 PF奇偶标志，操作结果中有偶数个1时，PF=1，否则PF=0 AF辅助进位标志，记录运算时第3位和第4位之间的进位或借位。 ZF零标志，运算结果为0时，ZF=1，否则ZF=0
NUIST
中断请求和响应引脚
NMI（Non-Maskable Interrupt） 不可屏蔽中断请求，输入、上升沿有效 有效时，表示外界向CPU申请不可屏蔽中断 该请求的优先级别高于INTR，并且不能在CPU 内被屏蔽 当系统发生紧急情况时，可通过他向CPU申请 不可屏蔽中断服务
NUIST
总线接口部件组成
指令队列缓冲器 先进先出的原则，按顺序存放，并按顺序取到EU中去执行 ①当指令队列缓冲器中存满1条指令，EU开始执行。 ②指令队列缓冲器中只要空出1个（8086为2个）指令字节 时，BIU便自动执行取指操作，直到填满为止。
③EU执行指令时，如需对M或I/O设计存取数据时，BIU将在
注：80486DX以后的CPU均将数学协处理器作为标准部 件集成到CPU内部 （书上有7点---这都是对当时而言）
NUIST
2.1
8088/8086微处理器特点
比较特点(差别):
指令预取队列：8088为4字节，8086为6字节 数据总线引脚：8088有8根，8086有16根
8088为准16位CPU，内部DB为16位，但外部 仅为8位，16位数据要分两次传送 本课程主要介绍8088（IBM PC采用）
NUIST
中断请求和响应引脚
INTR（Interrupt Request） 可屏蔽中断请求，输入、高电平有效 有效时，表示请求设备向CPU申请可屏蔽中 断 该请求的优先级别较低，并可通过关中断 指令CLI清除标志寄存器中的IF标志、从而 对中断请求进行屏蔽
NUIST
中断请求和响应引脚
INTA*（Interrupt Acknowledge） 可屏蔽中断响应，输出、低电平有效 有效时，表示来自INTR引脚的中断请求已 被CPU响应，CPU进入中断响应周期 中断响应周期是连续的两个，每个都发出 有效响应信号，以便通知外设他们的中断 请求已被响应、并令有关设备将中断向量 号送到数据总线
执行完现行取的存储器周期后的下一个存储器周期，对内 存单元或I/O设备进行存取操作，交换的数据经BIU由EU进 行处理。 ④当EU执行完转移、调用和返回指令时，要清除指令队列缓
冲器，并要求BIU从新的地址重新执行。
NUIST
执行部件EU
由一个16位算术逻辑运算部件ALU、EU 控制器、 一组通用寄存器和标志寄存器构成。
NUIST
并行工作方式：
8088CPU采用并行工作方式
EU
执行1 执行2
BIU
取指令2 取操作数 存结果
执行3
取指令3 取操作数 取指令4 忙碌 忙碌 忙碌
BUS
忙碌 忙碌 忙碌
NUIST
8088的流水线操作
8088 CPU包括两大部分：BIU和EU BIU不断地从存储器取指令送入IPQ，EU不断 地从IPQ取出指令执行 BIU和EU构成了一个简单的2工位流水线 指令预取队列IPQ是实现流水线操作的关键（ 类似于工厂流水线的传送带） 新型CPU将一条指令划分成更多的阶段，以便可 以同时执行更多的指令 例如，PIII为14个阶段，P4为20个阶段(超级 流水线)
NUIST
总线接口部件组成 4个16位段地址寄存器 代码段寄存器（Code segment），存放程序段的地址。 数据段寄存器（Data segment），存放当前数据段地址。
堆栈段寄存器（Stack segment），堆栈操作的执行地址在此段中 附加段寄存器（ES），用于字符串操作。 16位指令指针寄存器（Instruction Pointer） 6/4字节指令队列缓冲器 20位地址加法器 总线控制器
NUIST
[例]：
已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H， DS段有一操作数，其偏移地址=0204H， 1)画出各段在内存中的分布 10550H 2)指出各段首地址 CS 3)该操作数的物理地址=？
250A0H 解： 各段分布及段首址见右图所示。 2EF00H
格式为：段地址:偏移地址 段首地址 ××× ••• ××× 0000
合集下载
第2章-8086微处理器part2
8086 CPU在最小模式中引脚定义
M/#IO：Memory/Input & Output，三态输出
存储器或I／O端口访问信号 。指示8086的访问对象，发 给MEM或I/O接口。 M／# IO为高电平时，表示 当前CPU正在访问存储器；
M／# IO 为低电平时，表 示当前CPU正在访问I／O端 口
数据驱动器数据流向控制信 号，输出，三态。
在8086系统中，通常采用 74LS245、8286或8287作 为数据总线的驱动器，用 DT/#R信号来控制数据驱动 器的数据传送方向。 当DT/#R＝1时，进行数据 发送； 当DT/#R＝0时，进行数据 接收。
8086 CPU在最小模式中引脚定义
READY：准备就绪信号 由外部输入，高电平有效 ，表示CPU访问的存储器 或I／O端口己准备好传送 数据。 当READY无效时，要求 CPU插入一个或多个等待 周期Tw，直到READY信 号有效为止。
S3 0 1 0 1
当前正在使用的段寄存器 ES SS CS或未使用任何段寄存器 DS
8086 CPU在最小模式中引脚定义
#BHE/S7：高8位总线允许（Bus High Enable）
T1：指示高8位数据总线上的数据 是否有效 （#BHE:AD0）配合：00时读写字 ，01时读写奇地址字节，10时读写 偶地址字节 其他T周期：输出状态信号S7（S7 始终为逻辑1，未定义） DMA方式下，该引脚为高阻态。
最大模式引脚信号（续）
LOCK# ：总线封锁（优先权锁定） 三态输出，低电平有效。 LOCK有效时表示CPU不允许其它总线主控者占用 总线。 ห้องสมุดไป่ตู้ 这个信号由软件设置。 • 当在指令前加上LOCK前缀时，则在执行这条 指令期间LOCK保持有效，即在此指令执行期 间，CPU封锁其它主控者使用总线。 在保持响应期间，LOCK#为高阻态。
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
【教学课件】第2章 8086微处理器
控制 电路
局部总线 接口
SYSB/RESB
1
20
2
19
3
18
4
17
5
8289 16
6
15
7
14
8
13
9
12
10
11
INIT
BCLK BREQ BPRN BPRO BUSY CBRQ
总线仲裁 信号
AEN
V CC S1 S0 CLK
LOCK
CRQLCK ANYRQST
AEN CBRQ BUSY
2021/8/17
DEN CEN
INTA IORC AIOWC IOWC
2021/8/17
23
2．总线仲裁控制器8289
仲裁电路
状态
S2
信号
S1
S0
状态 译码器
多路总线 接口
控制 输入
LOCK CLK
CRQLCK
RESB ANYRQST
IOB
S2 IOB
RESB BCLK INIT BREQ BPRO BPRN
GND
数据总线
2021/8/17
S0
S1
S2
INTR R Q / G T0
R Q / G T1
8288 总线控制器
IN T A
8259A 及有关电路
控制总线 中 断 请 求
22
1．总线控制器8288
状态
S2
信号
S1
S0
状态 译码器
控制 输入
CLK
AEN CEN IOB
控制 电路
命令 信号 发生器
控制信号 发生器
2.3.1 最小模式和最大模式的概念
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
第二章-8086微处理器
答案：A
思考题
8086/8088的状态标志有 A)3 B)4 C)5 答案：D 个。 D)6
思考题
8086/8088的控制标志有 A)3 B)4 C)5 答案：A 个。 D)6
三、引脚信号和功能（图2-5 ）
8086总线周期的概念： 为了取得指令或传送数据，就需要CPU的总线接 口单元（BIU）执行一个总线周期。 一个最基本的总线周期由4个时钟周期组成。 习惯上将4个时钟周期分别称为4个状态，即T1状 态、T2状态、T3状态和T4状态。 图2-17
2.方向标志DF（Direction Flag） 用于串操作指令中的地址增量修改（DF ＝0）还是减量修改（DF＝1）。 STD使DF＝1 CLD使DF＝0
（三）标志寄存器－控制标志（续）
3.跟踪标志TF（Trap Flag） 若TF＝1，则CPU按跟踪方式（单步方式） 执行程序，否则将正常执行程序。
思考题
指令队列的作用是 A)暂存操作数地址 。 B)暂存操作数
C)暂存指令地址
D)暂存预取指令 答案：D
思考题
8086的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案： C
思考题
8088的指令队列的长度是 A)4个 B)5个 C)6个 D)8个 字节。
答案：A
思考题
第二章 8086/8088微处理器
8086/8088微处理器的结构 8086/8088典型时序分析
简 介
8086：16位微处理器 数据总线宽度16位：可以处理8位或16位数据 地址总线宽度20位：可直接寻址1MB存储单元和 64KB的I/O端口 8088：准16位处理器 内部寄存器及内部操作均为16位，外部数据总线8位 8088与8086指令系统完全相同，芯片内部逻辑结构、芯片引 脚有个别差异。 设计8088的目的主要是为了与Intel原有的8位外围接口芯片 直接兼容
第2章 16位微处理器
表2.2 段寄存器使用时的一些基本约定
思考题
下列CPU中属于准16位的是 A.8080 B.8086 C.8088 。 D.80386SX A.ALU，EU，BIU C.寄存器组，ALU 答案： C
思考题
8086CPU的内部结构由 组成。 B.ALU，BIU，地址加法器 D.EU，BIU
答案：D
思考题
例题
设(CS)=4232H ，(IP)=0066H，试计算物理地址。
思考题
已知物理地址为FFFF0H，且段内偏移量为 A000H，若对应的段基址放在DS中，则DS 应为 。 A.5FFFH B.F5FFH C.5FFF0H D.F5FF0H 答案：B
注意
一个存储单元的物理地址是唯一的，而逻辑 地址是可以不唯一的。 例如： 1200H:0345H12345H 1100H:1345H12345H
第2章 16位微处理器8086/8088
2.1.0 简介 2.1.1 8086/8088CPU的内部结构 2.1.2 8086/8088CPU的总线周期 2.1.3 8086/8088系统的工作模式 2.1.4 8086/8088的操作和时序 作业
2.1.0 简介
1978年，Intel推出了8086微处理器，一年多以后推出了 8088，这两种都是16位微处理器。 时钟频率为5MHz~10MHz，最快的指令执行时间为400ns。 8086有16根数据线：可以处理8位或16位数据。 有20根地址线：可寻址即1MB（220）的存储单元和 64KB（216）的I/O端口。 8088：准16位微处理器 8088的内部寄存器、运算器以及内部数据总线都是按16位设 计的，但外部数据总线只有8条，因此执行相同的程序， 8088要比8086有较多的外部存取操作而执行得较慢。 设计的主要目的：为了与Intel原有的8位外围接口芯片直接 兼容。
第2章-28086典型时序
L、W、Q命令演示
2018/7/30
6、汇编命令 A
-A↙ -A地址 ↙
《微机原理与应用》赵春华
R命令演示
A命令演示
16
补充
7、反汇编命令 U
-U ↙
当前地址CS：IP反汇编32字节指令 -U 地址 ↙
9、 文件装入命令L
10、写文件命令W
BX：文件长度的高16位
CX：文件长度的低16位
U命令演示
11、退出DEBUG回到DOS状态命 令Q
《微机原理与应用》赵春华 7
总线周期
指令周期
2018/7/30
读操作（存储器或I/O）
2018/7/30
《微机原理与应用》赵春华
IN AL, 21H
8
读操作（存储器或I/O）
T1 CLK T2 T3 T4
A19/S6~A16/S3
AD15~AD0
ALE
M/IO RD
DT/R
DEN
2018/7/30 《微机原理与应用》赵春华 9
微机原理及应用
第二章 8086/8088微处理器（2）
8086/8088的内部结构图
EU
20位AB
BIU
AH AL BH BL CH CL DH DL SP BP SI DI
ALU16位DB
地址加法器
∑
16位DB
CS DS SS ES IP
总线 控制 电路
8086总线
16位DB
暂存寄存器
EU控 制电路
CPU
DB CB AB
主 存 I/O I/O 设备
最大工作模式 ：
（1）MN/MX =0 （2）控制总线由8288总线控 制器产生。 （3）用于构成多处理机和数 学协处理器大型系统。
2018/7/30
6、汇编命令 A
-A↙ -A地址 ↙
《微机原理与应用》赵春华
R命令演示
A命令演示
16
补充
7、反汇编命令 U
-U ↙
当前地址CS：IP反汇编32字节指令 -U 地址 ↙
9、 文件装入命令L
10、写文件命令W
BX：文件长度的高16位
CX：文件长度的低16位
U命令演示
11、退出DEBUG回到DOS状态命 令Q
《微机原理与应用》赵春华 7
总线周期
指令周期
2018/7/30
读操作（存储器或I/O）
2018/7/30
《微机原理与应用》赵春华
IN AL, 21H
8
读操作（存储器或I/O）
T1 CLK T2 T3 T4
A19/S6~A16/S3
AD15~AD0
ALE
M/IO RD
DT/R
DEN
2018/7/30 《微机原理与应用》赵春华 9
微机原理及应用
第二章 8086/8088微处理器（2）
8086/8088的内部结构图
EU
20位AB
BIU
AH AL BH BL CH CL DH DL SP BP SI DI
ALU16位DB
地址加法器
∑
16位DB
CS DS SS ES IP
总线 控制 电路
8086总线
16位DB
暂存寄存器
EU控 制电路
CPU
DB CB AB
主 存 I/O I/O 设备
最大工作模式 ：
（1）MN/MX =0 （2）控制总线由8288总线控 制器产生。 （3）用于构成多处理机和数 学协处理器大型系统。
第二章 8086系统
通过本章的学习，应该掌握以下内容：
8086/8088微处理器的结构及指令执行的操作 过程 8086/8088微处理器的寄存器组织、存储器组 织、I/O组织、堆栈 8086/8088在最小模式下引脚功能 8086/8088微处理器在最小模式下的典型配置 8086的操作时序
第二章
8086/8088系统结构
2、物理地址和逻辑地址 8086系统中的每个存储单元在1M内存空间中的位 置可以用2个形式的地址来表示。 物理地址（实际地址、绝对地址）和逻辑地址。
物理地址：是用唯一的20位二进制数所表示的地 址，规定了1M字节存储体中某个具体单元的地址 。 CPU与存储器之间进行信息交换都需要提供的地 址，范围00000H—FFFFFH。
BP作基址寻址 SS 一般数据存取 源字符串 目的字符串 DS DS ES
5、8086存储器的分体结构 由于访问存储器的操作类型不同，BIU所使用的逻辑 地址来源也不同。 （1）存储体
15 00001 00003 00005 512KB× 8（位） 奇地址存储体 （A0=1） 512KB× 8（位） 偶地址存储体 （A0=0） 8 7 0 00000 00002 00004
数据DS、ES：存放数据和运算结果； 堆栈段SS：用来传递参数，保存数据和状态信息。
CS IP
0000
代码段
DS或ES
0000
数据段
SI、DI或BX
SS
0000 SP或BP
堆栈段 存储器
段寄存器和偏移地址寄存器组合关系
存储器分段的好处 （1）使指令系统中的大部分指令仅涉及16位偏移 地址，减少了指令长度，提高了程序的执行速度。 （2）为程序在内存中的浮动分配创造了条件。由 于程序可以浮动地装配在内存任何一个区域。这 使得多道程序和多任务程序能充分使用现有的存 储器容量。
8086/8088微处理器的结构及指令执行的操作 过程 8086/8088微处理器的寄存器组织、存储器组 织、I/O组织、堆栈 8086/8088在最小模式下引脚功能 8086/8088微处理器在最小模式下的典型配置 8086的操作时序
第二章
8086/8088系统结构
2、物理地址和逻辑地址 8086系统中的每个存储单元在1M内存空间中的位 置可以用2个形式的地址来表示。 物理地址（实际地址、绝对地址）和逻辑地址。
物理地址：是用唯一的20位二进制数所表示的地 址，规定了1M字节存储体中某个具体单元的地址 。 CPU与存储器之间进行信息交换都需要提供的地 址，范围00000H—FFFFFH。
BP作基址寻址 SS 一般数据存取 源字符串 目的字符串 DS DS ES
5、8086存储器的分体结构 由于访问存储器的操作类型不同，BIU所使用的逻辑 地址来源也不同。 （1）存储体
15 00001 00003 00005 512KB× 8（位） 奇地址存储体 （A0=1） 512KB× 8（位） 偶地址存储体 （A0=0） 8 7 0 00000 00002 00004
数据DS、ES：存放数据和运算结果； 堆栈段SS：用来传递参数，保存数据和状态信息。
CS IP
0000
代码段
DS或ES
0000
数据段
SI、DI或BX
SS
0000 SP或BP
堆栈段 存储器
段寄存器和偏移地址寄存器组合关系
存储器分段的好处 （1）使指令系统中的大部分指令仅涉及16位偏移 地址，减少了指令长度，提高了程序的执行速度。 （2）为程序在内存中的浮动分配创造了条件。由 于程序可以浮动地装配在内存任何一个区域。这 使得多道程序和多任务程序能充分使用现有的存 储器容量。
微机原理第二章8086微处理器
▪ 表面上看来，微处理器的外部就是数量有限的输入输出 引脚。但是，正是依靠这些引脚与其它逻辑部件相连接， 才能组成多种型号的微型计算机系统。
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。
▪ 这些引脚就是微处理器级总线。微处理器通过微处理器 级总线沟通与外部部件和设备之间的联系。这些总线及 其信号必须完成以下功能：
▪ （1）和存储器之间交换信息； ▪ （2）和I/O设备之间交换信息； ▪ （3）为了系统工作而接收和输出必要的信号，如输入
▪ 时钟信号输入端。19 CLK（输入） ▪ 8086和8088为5MHz。 ▪ 8086/8088的CLK信号必须由8284A时钟发生器产生。 ▪ 微处理器是在统一的时钟信号CLK控制下，按节拍进行
工作的。
2021/6/12
16
8086/8088微处理器——微处理器的引脚功能
▪ 工作方式控制线 33
指令执行示例
2021/6/12
1
第二章：8086/8088微处理器
1. 微处理器ห้องสมุดไป่ตู้结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
2
2021/6/12
▪ 存储器分段
▪ 由于CPU内部的寄存器都是16位的，为了
2021/6/12
7
第二章：8086/8088微处理器
1. 微处理器的结构 2. 微处理器的内部寄存器 3. 微处理器的引脚功能 4. 微处理器的存储器组织 5. 最大模式和最小模式 6. 微处理器的时序
2021/6/12
8
8086/8088微处理器——微处理器的引脚功能
▪ 一、微处理器的外部结构
时钟脉冲、复位信号、电源和接地等。
第2章8086微处理器1-2
来自忙碌忙碌忙碌
忙碌
1）CPU执行指令时总线处于空闲状态 ） 执行指令时总线处于空闲状态 2）CPU访问存储器 存取数据或指令 时要等待总线操作的完成 访问存储器(存取数据或指令 ） 访问存储器 存取数据或指令)时要等待总线操作的完成 缺点： 缺点：CPU无法全速运行 无法全速运行 解决：总线空闲时预取指令， 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到 需要指令时能立刻得到
6
结论
指令预取队列的存在使EU和 指令预取队列的存在使 和BIU两个部 两个部 分可同时进行工作， 分可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求
7
8088/8086 CPU的特点
采用并行流水线工作方式 对内存空间实行分段管理： 对内存空间实行分段管理：
每段大小为16B～ 每段大小为16B～64KB 16B 用段地址和段内偏移实现对1MB空间的寻址 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址
支持多处理器系统； 支持多处理器系统； 片内没有浮点运算部件， 片内没有浮点运算部件，浮点运算由数学协处 理器8087支持（也可用软件模拟） 理器 支持（也可用软件模拟） 支持 注：80486DX以后的CPU均将数学协处理 器作为标准部件集成到CPU内部
8
二、8086CPU的内部结构
8086内部由两部分组成： 内部由两部分组成： 内部由两部分组成 执行单元（EU） 执行单元（ ） 总线接口单元（BIU） 总线接口单元（ ）
2
指令预取队列(IPQ)
指令的一般执行过程： 指令的一般执行过程： 取指令 指令译码 读取操作数 执行指令 存放结果
3
串行工作方式：
8086以前的CPU采用串行工作方式： 8086以前的CPU采用串行工作方式： 以前的CPU采用串行工作方式
忙碌
1）CPU执行指令时总线处于空闲状态 ） 执行指令时总线处于空闲状态 2）CPU访问存储器 存取数据或指令 时要等待总线操作的完成 访问存储器(存取数据或指令 ） 访问存储器 存取数据或指令)时要等待总线操作的完成 缺点： 缺点：CPU无法全速运行 无法全速运行 解决：总线空闲时预取指令， 解决：总线空闲时预取指令，使CPU需要指令时能立刻得到 需要指令时能立刻得到
6
结论
指令预取队列的存在使EU和 指令预取队列的存在使 和BIU两个部 两个部 分可同时进行工作， 分可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求
7
8088/8086 CPU的特点
采用并行流水线工作方式 对内存空间实行分段管理： 对内存空间实行分段管理：
每段大小为16B～ 每段大小为16B～64KB 16B 用段地址和段内偏移实现对1MB空间的寻址 用段地址和段内偏移实现对1MB空间的寻址 设置地址段寄存器指示段的首地址
支持多处理器系统； 支持多处理器系统； 片内没有浮点运算部件， 片内没有浮点运算部件，浮点运算由数学协处 理器8087支持（也可用软件模拟） 理器 支持（也可用软件模拟） 支持 注：80486DX以后的CPU均将数学协处理 器作为标准部件集成到CPU内部
8
二、8086CPU的内部结构
8086内部由两部分组成： 内部由两部分组成： 内部由两部分组成 执行单元（EU） 执行单元（ ） 总线接口单元（BIU） 总线接口单元（ ）
2
指令预取队列(IPQ)
指令的一般执行过程： 指令的一般执行过程： 取指令 指令译码 读取操作数 执行指令 存放结果
3
串行工作方式：
8086以前的CPU采用串行工作方式： 8086以前的CPU采用串行工作方式： 以前的CPU采用串行工作方式