FPGA与CPLD
可编程逻辑器件CPLD和FPGA的特点和应用
可编程逻辑器件CPLD和FPGA的特点和应用一、可编程逻辑器件(CPLD)的特点和应用：CPLD是一种具有很高逻辑容量的可编程逻辑器件，它通常由可编程逻辑单元(PLE)和可编程互连网络(PIN)组成。
CPLD的主要特点如下：1.逻辑容量大：CPLD的逻辑容量通常可以达到数千个逻辑门等效。
这使得CPLD非常适合那些需要大规模逻辑功能的应用，如控制器、通信接口和高级数学运算等。
2.可编程性强：CPLD可以通过编程操作来实现不同的逻辑功能。
它使用类似于电荷耦合器(CPL)的可编程逻辑单元来实现逻辑功能，其中每个CPL可以实现与或非门、与非门或非与门等逻辑运算。
3.器件内部拓扑复杂：CPLD具有丰富的内部互连网络，可以将各个逻辑元件之间的信号按照需要进行连接。
这使得CPLD可以实现复杂的信号处理和数据流处理功能。
4.快速重编程：CPLD可以在运行时进行在线编程，从而允许系统进行动态配置和故障恢复。
这一特点使得CPLD广泛应用于技术验证、原型设计和快速迭代开发等场景。
CPLD的应用主要集中在以下几个领域：1.控制器：CPLD可以用于实现各种控制器，如数字信号处理器(DSP)的外围控制器、数据采集/输出控制器等。
其高逻辑容量和可编程性强的特点使得CPLD非常适合这些应用场景。
2. 通信接口：CPLD可以实现多种通信协议和接口，如串行通信接口(SPI/I2C/UART)、嵌入式总线接口(PCI/USB/Ethernet)等。
这些接口在通信系统中起到了关键的作用。
3.高级数学运算：CPLD可以实现各种高级数学运算，如矩阵运算、滤波运算、FFT运算等。
这些运算对于数字信号处理(DSP)和图像处理等应用非常重要。
4.逻辑分析仪：CPLD可以实现逻辑分析仪的功能，用于捕获和分析数字信号的时序和逻辑关系。
逻辑分析仪在系统调试和故障分析中非常有用。
二、现场可编程门阵列(FPGA)的特点和应用：FPGA是一种具有大规模逻辑容量和可编程性的可编程逻辑器件。
CPLD与FPGA的区别与优缺点
4、 应 用 范 围 的 不 同
系统；
CPLD 逻 辑 能 力 强 而 寄 存 器 少 ， 适 用 于 控 制 密 集 型
系统。
FPGA 逻 辑 能 力 较 弱 但 寄 存 器 多 ， 适 于 数 据 密 集 型
CPLD 和 FPGA 的 优 点 ： 1.规 模 越 来 越 大 ， 实 现 功 能 越 来 越 强 ， 同 时 可 以 实 现 系 统 集 成 。 2.研 制 开 发 费 用 低 ， 不 承 担 投 片 风 险 ， 使 用 方 便 。 3.通 过 开 发 工 具 在 计 算 机 上 完 成 设 计 ， 电 路 设 计 周 期 短 。 4.不 需 要 设 计 人 员 了 解 很 深 的 IC 知 识 ， EDA 软 件 易 学 易 用 。 5.通 过 FPGA 和 CPLD 开 发 的 系 统 成 熟 后 ， 可 以 进 行 ASIC 设 计 ， 形成批量生产。
CPLD 和 FPGA 的区别与优缺点
FPGA（Field Programmable Gates Array 现场可编程门阵列，内部结构为门 阵列构成静态存储器（SRAM）。该 SRAM 可构成函数发生器，即查找表，通 过查找表可实现逻辑函数功能）
CPLD（ Complex Programmable Logic Device 复 杂 可 编 程逻辑器件，内部结构为“与或阵列”。该结构来自于典型的 PAL、 GAL 器 件 的 结 构 。 任 意 一 个 组 合 逻 辑 都 可 以 用 “ 与 — 或 ” 表 达 式 来 描 述 ，所 以 该 “ 与 或 阵 列 ” 结 构 能 实 现 大 量 的 组 合 逻 辑 功能）
结构
FPGA 器件在结构上 ,由逻辑功能块排列为阵列 ,并由可编程的内部连线连接这些功能块来 实现一定的逻辑功能 CPLD 是将多个可编程阵列逻辑 (PAL)器件集成到一个芯片 ,具有类似 PAL 的结构。一般 情况下 CPLD 器件中至少包含三种结构 :可编程逻辑功能块 (FB);可编程 I/ O 单元 ;可编程
逻辑设计中的FPGA与CPLD技术应用
逻辑设计中的FPGA与CPLD技术应用在现代电子行业中，逻辑设计是一个至关重要的环节。
FPGA （Field-Programmable Gate Array）和CPLD（Complex Programmable Logic Device）技术作为两种主要的可编程设备，已经在逻辑设计中广泛应用。
它们具有灵活性、可编程性以及高度集成的特点，使得它们在各种应用领域中扮演着重要的角色。
一、FPGA技术应用FPGA是一种可编程逻辑器件，其内部可通过编程实现各种逻辑功能和数字电路设计。
FPGA通常由可编程逻辑单元（CLB）、输入输出引脚和输入输出模块等部分构成。
其设计过程包含RTL（Register-Transfer Level）描述、综合、布局布线以及配置等环节。
1. 通信与网络领域在通信领域，FPGA被广泛应用于协议转换、调制解调器设计以及网络加速器等方面。
由于FPGA的可编程性，可以根据需要灵活配置不同的协议，实现不同网络之间的无缝对接。
2. 数字信号处理（DSP）领域在数字信号处理领域，FPGA被广泛应用于图像处理、音频处理以及实时数据处理等方面。
由于FPGA具有并行处理的能力，能够同时处理多个数据流，因此在实时性要求较高的应用中表现出色。
3. 汽车电子领域在汽车电子领域，FPGA被广泛应用于汽车控制单元（ECU）和车载娱乐系统等方面。
由于汽车电子应用对可靠性和安全性要求较高，FPGA的可编程性以及自适应性能使其成为理想的选择。
二、CPLD技术应用CPLD是一种更小规模的可编程器件，与FPGA相比，CPLD通常更适用于复杂逻辑功能的实现。
CPLD通常由可编程逻辑阵列（PLA）、输入输出引脚以及输入输出缓冲区组成。
1. 控制系统领域在控制系统领域，CPLD被广泛应用于逻辑控制器的设计。
由于CPLD具有高速、低功耗以及可靠性强的特点，被广泛应用于各类自动化控制系统中。
2. 电源管理系统领域在电源管理系统领域，CPLD被广泛应用于电源管理单元（PMU）的设计。
DSP FPGA和CPLD
1、FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
2、CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。
是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。
3、FPGA和CPLD的区别：①CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑。
换句话说，FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。
②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而FPGA 的分段式布线结构决定了其延迟的不可预测性。
③在编程上FPGA比CPLD具有更大的灵活性。
CPLD通过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程；FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程。
④FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。
⑤CPLD比FPGA使用起来更方便。
CPLD的编程采用E2PROM或FASTFLASH 技术，无需外部存储器芯片，使用简单。
而FPGA的编程信息需存放在外部存储器上，使用方法复杂。
⑥CPLD的速度比FPGA快，并且具有较大的时间可预测性。
这是由于FPGA是门级编程，并且CLB之间采用分布式互联，而CPLD是逻辑块级编程，并且其逻辑块之间的互联是集总式的。
FPGA和CPLD的区别
1、FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
2、CPLD(Complex Programmable Logic Device)，即复杂可编程逻辑器件，是从PAL 和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。
是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。
3、FPGA和CPLD的区别：①CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑。
换句话说，FPGA 更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。
②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而FPGA的分段式布线结构决定了其延迟的不可预测性。
③在编程上FPGA比CPLD具有更大的灵活性。
CPLD通过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程；FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程。
④FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。
⑤CPLD比FPGA使用起来更方便。
CPLD的编程采用E2PROM或FASTFLASH技术，无需外部存储器芯片，使用简单。
而FPGA的编程信息需存放在外部存储器上，使用方法复杂。
⑥CPLD的速度比FPGA快，并且具有较大的时间可预测性。
这是由于FPGA是门级编程，并且CLB之间采用分布式互联，而CPLD是逻辑块级编程，并且其逻辑块之间的互联是集总式的。
请说明cpld和fpga的可编程原理
请说明cpld和fpga的可编程原理CPLD（Complex Programmable Logic Device）和FPGA（Field-Programmable Gate Array）是两种可编程逻辑器件，它们都可以通过编程来实现特定的逻辑功能。
下面是它们的可编程原理的说明：CPLD的可编程原理：1. CPLD由一系列可编程逻辑单元（PLU）组成，每个PLU可以执行逻辑运算和存储数据。
2. CPLD中还包含了一些可编程的片内连接资源，用于将不同PLU之间以及PLU 与外部引脚之间的信号连接起来。
3. 在对CPLD进行编程时，用户可以通过使用硬件描述语言（如VHDL或Verilog）描述所需的逻辑功能，并将这些描述转化为CPLD可识别的位文件。
4. 将编程完成的位文件加载到CPLD中后，CPLD会根据其中的逻辑描述配置PLU的功能，以及完成内部和外部信号的连接，从而实现所需的逻辑功能。
FPGA的可编程原理：1. FPGA由大量的可编程逻辑元件（LE）和可编程互连资源（IC）组成，LE是FPGA中最基本的逻辑单元，而IC是用于连接LE的片内资源。
2. FPGA中的LE可以通过编程来实现各种逻辑运算和存储数据的功能。
3. IC提供了灵活的直接互连结构，可以将不同的LE以及LE与外部引脚之间的信号互连起来，从而形成所需的逻辑功能。
4. 在对FPGA进行编程时，用户同样可以使用硬件描述语言来描述逻辑功能，并将其转化为可以被FPGA识别的位文件。
5. 加载位文件后，FPGA会根据其中的逻辑描述初始化LE的功能以及互连资源的连接方式，从而实现所需的逻辑功能。
总的来说，CPLD和FPGA都是可编程的逻辑器件，其可编程原理都是通过将逻辑描述转化为相应的位文件，再将位文件加载到器件中，通过配置器或控制逻辑来执行相应的功能。
区别在于CPLD主要由可编程逻辑单元组成，适用于实现较小规模的逻辑功能，而FPGA则由大量的可编程逻辑元件和互连资源组成，适用于实现较复杂的逻辑功能。
CPLD及FPGA介绍
深圳双恩科技有限公司产品使用说明书一、FPGA/PLD的基本概念：PLD是可编程逻辑器件（Programable Logic Device）的简称，FPGA是现场可编程门阵列（Field Programable Gate Array)的简称，两者的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。
PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。
单片机在时序和延迟方面优于FPGA/PLD，但在速度、芯片容量和数字逻辑方面不及FPGA/PLD。
PLD能做什么呢？可以毫不夸张的讲，PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用PLD来实现。
PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。
通过软件仿真，我们可以事先验证设计的正确性。
在PCB完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。
使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。
PLD的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL)的进步。
1如何使用PLD呢？其实PLD的使用很简单，学习PLD比学习单片机要简单的多，有数字电路基础，会使用计算机，就可以进行PLD的开发。
开发PLD需要了解两个部分：1.PLD开发软件 2.PLD本身1.PLD开发软件由于PLD软件已经发展的相当完善，用户甚至可以不用详细了解PLD的内部结构，也可以用自己熟悉的方法：如原理图输入或HDL语言来完成相当优秀的PLD设计。
所以对初学者，首先应了解PLD开发软件和开发流程。
了解PLD的内部结构，将有助于提高我们设计的效率和可靠性。
如何获得PLD开发软件软件呢? 许多PLD公司都提供免费试用版或演示版(当然商业版大都是收费的)，例如：可以免费从/上下载Altera公司的 Maxplus2 （Baseline版或E+MAX版），或向其代理商索取这套软件。
FPGA与CPLD 总结
CPLD(complex programable logic device)复杂可编程逻辑器件FPGA（field programable gate array)现场可编程门阵列FPGA和CPLD的逻辑单元本身的结构与SPLD相似，即与阵列和可配置的输出宏单元组成。
FPGA逻辑单元是小单元，每个单元只有1-2个触发器，其输入变量通常只有几个因而采用查找表结构（PROM形式）这样的工艺结构占用的芯片面积小，速度高（通常只有1-2纳秒），每个芯片上能集成的单元数多，但逻辑单元功能弱。
如果想实现一个较复杂的功能，需要几个这样的单元组合才能完成（总延时是各个单元延时和互连延时的和），互连关系复杂。
CPLD中的逻辑单元是单元，通常其变量数约20-28个。
因为变量多，所以只能采用PAL结构。
由于这样的单元功能强大，一般的逻辑在单元内均可实现，因而其互连关系简单，一般通过集总总线既可实现。
电路的延时通常就是单元本身和集总总线的延时（通常在数纳秒至十几纳秒），但是同样集成规模的芯片中的触发器的数量少得多。
从上面分析可知道：小单元的FPGA较适合数据型系统，这种系统所需要的触发器数多，但是逻辑相对简单；大单元的CPLD较适合逻辑型系统，如控制器等，这种系统逻辑复杂，输入变量多，但触发器需求量相对较少。
反熔丝工艺只能一次性编程，EPROM EEPROM 和FLASH工艺可以反复的编程，但是他们一经编程片内逻辑就被固定。
他们都是只读型（ROM）编程，这类编程不仅可靠性较高还可以加密。
XILINX公司的FPGA芯片采用RAM型编程，相同集成规模的芯片中的触发器数目较多，功耗低，但是掉电后信息不能保存，必须与存储器联用。
每次上电时必须先对芯片配置，然后才能使用，这似乎是RAM型PLD的缺点，但是ROM型PLD中的编程信息在使用时是不能变化的，RAM型PLD却可以在工作时更换内容，实现不同的逻辑。
CPLD和FPGA的结构，性能对照：CPLD FPGA PROM集成规模：小（最大数万门）大（最高达百万门）单元粒度：大（PAL结构）小（PROM结构）互连方式：集总总线分段总线长线专用互连编程工艺：EPROM EEPROM FLASH SRAM编程类型：ROM RAM型须与存储器联用信息：固定可实时重构触发器数：少多单元功能：强弱速度：高低222222222222222222222222222222222222延迟：确定，可以预测不能确定不能预测功耗：高低加密性能：可加密不能加密适用场合：逻辑型系统数据型系统LCA（LOGIC CELL ARRAY）逻辑单元阵列CLB（CONFIGURABLE LOGIC BLOCK）可配置逻辑模块IOB（INPUT OUTOUT BLOCK）输入输出块Spartan-xl系列FPGA的主要特性SPARTAN-XL系列的FPGA具有低压，低功耗的特点。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
CPLD与FPGA的关系
早在1980年代中期，FPGA已经在PLD设备中扎根。
CPLD和FPGA包括了一些相对大数量的可以编辑逻辑单元。
CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到几百万。
CPLD和FPGA的主要区别是他们的系统结构。
CPLD是一个有点限制性的结构。
这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器。
这样的结果是缺乏编辑灵活性，但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点。
而FPGA却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。
CPLD和FPGA另外一个区别是大多数的FPGA含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体。
一个因此有关的重要区别是很多新的FPGA支持完全的或者部分的系统内重新配置。
允许他们的设计随着系统升级或者动态重新配置而改变。
一些FPGA可以让设备的一部分重新编辑而
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。
FPGA的基本特点
1）采用FPGA设计ASIC电路(特定用途集成电路)，用户不需要投片生产，就能得到合用的芯片。
2）FPGA可做其它全定制或半定制ASIC电路的中试样片。
3）FPGA内部有丰富的触发器和I／O引脚。
4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。
可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。
FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。
用户可以根据不同的配置模式，采用不同的编程方式。
加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完
成后，FPGA进入工作状态。
掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。
FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。
当需要修改FPGA功能时，只需换一片EPROM 即可。
这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。
因此，FPGA的使用非常灵活。
为什么嵌入式开发人员要使用FPGA
在一个领域中，如果唯一不变的是变化，那么不需要对电子技术和设计方法的发展变化做多少回顾，就能见证到变化是如何使设计工程师能够创建出下一代创新产品。
微处理器得到大规模应用后，价廉物美的新技术为基于软件的革新性电子产品设计打开了大门，这就是一个很好的例子。
简言之，把设计的主要元素——在这儿是控制“智能”——转入到软领域后，设计工程师就可以在更短时间内创建出更好、更智能、更廉价的产品。
这个变化意味着嵌入式软件开发人员是当今定义电子产品功能和特性的主要推动者，并且最终将把硬件生产出来。
该方法的成功因素在于减少硬件复杂度和把设计的控制元素转变到可编程领域带来的开放灵活性。
今天，大容量、低成本可编程器件的到来给电子产品设计的发展带来了同样的希望，因为在软领域定义系统硬件本身已经成为可能。
诸如大容量FPGA这样的大规模器件对满足这一需求十分理想。
这些期间一般可用于构建系统外设逻辑功能块的大件部分，包括总线接口、I/O块、甚至内存。
把大量逻辑引入FPGA领域对硬件开发具有深远影响，并为‘软’设计的新时代打开了一扇大门，这为设计提供了前所未有的灵活性，同时具有减少板级尺寸和复杂性的无穷潜力。
虽然它具有对电子产品开发过程起到革命性作用的潜力，但多数嵌入式软件开发人员仍像以前一样工作——在设计流程的开始阶段选择分立的硬件处理器、创建物理平台，然后写软件使用该平台。
人们在嵌入式系统开发的“软”硬件领域缺乏探索，主要原因在于缺少让C程序员在可编程硬件级发挥技巧的工具。
确实，当前多数FPGA设计流主要都来自芯片设计领域，需要非常专业的技巧。
把软设计提升一个水平
要超越FPGA胶合逻辑应用需要更广阔的视野，包括充分利用可编程器件，把尽可能多的硬件引入到软领域中。
这包括引入处理器功能本身，今天，FPGA内的软处理器正越来越多地转变成嵌入式平台。
从根本上说，改用带FPGA的软处理器会带来结构灵活性、板卡尺寸更小、更简单的优点。
但深层次的应用会带来更吸引人的优点。
当利用了FPGA的可编程特性获得处理器顶层的抽象层时，就为嵌入式开发人员打开了无限可能，——不仅在软件中实现抽象级设计，而且在硬件中也实现了。
试想这样一个系统：处理器通过可配置硬件（本质上是一个硬件包裹）与其内存和外设连接——这就抽象了处理器的接口。
简单地对FPGA重新编程就改变了硬件包裹，系统设计师可以轻易地改变处理器内核，甚至在硬的或软的处理器之间转换，无需修改其他系统硬件。
从系统的角度来看，所有处理器都是相似的，这就简化了硬件设计流程。
当然，把这延伸到应用软件领域也需要可以在处理器之间提供C级别兼容性的编译器。
这种系统的优点是不需要“事先”对处理器做出选择。
系统可能是使用某种处理器开发的，但是开发阶段发现需要更高的性能，又采用了更快的器件。
由于包裹层的原因，处理器可以是软的、硬的、甚至是FPGA内部的硬件处理器内核，而不会影响周围的硬件，因为转换层仅仅创建出连接外设的标准接口。
实际上外设器件本身的连接可以相同方式抽象。
在这个方案中，FPGA为嵌入式系统的所有部件提供通用的连接性，而有效地成为系统互连结构。
换言之，它有效地成为标准接口“骨干”，硬件和软件都可以轻松与处理器和外设交流。
最后，在处理器之上引入透明的包裹层会创建出基于FPGA的开发环境，提供真正的处理器独立性。
软件和硬件开发速度都提高了，处理器选择可以放到设计流程的后期进行，有效的软件/硬件协同设计成为可能。
软件和硬件间进行转换
在可配置硬件中创建处理器和外设包裹层的想法的扩展就是自动生成应用专用的系统硬件，在硬件中执行软件算法——一种‘自己的’硬件协处理器。
从C代码中直接生成硬件的想法并不新鲜，有几个系统已经实现，到现在为止的想法是希望通过C类语言创建完整的系统硬件。
在本质上，这与使用HDL（如VHDL 或V erilog）设计FPGA没有什么不同，需要软件开发人员学习和采用新的设计方法。
真正对嵌入式开发人员有用的是使流程透明。
设计工具必须要能够处理标准ANSI C代码的输入，把程序员选择的功能转换为硬件。
不仅如此，系统必须要能够生成使用生成硬件所需的所有代码。
嵌入式程序员以这种方式把专用算法从处理器卸载到专用硬件上，无需了解底层硬件的任何设计细节。
利用FPGA的全部潜力
很明显，从工具角度来说充分利用可编程器件（如FPGA）带来的机会需要一个提高开
发流程抽象级别的系统，这样设计的核心元素可通过类似的设计技术和流程轻松改变。
这样的系统必须能够统一整个电子产品开发过程，在单一、一致的环境中将硬件、软件和可编程硬件开发综合在一起。
Altium Designer 引入简单、高层次的处理器实现这一目标，满足软件、FPGA和PCB 要求，一体化的产品开发环境在单一应用中把所有需要的流程综合在一起（图1）。
硬件和软件开发统一在平台级，使快速软件/硬件协同设计成为可能。
通过基于FPGA的处理器和处理器包裹内核，设计师可以定位于Altium Designer 或任意受支持的第三方处理器，同时保留设计的全部功能，包括与FPGA外设的方便连接。
Altium Designer基于V iper的编译器保证在系统支持的所有处理器结构间C级别代码的兼容性。