锁相环
什么是电子电路中的锁相环及其应用
什么是电子电路中的锁相环及其应用电子电路中的锁相环（Phase-Locked Loop，简称PLL）是一种广泛应用的反馈控制电路，用于将输入信号的相位与频率与参考信号的相位与频率同步，从而实现信号的稳定性和精确性。
锁相环在通信、计算机、音频处理等领域都有重要的应用。
一、锁相环的工作原理锁相环主要由相位比较器（Phase Detector）、环形数字控制振荡器（VCO）和低通滤波器（LPF）组成。
相位比较器用来比较输入信号和参考信号的相位差，输出一个宽度等于相位差的脉冲信号。
VCO根据相位比较器输出的脉冲信号的宽度和方向来调节输出频率，使其与参考信号的频率和相位同步。
LPF用来滤除VCO输出信号中的高频成分，保证输出的稳定性。
二、锁相环的应用1. 通信领域：在数字通信系统中，锁相环被广泛应用于时钟恢复、时钟生成和时钟变换等方面。
通过锁相环可以实现对时钟信号的稳定传输，提高通信系统的可靠性和容错性。
2. 音频处理：在音频设备中，锁相环被用于时钟同步和抖动消除。
通过锁相环可以实现音频数据的同步传输和精确抖动控制，提高音质和信号稳定性。
3. 数字系统：在数字系统中，锁相环可用于时钟恢复、频率合成和位钟提取等方面。
通过锁相环可以实现对时钟信号的稳定提取和精确合成，确保系统的可靠运行。
4. 频率调制与解调：在调制与解调系统中，锁相环被应用于频偏补偿和相位同步。
通过锁相环可以实现对信号频偏和相位偏移的补偿，保证调制与解调的准确性和稳定性。
5. 频谱分析：锁相环还可以应用于频谱分析仪中，通过锁相环可以实现频率分析的准确性、稳定性和精确性。
三、锁相环的特点1. 稳定性：锁相环可以通过调整VCO的输出频率来实现输入信号和参考信号的同步，从而提高信号的稳定性。
2. 精确性：锁相环可以通过精确的相位比较和频率调节，实现对信号相位和频率的精确控制，提高信号处理的准确性。
3. 自适应性：锁相环可以根据输入信号和参考信号的变化自动调节，适应不同输入条件下的信号同步要求。
锁相环的原理
锁相环的原理
锁相环，是一种广泛应用于电子和通信领域的控制系统。
它可以将信号的相位和频率锁定到参考信号上，从而实现相位同步和频率稳定的目的。
锁相环的原理类似于我们平时听到的“同步”，即通过调整自身的状态来与外界同步。
锁相环的主要组成部分包括相位检测器、低通滤波器、控制电压源和振荡器。
其中，相位检测器用于比较参考信号和反馈信号的相位差，低通滤波器用于滤除高频噪声，控制电压源用于调整振荡器的频率，振荡器则为系统提供时钟信号。
锁相环的工作原理可以分为两个阶段：捕获和跟踪。
在捕获阶段，锁相环通过调整振荡器的频率，将反馈信号的相位与参考信号的相位锁定在一起。
一旦锁定成功，系统就进入了跟踪阶段，此时锁相环会持续地调整振荡器的频率，以保证反馈信号与参考信号的相位一直保持锁定状态。
锁相环的应用非常广泛，例如在数字通信中，锁相环可以用来提高时钟信号的精度和稳定性，从而提高数据传输的可靠性和速度；在音频处理中，锁相环可以用来消除信号中的相位畸变，提高音质；在雷达系统中，锁相环可以用来精确地测量目标的距离和速度等信息。
锁相环作为一种有效的控制系统，具有广泛的应用前景。
随着技术
的不断进步，锁相环的性能和功能也将不断得到提升，为人们的生活和工作带来更多的便利和效益。
锁相环原理及锁相环原理图
问题:什么是锁相环（PLL）？锁相环的工作原理是什么？锁相环电路对硬件电路连接有什么要求？解答:锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。
PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。
在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。
因此，所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。
因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。
通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件板卡的不同而不同。
对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的10MHz背板时钟同步来实现锁相环同步的。
关于更多的不同仪器的锁相环技术，请点击下面相关的连接。
锁相环原理及锁相环原理图1．锁相环的基本组成锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相（t）电压信号输出，该信号经低通滤位差，并将检测出的相位差信号转换成uD波器滤波后形成压控振荡器的控制电压u（t），对振荡器输出信号的频率实施C控制。
2．锁相环的工作原理（8-4-1）（8-4-2）0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。
则模拟乘法器的输出电压u D 为：C （t ）。
即u C （t ）为：（8-4-3）i 为输入信号的瞬时振荡角频率，θi （t ）和θO （t ）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为：即 （8-4-4）d 为（8-4-5）（8-4-6）c （t ）为恒定值。
什么叫锁相环
什么叫锁相环
锁相环是指一种电路或者模块,它用于在通信的接收机中,其作用是对接收到的信号进行处理,并从其中提取某个时钟的相位信息。
或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的（或者说,相干的）。
由于锁定情形下（即完成捕捉后）,该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差,所以很形象地称其为锁相器。
而一般情形下,这种锁相环的三个组成部分和相应的运作机理是：
1 鉴相器：用于判断锁相器所输出的时钟信号和接收信号中的时钟的相差的幅度;
2 可调相/调频的时钟发生器器：用于根据鉴相器所输出的信号来适当的调节锁相器内部的时钟输出信号的频率或者相位,使得锁相器完成上述的固定相差功能;
3 环路滤波器：用于对鉴相器的输出信号进行滤波和平滑,大多数情形下是一个低通滤波器,用于滤除由于数据的变化和其他不稳定因素对整个模块的影响。
从上可以看出,大致有如下框图：
┌─────┐ ┌─────┐ ┌───────┐
→─┤ 鉴相器 ├─→─┤环路滤波器├─→─┤受控时钟发生器├→┬─→
└──┬──┘ └─────┘ └───────┘ │
↑ ?? ↓。
锁相环的作用是什么_锁相环的主要作用_什么是锁相环
锁相环的作用是什么_锁相环的主要作用_什么是锁相环锁相环（Phase-Locked Loop，简称PLL）是一种电子电路，主要用于跟踪、稳定和控制输入信号的频率、相位和振幅。
它通常由一个相位比较器、一个低通滤波器和一个产生可控频率和相位的振荡器组成。
锁相环的主要作用是实现时钟信号的频率合成、频率/相位/振幅调整和信号同步。
在数字系统中，时钟信号是非常重要的，它用于同步各个组件的操作，确保数据的准确传输和处理。
锁相环可以将输入信号的频率倍频或分频，产生一个稳定的时钟信号。
具体来说，锁相环的主要作用包括：1.频率合成：锁相环可以通过将输入信号的频率倍频或分频来产生一个与之相关且稳定的输出频率。
这在通信、音频、视频等领域中非常重要，可以实现对信号的精确控制和处理。
2.频率调整：锁相环可以根据需要动态调整输出频率，实现对信号频率的精确控制。
这在调频广播、无线通信等领域中广泛应用，可以确保信号的稳定性和可靠性。
3.相位调整：锁相环可以实现相位的精确调整，使得不同信号之间的相位关系保持一致。
这在音频、视频信号的处理以及通信系统中非常重要，可以避免信号之间的相位失配和传输错误。
4.振幅调整：锁相环还可以实现对信号振幅的调整，使得输出信号的幅度能够与需要的要求匹配。
这在放大器、滤波器等电子设备中常常使用，可以保证信号的正确放大和处理。
5.信号同步：锁相环可以将输入信号的相位与输出信号的相位进行同步，使得信号的时序保持一致。
这在通信和数字系统中非常重要，可以确保各个组件的操作步调一致，避免信号的漂移和失真。
总之，锁相环通过控制振荡器的频率和相位，以及通过比较器和滤波器的反馈机制，实现对输入信号的精确跟踪和稳定控制。
它在各种电子设备和系统中起到非常重要的作用，保证了信号的稳定性、准确性和可靠性。
单相逆变器并联运行系统锁相环的选取原则
单相逆变器并联运行系统锁相环的选取原则以单相逆变器并联运行系统锁相环的选取原则为标题，本文将从锁相环的作用、选取原则和应注意的问题三个方面进行阐述。
一、锁相环的作用在单相逆变器并联运行系统中，锁相环起到了关键的作用。
锁相环是一种闭环控制系统，其主要功能是将输入信号与参考信号进行比较，通过调节输出信号相位，使其与参考信号保持同步。
在单相逆变器并联运行系统中，锁相环能够确保各个逆变器之间的输出信号相位一致，实现系统的并联运行。
二、选取原则1. 带宽和相位裕度：选取锁相环时，需要考虑其带宽和相位裕度。
带宽决定了锁相环的跟踪速度，相位裕度则决定了系统的稳定性。
带宽越大，系统的跟踪速度越快，但相位裕度可能会降低；相位裕度越大，系统的稳定性越好，但跟踪速度可能会降低。
因此，在选择锁相环时，需要根据系统的要求进行权衡。
2. 相位噪声：相位噪声是指锁相环输出信号相位的波动程度。
相位噪声越小，系统的输出信号相位越稳定。
因此，在选取锁相环时，需要考虑其相位噪声参数，选择具有较低相位噪声的锁相环。
3. 抗干扰能力：在实际应用中，锁相环会受到各种干扰，如电磁干扰、温度变化等。
因此，选取锁相环时需要考虑其抗干扰能力。
较好的锁相环应具有较强的抗干扰能力，能够保证在各种干扰情况下，输出信号仍能保持稳定。
4. 功耗：锁相环的功耗直接影响系统的能效。
因此，在选取锁相环时，需要考虑其功耗。
较低的功耗意味着较高的能效，有利于系统的运行。
三、应注意的问题1. 系统稳定性：选择锁相环时，需要注意系统的稳定性。
锁相环的稳定性与其带宽、相位裕度等参数有关。
如果锁相环的带宽过高或相位裕度过小，可能会导致系统的不稳定。
2. 接口匹配：锁相环的输入和输出接口需要与其他系统组件进行匹配。
在选取锁相环时，需要考虑其输入和输出接口的特性，以确保能够与其他系统组件正常连接。
3. 可调性：锁相环的可调性决定了其在不同工作条件下的适应能力。
在选取锁相环时，需要考虑其可调性，以满足不同工作条件下的要求。
第7章数字锁相环
第7章 数字锁相环
《锁相技术》
图7-11 数字环路滤波器一般形式
第7章 数字锁相环
3. 数字压控振荡器(DCO)数字压控振荡器的基本组 成如图7-13所示。它由频率稳定的信号钟、计数器与 比较器组成,其输出是一取样脉冲序列,脉冲周期受数字 环路滤波器送来的校正电压控制。前一个取样时刻的 校正电压将改变下一个取样时刻的脉冲时间的位置。 DCO在环路中又被称为本地受控时钟或本地参考时钟 信号。
第7章 数字锁相环
《锁相技术》
图7-2 触发器型鉴相器
第7章 数字锁相环
(2) 奈奎斯特速率抽样鉴相器。该型鉴相器组成如 图7-3所示。模数变换器(A/D)的抽样率按带通信号的取 样定理选择，以使取样后信号含有充分的输入信号相 位信息。
《锁相技术》
第7章 数字锁相环
《锁相技术》
图7-3 奈奎斯特速率抽样鉴相器
图7-15 超前—滞后数字锁相环基本组成 《锁相技术》
第7章 数字锁相环
一、电路组成与说明 电路实例是数字通信中常用的一种简单的超前—滞 后位同步环路,未用序列滤波器,电路组成如图7-16所示。
《锁相技术》
第7章 数字锁相环
《锁相技术》
图7-16 位同步数字环组成电路
第7章 数字锁相环
二、环路位同步原理 图7-18为图7-16方案内各点的波形图,这里为分析 简便,以均匀变换的数字脉冲序列作为输入信号,它与随 机的数字脉冲序列作用下环路取得位同步的原理是一 样的。
《锁相技术》
第7章 数字锁相环
《锁相技术》
图7-7 简单二元鉴相器
第7章 数字锁相环
图 7-8 上 的 中 相 积 分 — 抽 样 — 清 除 电 路 是 用 来 判 断 DCO输出与码元转换边沿之间相位关系的。例如,中相 积分区间跨在从正到负的两个码元之间,而积分结果为 正,说明DCO时钟超前;积分结果为负,说明DCO时钟滞 后;积分结果为零,相位准确对准。
锁相环原理
1锁相环的基本原理1.1 锁相环的基本构成锁相环路（PLL）是一个闭环的跟踪系统，它能够跟踪输入信号的相位和频率。
确切地讲，锁相环是一个使用输出信号（由振荡器产生的）与参考信号或者输入信号在频率和相位上同步的电路。
在同步（通常称为锁定）状态，振荡器输出信号和参考信号之间的相位差为零，或者保持常数。
如果出现相位误差，一种控制机理作用到振荡器上，使得相位误差再次减小到最小。
在这样的控制系统中，实际输出信号的相位锁定到参考信号的相位，因而我们称之为锁相环。
锁相环在无线电技术的许多领域，如调制与解调、频率合成、数字同步系统等方面得到了广泛的应用，已经成为现代模拟与数字通信系统中不可缺少的基本部件。
锁相环通常由鉴相器（PD），环路滤波器（LF）和压控振荡器（VCO）三个基本部件组成。
如图1-1所示：VCOLFPD图1-1 锁相环的基本构成在PLL中，PD是一个相位比较器，比较基准信号（输入信号）（t）与输出信号（t）之间的相位偏差，并由此产生误差信号；LF是一个低通滤波器，用来滤除中的高频成分，起滤波平滑作用，以保证环路稳定和改善环路跟踪性能，最终输出控制电压；VCO是一个电压/频率变换装置，产生本地振荡频率，其振荡频率受控制，产生频率偏移，从而跟踪输入信号的频率。
整个锁相环路根据输入信号与本地振荡信号之间的相位误差对本地振荡信号的相位进行连续不断的反馈调节，从而达到使本地振荡信号相位跟踪输入信号相位的目的。
1.1.1 鉴相器鉴相器是一个相位比较器，比较两个输入信号的相位，产生误差相位，并转换为误差电压。
鉴相器有多种类型，如模拟乘法器型、取样保持型、边沿触发数字型等，其特性也可以是多种多样的，有正弦特性、三角特性、锯齿特性等，作为原理分析，通常使用正弦特性的鉴相器，理由是正弦理论比较成熟，分析简单方便，实际上各种鉴相特性当信噪比降低时，都趋向于正弦特性。
常用的正弦鉴相器可以用模拟乘法器与低通滤波器的串接作为模型，如图1-2所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
锁相环路主要内容：模块介绍项目训练1、模块介绍1.1 锁相环路基本工作原理图6-1 锁相环路的基本组成框架鉴相器（PD ）：用以比较i u 、o u 相位， 输出反映相位误差 的电压()D u t 。
环路滤波器（LF ）：用以滤除误差信号中的高频分量和噪声，提高系统稳定性。
压控振荡器（VCO ）：在()C u t 控制下输出相应频率o f 。
图6-2 o U 与i U 的频率和相位之间的关系两个正弦信号的频率和相位之间的关系如图6-2所示，若能保证两个信号之间的相位差恒定，则这两个信号的频率必相等。
若i o ωω≠，则称电路处于失锁状态，()i u t 和()o u t 之间产生相位变化，鉴相器输出误差电压()D u t ，它与瞬时误差相位成正比，经过环路滤波，滤除了高频分量和噪声而取出缓慢变化的电压()C u t ，控制VCO 的角频率o ω，去接近i ω。
最终使i o ωω=，相位误差为常数，环路锁定，这时相位误差称为剩余相位误差或稳态相位误差。
1. 2 锁相环路的相位模型及性能分析 一、鉴相器(PD)设压控振荡器的输出电压为[])(cos )(o 0o om o t t U t u ϕω+=ωo0 是压控振荡器未加控制电压固有振荡角频率， ϕo(t)是以ωo0为参考的瞬时相位， 环路输入电压为)sin()(i im i t U t u ω=，其相位可改写为)()(i o0o0i o0i t t t t t ϕωωωωω+=-+=， 则()i u t 与()o u t 之间的瞬时相位差为)()()(o i e t t t ϕϕϕ-=， 设鉴相器具有正弦鉴相特性，则[])(sin )(e d D t A t u ϕ=。
二、压控振荡器(VCO)在c u = 0 附近，控制特性近似线性：o o0o c ()()t A u t ωω=+o rad /(s )A V ⋅式中，是控制灵敏度（增益系数），单位可见压控振荡器是一个理想的积分器，将积分符号用微分算子p =d/d t 的 倒数表示，则得)()(c oo t u pA t =ϕ 1. 3 集成锁相环路按电路构成分类，继承锁相环分为模拟锁相环和数字锁相环；按用途分类，集成锁相环分为通用PLL 和专用PLL 。
1.3.1模拟锁相环L562图6-3 L562的原理框图及芯片图L562的原理框图如图5-3所示。
L562内部VCO 采用射极耦合多谐振荡器电路。
设起始时V 1导通、 V2截止，则V CC 通过V 3 、 V 1向C 充电，充电电流为I 02 。
由于V 1导通时U E1≡ V CC –U BE(on) ，故C 充电使U E2下降，当其下降到（ V CC – U D –U BE(on) ）时， V 2导通,使U C2由V CC 下降为 （ V CC – U D ），致使V 1截止， V CC 通过V 4、 V 2向C 反向充电，充电电流为I 01 ，使U E1下降，直到引起V 1重新导通、 V2又截止。
如此循环振荡频率为0m c 0o D D()()44c I g u t f A u t CU CU === 0m c mo D ()VCO 4I g u t g A CU ==式中是的控制灵敏度1.3.2数字锁相环CC4046锁相环CC4046为数字PLL ，内有两个PD 、VCO 、缓冲放大器、输入信号放大与整形电路、内部稳压器等。
它具有电源电压范围宽、功耗低、输入阻抗高等优点，其工作频率达1MHz ，内部VCO 产生50% 占空比的方波，输出电平可与TTL 电平或CMOS 电平兼容。
同时，它还具有相位锁定状态指示功能。
锁相环CC4046的原理框图及芯片图如图6-4所示。
图6-4 锁相环CC4046的原理框图及芯片图信号输入端：允许输入0.1V左右的小信号或方波，经A1放大和整形，提供满足PD要求的方波。
PDⅠ由异或门构成，具有三角形鉴相特性。
它要求两个输入信号均为50%占空比的方波。
当无输入信号时，其输出电压为V DD/2，用以确定VCO的自由振荡频率PDⅠ由异或门构成，具有三角形鉴相特性。
它要求两个输入信号均为50%占空比的方波。
当无输入信号时，其输出电压为V DD/2，用以确定VCO的自由振荡频率。
通常输入信噪比以及固有频差较小时采用PD ，输入信噪比较高或固有频差较大时，采用PDⅡ。
R1 、R2、C 确定VCO 频率范围。
R1 控制最高频率，R2 控制最低频率。
R2=∞时，最低频率为零。
无输入信号时，PDⅡ将VCO 调整到最低频率1.4 锁相环路的应用简介一、锁相环路的基本特性（1）环路锁定时，鉴相器的两个输入信号频率相等，没有频率误差。
（2）频率跟踪特性：环路锁定时，VCO 输出频率能在一定范围内跟踪输入信号频率的变化。
（3）窄带滤波特性：可以实现高频窄带带通滤波。
二、锁相鉴频电路图6-5 锁相鉴频电路原理框图工作原理：输入为调频信号，当环路锁定后，压控振荡器的振荡频率就精确地跟踪输入调频信号的瞬时频率而变化，产生具有相同调制规律的调频信号。
只要压控振荡器的频率控制特性是线性的，压控振荡器的控制电压u c(t) 就是输入调频信号的原调制信号。
要求：捕捉带＞输入调频信号的最大频偏环路带宽大于输入调频信号中调制信号的频谱宽度三、调幅波的同步检波图6-6锁相同步检波的原理框图工作原理：输入为调幅信号或带有导频的单边带信号，LF的通频带很窄，使锁相环路锁定在调幅信号的载频上，这样压控振荡器就可以提供能跟踪调幅信号载波频率变化的同步信号。
再利用同步检波器可以得到解调电压输出。
注意：压控振荡器输出电压与输入已调信号的载波电压间有π/2的固定相移，因此须经过π/2的移相器加到同步检波器上，这样才能使VCO输出电压与已调信号的载波电压同相。
四、锁相接收机（利用窄带跟踪特性）信号频率漂移较严重时，若采用普通接收机，就要求带宽较宽，这可能导致接收机输出信噪比严重下降而无法检出有用信号采用锁相接收机，利用PLL 的窄带跟踪特性，就可自动跟踪信号频率进行接收，有效提高输出信噪比。
图6-7 锁相接收机原理框图学习项目小结：通信与电子设备中广泛采用的反馈控制电路有自动增益控制电路（AGC）、自动频率控制电路（AFC）和自动相位控制电路（APC），它们用来改善和提高整机的性能。
AGC用来稳定输出电压或电流的幅度；AFC 用于维持工作频率的稳定；APC 又称锁相环路（PLL），用于实现两个电信号的相位同步。
锁相环路是利用相位的调节以消除频率误差的自动控制系统，由鉴相器、环路滤波器、压控振荡器等组成。
当环路锁定时，环路输出信号频率与输入信号（参考信号）频率相等，但两信号之间保持一恒定的剩余相位误差。
锁相环路广泛应用于滤波、频率合成、调制与解调等方面。
在锁相环路中应搞清楚两种自动调节过程，若锁相环路的初始状态是失锁的，通过自身的调节，由失锁进入锁定的过程称为捕捉过程；若环路初始状态是锁定的，因某种原因使频率发生变化，环路通过自身的调节来维持锁定的过程，称为跟踪过程。
捕捉特性用捕捉带表示，跟踪特性用同步带表示。
锁相频率合成器由基准频率产生器和锁相环路构成，基准频率产生器为合成器提供高稳定的参考频率，锁相环路则利用其良好的窄带跟踪特性，使输出频率保持在参考频率的稳定度上。
采用多环锁相或吞脉冲可变分频器，可使锁相频率合成器的工作频率提高，又可获得所需的频率间隔。
2、项目训练项目训练十三锁相式数字频率合成器实验一、实验目的1. 进一步加深对锁相环工作的基本原理。
2. 掌握锁相式数字频率合成电路的工作原理。
二、预习要求复习反馈控制电路的相关知识。
三、实验仪器设备1. 双踪示波器；2. 频率计3. TPE-GP3 高频电路实验箱主机箱四、实验电路说明锁相式数字频率合成电路结构框图见图17-1。
图17－1 频率合成电路结构框图1. 锁相式数字频率合成电路的组成及工作原理图中结构可由CD4046及外围电路组成，其中相位比较器和压控振荡器功能电路由CD4046完成。
1／N分频电路是由三组可预置分频电路完成，各组均由CD4522可编程二进制4位1／N计数器组成，每组分频可用“接入+5V的方法”以8421码的形式对计数器进行预置，也可用单片机编程去控制，分频比的选择范围为1～999（针对三组分频电路而言），总共可预置999个频率点，它是构成锁相式数字频率合成器的重要单元电路，即可编程分频电路。
按所需分频比，先预置各位（即个位、十位和百位）的数据，然后输入频率为f i 的方波信号U i到CD4046的相位比较器SIGN in端(14脚)，压控振荡器产生频率为f0的输出信号U0，经可编程分频电路分频，得到频率为f f的方波信号U f，送至CD4046的相位比较器COMP in(3脚)。
两个信号经CD4046相位比较器的比较，锁相环锁定时可得到：fi ＝ff已知：f i＝f0/N则：f0＝Nf i因此，当f i保持不变，改变可编程分频电路的分频比N，压控振荡器（VCO）的输出频率f0(也就是频率合成器的输出频率)就会相应改变。
由此可知，只要输入任意固定信号频率f i(在一定的频率范围内)，就可得到所需要的频率，其频率间隔为f i，选择不同的f i，就可获得不同的f i频率间隔。
例如：设f i=2KHz N=64则: f0=N×f i=64×2KHz=128KHz。
2. 实验电路使用的相位比较器和环路低通滤波器CD4046内部有两个相位比较器，其中相位比较器要使锁相范围尽量大，一般要求两个比较信号（进入CD4046的3和14脚）的占空比必须为50％的方波，而相位比较器Ⅱ为过沿控制式比较器，只由两个信号的上升沿作用，所以不要求波形占空比必须为50％的方波。
本实验电路的锁相环电路与锁相式数字频率合成器电路二者均组合在一起，由于相位比较器的比较信号来自于可编程分频电路，占空比不是50％的方波，所以本实验电路就选用了相位比较器Ⅱ。
它具有鉴频和鉴相功能，当两个输入信号U i和U f频率差较大时，环路从鉴相工作状态自动转入鉴频工作状态，迫使f f逼近f i，当f f=f i时，环路由鉴频器工作状态自动转入鉴相工作状态，这种鉴相器将鉴频与鉴相结合起来工作，的确很方便。
相位比较器Ⅱ输出的相位误差电压是周期性脉冲波形，需使用低通滤波器将其滤波平滑，得到一直流控制电压，用来控制VCO（压控振荡器）的频率和相位，使其向减小误差的方向变化，从而消除频差与相差，达到锁定状态。
而高频噪声和其它交流谐波分量将被滤波器抑制。
实验电路中的低通滤波器是由R、C元件组成的。
五、实验内容与步骤实验电路原理图下图17－2（实验箱上CD4046“芯片图形”中的R1R2标反，以指导书中的图形为准）1. 实验说明(1) 在实验箱上找到锁相式数字频率合成电路单元，分清各个单元和器件的功能与作用。