数电实验报告 实验二 利用MSI设计组合逻辑电路
数字电子电路 数电 实验报告 组合逻辑电路设计
装……订……线组合逻辑电路设计一、实验目的1、掌握用基本门电路实现组合电路的设计方法。
2、掌握实现组合电路的连接及调试方法。
通过功能验证锻炼解决实际问题的能力。
二、实验内容（一）概论设计电路的一般过程：实际逻辑问题→抽象逻辑问题→列真值表→画卡诺图→图形化简→简化表达式→画出逻辑图设计中应该注意的问题：卡诺图或公式化简是实现组合电路设计的关键步骤。
为使电路简单，使用器件最少，往往要对不同的化简方法进行比较，得到一个合理的电路。
对于多输出实现组合电路，为了使得总的逻辑电路最简，在各个输出函数化简时不能孤立地考虑各个输出函数如何化简，而应注意尽可能找出多个输出函数的同类项，使总体设计最简。
（二）实践实验题目实验要求：从实验内容所列的题目中选择一个题目进行设计，设计方法和方案不限。
要求首先进行计算机仿真，实现题目功能。
然后在数字实验系统中完成实际操作。
自行设计测试表格，完成实际电路的测试。
（三）实验设计（1）设计一个四人表决电路要求：四人表决（用电平开关表决，当开关为高电平时表示同意，当开关为低电平时表示反对）时，当多数人通过时（三个以上开关为高电平）用发光二极管显示有效，否则发光二极管显示无效。
试用基本逻辑门设计该电路。
具体电路形式不限。
并在实验台上进行调试及验证。
（2）器材：数字试验系统一台，TTL型集成电路与门74LS11，或门74LS32各一块。
（3）电路设计过程根据设计任务要求建立输入、输出变量，并列出真值表：A、B、C、D为表决输入信号，Q为输出显示信号。
装……订……线三、实验步骤1、选好芯片，并连线布线图2、测试结果真值表根据真值表写出逻辑表达式Q=ABCD+ ABC’D+AB’CD+A’BCD+ABCD=ABC+ABD+ACD+BCD′用逻辑表达式化简法简化逻辑表达式Q=ABC+ABD+ACD+BCD=AB(C+D)+CD(A+B)=ABC′D′+A′B′CD四、实验总结本次实验总体效果较为满意，通过做表决器实验，了解到了芯片的用途，与书本相结合。
实验二 利用MSI设计组合逻辑电路实验报告
实验二利用 MSI 设计组合逻辑电路实验报告一、实验目的1. 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法 2. 掌握用 MSI 设计的组合逻辑电路的方法二、实验预习1.数据分配器 proteus 仿真图示波器上依次显示的是 F0 F1 F2 F3 F4 F5 F6 F7 的波形 真值表： A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 FN = NotD C F0 0 NotD 1 1 0 1 1 1 0 1 1 1 0 1 1 1 N = (ABC)2 F1 1 NotD 1 1 1 1 1 1 F2 1 1 NotD 1 1 1 1 1 F3 1 1 1 NotD 1 1 1 1 F4 1 1 1 1 NotD 1 1 1 F5 1 1 1 1 1 NotD 1 1 F6 1 1 1 1 1 1 NotD 1 F7 1 1 1 1 1 1 1 NotD2.LU 逻辑单元 proteus 仿真图通过示波器观察 Q0 Q1 Q2 Q3 和 Y 的波形 真值表： S1 S1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 S0 S0 0 0 1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Y A A*B 0 A+B 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 0 0 1 1 0 1 1 1 0 1 1 0 1 1 0 01 10 1A 异或 B NotA3.AU 算术单元设计真值表如下： S 0 0 0 0 1 1 1 1A 0 0 1 1 0 0 1 1B 0 1 0 1 0 1 0 1输出 Y 0 1 1 0 0 1 1 0进/借位 Cn 0 0 0 1 0 1 0 0卡诺图化简如下：根据卡诺图化简所得， 在 Proteus 上进行仿真模拟① 利用卡诺图化简后只使用门电路实现：② 使用 74LS138 实现：③ 使用 74LS151 实现：4.ALU 算术逻辑单元S2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1S1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0S0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1Y 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0Cn10100000 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 0 0 0 0 0 0 01 0 1 0 0 1 1 1 0 1 0 1 0 1 1 0 1 0 1 1 0 1 0 1 1 0 0 1 1 0 1 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 0 1 1 1 1 0 0 1 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 1 1 1 0 1 0 1 0 1 1 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 0 1 1 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 0 0 0 1 1 1 1 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 真值表如上 S2、S1、S0 为 0 0 0 时 Y=AB S2、S1、S0 为 0 0 1 时 Y=A+B S2、S1、S0 为 0 1 0 时 Y=NotA S2、S1、S0 为 0 1 1 时 Y=NotB S2、S1、S0 为 1 0 0 时 Y=A⊕B S2、S1、S0 为 1 1 1 时 Y=0 当 S2、S1、S0 分别为 101 和 110 时，利用卡诺图化简如下： S2、S1、S0 为 101 时：S2、S1、S0 为 110 时：根据真值表和卡诺图，在 proteus 上进行仿真模拟如下：S2、S1、S0 的控制，通过此处的导线接法改变来控制三、实验原理中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能 而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数四、实验内容1.数据分配器：波形图如下： （从上到下依次为 clock、 C、B、A、F0、F1、F2、F3、F4、 F5、F6、F7 的波形)clock C B A F0 F1 F2 F3 F4 F5 F6 F7此时 A B C 为 0 0 0 F0 = 0 此时 A B C 为 0 0 1 F1 = 0 .。
msi组合逻辑电路的设计实验报告
msi组合逻辑电路的设计实验报告MSI组合逻辑电路的设计实验报告引言：在现代电子技术中，组合逻辑电路被广泛应用于各种数字系统中，如计算机、通信设备等。
MSI（Medium Scale Integration）组合逻辑电路是一种集成度适中的电路，具有较高的可靠性和性能。
本实验旨在通过设计和实现MSI组合逻辑电路，加深对数字电路设计原理的理解，并掌握实际电路的搭建和测试技巧。
实验目的：1. 理解MSI组合逻辑电路的基本原理和设计方法；2. 学会使用逻辑门、多路选择器、译码器等基本元件进行电路设计；3. 掌握数字电路的搭建和测试技巧；4. 分析电路的功能和性能，并提出改进方案。
实验内容：本实验分为两个部分，分别是设计一个4位全加器和一个4位比较器。
1. 4位全加器设计：全加器是一种常见的组合逻辑电路，用于实现两个二进制数的加法运算。
通过使用逻辑门和多路选择器，可以设计一个4位全加器电路。
首先，根据全加器的真值表，使用逻辑门设计出每一位的和与进位输出。
然后，使用多路选择器将每一位的进位输出与前一位的进位输入相连接，形成级联的全加器电路。
接下来，根据设计的电路原理图，使用数字电路实验箱搭建电路，并连接输入输出信号。
对电路进行测试，验证其功能和性能。
2. 4位比较器设计：比较器是一种用于比较两个二进制数大小的组合逻辑电路。
通过使用译码器和逻辑门，可以设计一个4位比较器电路。
首先，根据比较器的真值表，使用译码器将两个4位二进制数进行解码，得到各位的比较结果。
然后，使用逻辑门将各位的比较结果进行逻辑运算，得到最终的比较结果。
接下来，根据设计的电路原理图，使用数字电路实验箱搭建电路，并连接输入输出信号。
对电路进行测试，验证其功能和性能。
实验结果与分析：通过实验，我们成功设计并实现了4位全加器和4位比较器电路。
经过测试，电路在各种输入情况下均能正常工作，输出结果与预期一致。
然而，我们也发现了一些问题。
首先，电路的延迟时间较长，导致输出信号的响应稍有延迟。
msi组合逻辑电路的设计实验报告
msi组合逻辑电路的设计实验报告Title: Design Experiment Report of MSI Combinational Logic CircuitIntroductionIn the field of digital electronics, MSI (Medium Scale Integration) combinational logic circuits play a crucial role in performing various logical operations. These circuits are designed using basic logic gates such as AND, OR, and NOT gates to create complex logical functions. In this experiment, we aimed to design and implement an MSI combinational logic circuit using basic logic gates and analyze its functionality.Design and ImplementationThe first step in the experiment was to identify the logical function that the MSI combinational logic circuit needed to perform. Based on the given requirements, we selected the appropriate combination of basic logic gates to implement the desired function. The circuit was then designed using a combination of AND, OR, and NOT gates to achieve the desired logical operation.Once the circuit design was finalized, the next step was to implement it on a breadboard using standard logic ICs. The connections were carefully made according to the circuit diagram, and the inputs and outputs were verified to ensure proper functionality. The circuit was then powered up, and the inputs were varied to observe the corresponding outputs.Analysis and ResultsUpon testing the MSI combinational logic circuit, we observed that it accuratelyperformed the desired logical function. The inputs were processed through the circuit, and the outputs were generated as expected based on the logic gates' configuration. The circuit demonstrated the principles of Boolean algebra and logic gates in action, showcasing the power of digital logic in processing binary information.Furthermore, the experiment allowed us to gain insights into the behavior of MSI combinational logic circuits and their applications in digital systems. We also learned about the importance of proper circuit design and implementation techniques to ensure reliable operation.ConclusionIn conclusion, the design and implementation of an MSI combinational logic circuit proved to be a valuable learning experience in the field of digital electronics. The experiment provided hands-on experience in creating complex logical functions using basic logic gates and understanding the principles of digital logic design. The successful operation of the circuit demonstrated the practical application of MSI combinational logic circuits in real-world digital systems. Overall, the experiment enhanced our understanding of digital logic and its significance in modern technology.。
组合逻辑电路的设计实验报告
竭诚为您提供优质文档/双击可除组合逻辑电路的设计实验报告篇一：数电实验报告实验二组合逻辑电路的设计实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。
2.熟悉组合电路的特点。
二、实验仪器及材料a)TDs-4数电实验箱、双踪示波器、数字万用表。
b)参考元件：74Ls86、74Ls00。
三、预习要求及思考题1．预习要求：1）所用中规模集成组件的功能、外部引线排列及使用方法。
2)组合逻辑电路的功能特点和结构特点.3)中规模集成组件一般分析及设计方法.4）用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案？四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
五、实验内容1．用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）设计一个一位全加器。
1）列出真值表,如下表2-1。
其中Ai、bi、ci分别为一个加数、另一个加数、低位向本位的进位；si、ci+1分别为本位和、本位向高位的进位。
2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74Ls86）和四2输入与非门（74Ls00）实现的表达式。
4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。
按图选择需要的集成块及门电路连线，将Ai、bi、ci接逻辑开关，输出si、ci+1接发光二极管。
改变输入信号的状态验证真值表。
2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（b），一枪打兔子（c）。
数电实验报告实验二组合逻辑电路的设计方案
实验二组合逻辑电路的设计一、实验目的1.掌握组合逻辑电路的设计方法及功能测试方法。
2.熟悉组合电路的特点。
二、实验仪器及材料a) TDS-4数电实验箱、双踪示波器、数字万用表。
b) 参考元件：74LS86、74LS00。
三、预习要求及思考题1．预习要求：1）所用中规模集成组件的功能、外部引线排列及使用方法。
2) 组合逻辑电路的功能特点和结构特点.3) 中规模集成组件一般分析及设计方法.4）用multisim软件对实验进行仿真并分析实验是否成功。
2.思考题在进行组合逻辑电路设计时，什么是最佳设计方案？四、实验原理1．本实验所用到的集成电路的引脚功能图见附录2.用集成电路进行组合逻辑电路设计的一般步骤是：1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表；2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式；3）画出逻辑图；4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。
五、实验内容1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。
1）列出真值表,如下表2-1。
其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。
2）由表2-1全加器真值表写出函数表达式。
3）将上面两逻辑表达式转换为能用四2输入异或门（74LS86）和四2输入与非门（74LS00）实现的表达式。
4）画出逻辑电路图如图2-1，并在图中标明芯片引脚号。
按图选择需要的集成块及门电路连线，将A i、B i、C i接逻辑开关，输出Si、Ci+1接发光二极管。
改变输入信号的状态验证真值表。
2.在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（B），一枪打兔子（C）。
规则是：打中两枪并且其中有一枪必须是打中鸟者得奖（Z）。
试用与非门设计判断得奖的电路。
msi组合逻辑电路实验报告
msi组合逻辑电路实验报告MSI组合逻辑电路实验报告引言组合逻辑电路是现代电子技术中的重要组成部分，它由多个逻辑门组成，能够根据输入信号的不同组合产生相应的输出信号。
本次实验旨在通过搭建MSI （Medium Scale Integration）组合逻辑电路，探索其工作原理和应用。
实验背景MSI组合逻辑电路是一种将多个逻辑门集成在一起的电路，常见的MSI芯片有译码器、编码器、多路选择器等。
这些芯片在数字电路设计和计算机体系结构中扮演着重要的角色。
通过实验，我们将深入了解MSI组合逻辑电路的内部结构和功能。
实验目的1. 熟悉MSI组合逻辑电路的基本原理和工作方式；2. 学会使用逻辑门芯片搭建MSI组合逻辑电路；3. 掌握MSI组合逻辑电路在实际应用中的使用方法。
实验步骤1. 准备实验器材和材料：逻辑门芯片、电路板、导线等；2. 根据实验要求，选择适当的逻辑门芯片，并将其插入电路板上的对应位置；3. 按照电路图连接逻辑门芯片之间的输入和输出引脚；4. 检查电路连接是否正确，并确保没有短路或接触不良的情况；5. 接通电源，观察和记录电路的输出结果；6. 根据实验要求，对电路进行调试和优化，确保其正常工作。
实验结果与分析通过实验，我们成功搭建了MSI组合逻辑电路，并观察到了其在不同输入组合下产生的输出结果。
通过对实验数据的分析，我们可以得出以下结论：1. MSI组合逻辑电路具有灵活性和可扩展性。
通过简单的连接和配置，我们可以实现不同的逻辑功能，满足不同的应用需求。
2. MSI组合逻辑电路的性能受到逻辑门芯片的质量和参数的影响。
选择合适的逻辑门芯片对电路的性能和稳定性具有重要意义。
3. 调试和优化是搭建MSI组合逻辑电路的关键步骤。
在实验过程中，我们发现一些连接错误和电路故障，通过仔细检查和调整，最终使电路正常工作。
实验应用MSI组合逻辑电路在实际应用中具有广泛的应用场景，以下是一些常见的应用案例：1. 译码器：将输入的二进制信号转换为对应的输出信号，用于解码和控制信号的生成。
数电实验报告 实验二 利用MSI设计组合逻辑电路
实验二利用MSI设计组合逻辑电路【实验目的】1.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能和使用方法2.掌握用MSI设计的组合逻辑电路方法【实验仪器】1.数字电路实验箱、数字万用表、示波器2.虚拟器件：74LS00、74LS197、74LS138、74LS151 74LS73 74LS86【实验设计与分析】1.数据分配器（1）由数据分配器真值表分析可知，当D=0时，全线路输出为1，而当D=1时，F0~F7输出与地址端ABC相关，二进制地址值代表的十进制数n刚好为D’，而其他位值为1,’= A’B’C’F即F= (A’B’C’)’同理F1= (A’B’C)’F3= (A’BC)’F4= (A B’C’)’F5= （AB’C)’F6= (ABC’)’F7= (ABC)’Y O = GsS2’S1’S’即Y 0’= (Gs’S2’S1’S’)’同理Y 1’= (Gs’S2’S1’S)’Y 3’= (Gs’S2’S1S)’Y 4’= (Gs’S2S1’S’)’Y 5’=（Gs’S2S1’S)’Y 6’= (Gs’S2S1S’)’Y 7’= (Gs’S2S1S)’显然当Gs=1时， Y’= F(3)对比（2）中不同Gs条件下译码器和数据分配器的真值表可以发现，当另Gs’与数据输入D信号一致，S2~S0作为地址段输入的A B C,两者真值表一致，即使译码器变成了数据分配器。
Gs输入端有3端，令G1为数据D输入，其他两端接低电平。
（4）电路设计(5)仿真波形2.LU(Logic Unit逻辑单元)设计（1）分析LU功能，得出如下真值表利用74LS151实现数据选择，那么无需计算逻辑表达式，无需卡诺图化简（2）16行真值化简为8行真值若用2组74LS151,可联合成16路输出，若只用1组74LS151,则需要把Y的值与其中一个输入变量联合起来12351X 0=X4=S1X6=X7=S1’故简化成了设计（3）根据（1）&（2）的真值表分析，可以发现有4组输入变量，1组输出变量，其中s1通过把数据输入端的值与S1关联而简化，故利用3组变量实现了16组输出结果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
设计，而不是只因为熟悉门电路设计就使用它。
本实验一共完成了两次，一次使用门电路完成，一次使用 74LS138 完
成。真值表如下：
S
P1
P2
C1
Cn
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
0
0
1
0
1
1
1
1
1
0
1
0
1
1
1
0
0
用门电路实现 得出表达式 C1 = P1 +P2 ，用 74LS86 上的异或门实现
Cn = *P2*S + P1*P2* = P2*( *S + P1* )，用 74LS86 和 74LS08 实现。
实验过程与结果：
按实验内容连接电路，先将 F0-F7 分别接到 8 个 led，用单步脉冲检 查电路是否连接正确。LED 灯亮灭情况无误后，74LS197 接 10KHz 方 波输入信号，用示波器观察并记录下了各组信号。由于疏忽，报告里 照片中只有 F0-F7 的波形，有完整波形的图像并未记录下来，但就
数据输入端：当 ALU 进行全加（全减）运算时，三个数据输入端分别 为被加数（被减数）、加数（减数）、进位（借位）。当 ALU 进行逻辑 运算（与、或、非、异或）时，三个数据输入端中的两个作为操作数 的输入，另外一个可以忽略。 输出端：当 ALU 进行全加（全减）运算时，两个输出端分别为和（差）、 进位（借位）。当 ALU 进行逻辑运算时，两个输出端为逻辑运算的结 果和结果的取反。 一种供参考的 ALU 功能表： 提示：ALU 的输入端接六位计数器（000000~111111）的输出。
用 74LS138 实现
由真值表可知，C1 对应
，Cn 对应
，用 74LS20
实现。
实验总结：
注意记录每个实验的示波器波形，作为实验报告的资料和实验的存
档。
示波器的使用已较为熟练，接触不良的影响依然存在。
学习到的新知识要会使用，不能停留在以前的思维方式，例如学会了
使用 MSI 设计逻辑电路，设计起来比门电路简单的话，就使用 MSI
候，可由逻辑图写出。
从上式可看出。 - 同时又是 S2、S1、S0 这三个变量的全部最小项 的译码输出。所以这种译码器也叫最小项译码器。如果将 S2、S1、S0 当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当 的组合起来，便可产生任何形式的三变量组合逻辑函数。 用逻辑选择器实现组合逻辑电路 数据选择器的功能是从一组输入数据中选出某一个信号输出。或称为 多路开关。如双四选一数据选择器 74LS153
数电实验报告
实验二 利用 MSI 设计组合逻辑电路
姓名： 学号： 班级： 院系： 指导老师：
2016 年
目录
实验目的： 错误!未定义书签。
实验器件与仪器： 错误!未定义书签。 实验原理： 错误!未定义书签。 实验内容： 错误!未定义书签。 实验过程： 错误!未定义书签。 实验总结： 错误!未定义书签。
Y1 和 Y2 为两个独立的输出端， 和 为附加控制端用于控制电路工 作状态和扩展功能。A1、A0 为地址输入端。D10、D11、D12、D13 或 D20、D21、D22、D23 为数据输入端。通过选定不同的地址代码即 可从 4 个数据输入端选出要的一个，并送到输出端 Y。输出逻辑式可 写成
其简化真值表如下表所示。
F0-F7 波形可知，本实验电路达到了设计目标。
74LS197 的十六进制输出 Q3、Q2 作为 S2 和 S1 端的输入，Q1 作为 S0
端的输入，对应 A 信号。Q0 作为 B 信号输入。
真值表如下：
S1
S0
A
B
Y
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
1
0
1
0
0
0
0
1
0
1
1
0
1
1
0
1
0
1
1
1
1
表所示，试用 3 线-8 线译码器 74LS138 实现该电路。将 74LS197 连接 成八进制作为电路的输入信号源，将 Q1Q2Q3 分别与 ABC 连接，D 接 模拟开关，静态检测正确后，用示波器观察并记录 D = 1 时，CP、A、 B、C 及 F0-F7 的波形。 LU（Logic Unit，逻辑单元）设计，在实验箱上实现。 用八选一数据选择器 151 设计一个函数发生器电路，它的功能如下表 所示。待静态测试检查电路工作正常后，进行动态测试。将 74LS197 连接成十六进制作为电路的输入信号源，用示波器观察并记录 CP、 S1、S0、A、B、Y 的波形。 AU（Arithmetic Unit，算术单元）设计，在实验箱上实现。 设计一个半加半减器，输入为 S、A、B，其中 S 为功能选择口。当 S = 0 时输出 A+B 及进位；当 S=1 时输出 A-B 及借位。 利用卡诺图化简后只用门电路实现。 使用 74LS138 实现。 使用 74LS151 实现，可分两次连线单独记录和/差结果、进/借位结果、 或使用两块 74LS151 实现。 ALU（Arithmetic & Logic Unit，算术逻辑单元，本内容只做仿真） 用 proteus 设计一个六输入二输出的 ALU。 六个输入包括了三个控制端和三个数据输入端。 控制端：S2、S1、S0 决定 ALU 的 8 种功能，其中指定 6 种功能为与、 或、非、异或、全加、全减，剩余功能自由拟定。
实验：
实验目的：
熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使 用方法。 掌握用 MSI 设计的组合逻辑电路的方法。
实验器件与仪器：
数字电路实验箱、数字万用表、示波器。 虚拟器件：74LS00，74LS197，74LS138，74LS151
实验原理：
中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻 辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现 任意逻辑函数。 用译码器实现组合逻辑电路 译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。 如 3 线-8 线译码器。当附加控制门 Gs 的输入为高电平（S = 1）的时
1
0
0
0
0
1
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
0
最终得出 D0-D7 输入端连接如下图：
由于时间关系，本实验没经过单步调试的过程，直接用 10kHz 的方波 作为 74LS197 的输入信号，用示波器观察得波形如下图：
在后来添加的白线的后面，依次显示对应真值表顺序的波形。
S1
A1
A0
Y1
1
X
X
0
0
0
0
D10
0
0
1
D11
0
1
0
D12
0
1
1
D13
从上述可知，如果将 A1A0 作为两个输入变量，同时令 D10、D11、 D12、D13 为第三个输入变量的适当状态（包括原变量、反变量、0 和 1），就可以在数据选择器的输出端产生任何形式的三变量组合逻 辑电路。
实验内容：
数据分配器与数据选择器功能正好相反。它是将一路信号送到地址选 择信号指定的输出。如输入为 D，地址信号为 A、B、C，可将 D 按地 址分配到八路输出 F0、F1、F2、F3、F4、F5、F6、F7。其真值表如下