微机原理课后题答案(5-7章)分解
微机原理课后题答案(5-7章)分析
（1）写出6116芯片的存储容量；
（2）分析每片6116所占的内存地址范围。
答：
（1）6116芯片的存储容量是2k*8bit
（2）第一片6116的内存地址范围是F1000H~F17FFH
第二片6116的内存地址范围是F1800H~F1FFFH
7．在多级存储体系结构中，Cache-主存结构主要用于解决（D）的问题。
A.主存容量不足B.主存与辅存速度不匹配
C.辅存与CPU速度不匹配D.主存与CPU速度不匹配
8．动态RAM的特点之一是（BD）。
A.能永久保存存入的信息B.需要刷新电路
C.不需要刷新电路D.存取速度高于静态RAM
二、填空题
1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是Cache存储器，它是由DRAM类型的芯片构成，而主存储器则是由SRAM类型的芯片构成。
第
一、单项选择题
1．8086CPU在执行IN AL，DX指令时，DX寄存器的内容输出到（A）上。
A.地址总线B.数据总线C.存储器D.寄存器
2．在CPU与外设进行数据传送时，下列（C）方式可提高系统的工作效率。
A.无条件传送B.查询传送C.中断传送D.前三项均可
3．外部设备的端口包括（ABC）。
A.数据端口B.状态端口C.控制端口D.写保护口
第
一、选择题
1．下列（B）不是半导体存储器芯片的性能指标。
A.存储容量B.存储结构C.集成度D.最大存储时间
2．高速缓存由（B）构成。
A. SRAMB. DRAMC. EPROMD.硬磁盘
3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要（D）个存储芯片。
微机原理课后习题参考答案
微机原理课后习题参考答案第1部分微型计算机基础知识1.1 微处理器、微型计算机和微型计算机系统三者之间有什么不同？【解】微处理器：指计算机内部对数据进行处理并对处理过程进行控制的部件，伴随着大规模集成电路技术的迅速发展，芯片集成密度越来越高，CPU可以集成在一个半导体芯片上，这种具有中央处理器功能的大规模集成电路器件，被统称为“微处理器”。
微型计算机：简称“微型机”、“微机”，也称“微电脑”。
由大规模集成电路组成的、体积较小的电子计算机。
由微处理机(核心)、存储片、输入和输出片、系统总线等组成。
特点是体积小、灵活性大、价格便宜、使用方便。
微型计算机系统：简称“微机系统”。
由微型计算机、显示器、输入输出设备、电源及控制面板等组成的计算机系统。
配有操作系统、高级语言和多种工具性软件等。
1.2 CPU在内部结构上由哪几部分组成？CPU应该具备哪些主要功能？【解】CPU在内部结构上由运算器、控制器、寄存器阵列和内部总线等各部分构成，其主要功能是完成各种算数及逻辑运算，并实现对整个微型计算机控制，为此，其内部又必须具备传递和暂存数据的功能。
1.3 微型计算机采用总线结构有什么优点？【解】①简化了系统结构，便于系统设计制造；②大大减少了连线数目，便于布线，减小体积，提高系统的可靠性；③便于接口设计，所有与总线连接的设备均采用类似的接口；④便于系统的扩充、更新与灵活配置，易于实现系统的模块化；⑤便于设备的软件设计，所有接口的软件就是对不同的口地址进行操作；⑥便于故障诊断和维修，同时也降低了成本。
总线的逻辑电路有些是三态的，即输出电平有三种状态：逻辑“0”，逻辑“1”和“高阻”态。
1.4计算机总线有哪些，分别是什么？【解】总线按其信号线上传输的信息性质可分为三组：①数据总线，一般情况下是双向总线；②地址总线，单向总线，是微处理器或其他主设备发出的地址信号线；③ 控制总线，微处理器与存储器或接口等之间1．5 数据总线和地址总线在结构上有什么不同之处？如果一个系统的数据和地址合用一套总线或者合用部分总线，那么要靠什么来区分地址和数据？【解】数据总线（DB）为双向结构，数据在CPU与存储器或I/O 接口之间的传送是双向的，（数据既可以读也可以写），其宽度通常与微处理器的字长相同。
微机原理课后题答案(5-7章)分解
第5章存储器系统一、选择题1．下列（B）不是半导体存储器芯片的性能指标。
A. 存储容量B. 存储结构C. 集成度D. 最大存储时间2．高速缓存由（B）构成。
A. SRAMB. DRAMC. EPROMD. 硬磁盘3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要（D）个存储芯片。
A. 2B. 8C. 32D. 164．安排2764芯片内第一个单元的地址是1000H，则该芯片的最末单元的地址是（D）。
A. 1FFFHB. 17FFHC. 27FFHD. 2FFFH5．一片容量为8KB的存储芯片，若用其组成1MB内存，需（ C ）片。
A. 120B. 124C. 128D. 1326．外存储器包括（A B E F ）。
A. 软磁盘B. 磁带C. SRAMD. BIOSE. 硬磁盘F. 光盘7．在多级存储体系结构中，Cache-主存结构主要用于解决（D ）的问题。
A. 主存容量不足B. 主存与辅存速度不匹配C. 辅存与CPU速度不匹配D. 主存与CPU速度不匹配8．动态RAM的特点之一是（BD ）。
A. 能永久保存存入的信息B. 需要刷新电路C. 不需要刷新电路D. 存取速度高于静态RAM二、填空题1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是Cache 存储器，它是由DRAM 类型的芯片构成，而主存储器则是由SRAM 类型的芯片构成。
2．将存储器与系统相连的译码片选方式有线选法、部分地址译码法和全地址译码法。
3．若存储空间的首地址为1000H，存储容量为1K×8、2K×8、4K×8H 和8K×8的存储器所对应的末地址分别为13FFH 、17FFH 、1FFFH 和2FFFH 。
4．微机系统中存储器通常被视为Cache 、主存、辅存三级结构。
三、综合题1．某微机系统中内存的首地址为3000H，末地址为63FFH，求其内存容量。
微机原理与接口技术复习5--7章及答案
判断题1．EPROM是指可擦除可编程随机读写存储器。
2．在查询方式下输入输出时，在I/O接口中设有状态寄存器，通过它来确定I/O设备是否准备好。
输入时，准备好表示已满；输出时，准备好表示已空。
3．无条件式的I/O是按先读状态口，再读数据口的顺序传送数据的。
4．I/O数据缓冲器主要用于协调CPU与外设在速度上的差异。
5．查询式输入输出是按先读状态端口，后读/写数据端口的顺序传送数据的。
6．连接CPU和外设的接口电路中必须要有状态端口。
7．总线是专门用于完成数据传送的一组信号线。
8．I/O接口的基本功能之一是完成数据的缓冲。
9．要实现微机与慢速外设间的数据传送，只能利用查询方式完成。
1) Y 2 ) Y3) Y4) Y 5) Y6) X 7) X 8)Y9) X1．单片8259A最多可接8个中断源。
2.在可屏蔽中断的嵌套原则中，不允许低级中断打断高级中断，但允许同级中断相互打断。
3.同一片8259的8个中断源的中断向量在中断向量表中可以不连续存放。
(不要求）4.利用8259A对外中断进行管理时，只能管理8个中断源。
5.在中断接口电路中，由中断请求寄存器来保存外设的中断请求信号。
6.8259A送给CPU的中断请求信号是通过INT发出的。
1Y 2X 3X 4X 5Y 6Y填空题1、在微机系统中，端口编址方式一般有___________和___________两种方式。
2、微机系统与外设间的信息交换方式有————、————、————和————.3.用2K×8的SRAM芯片组成32K×16的存储器，共需SRAM芯片（）片。
4．为保证动态RAM中的内容不消失，需要进行( ) 操作。
5．构成64K*8的存储系统，需8K*1的芯片( )片。
1、统一编址，独立编址2、无条件，查询，中断，DMA3、324、定时刷新5、646、8086和8088的地址总线有（）根，能寻址（）MB的存储器空间。
7.8086CPU从偶地址中按字节读时，存储器数据进入数据总线的( ) ；从奇地址按字节读时，进入数据总线的( )。
微机原理与接口技术 第5章课后作业答案
4
D0～ D7 8088系统 BUS
D0～ D7 · · · A0 SRAM 6116
A0 A 10
MEMW
A 10
R/W OE D0～ D7 CS
MEMR
D0～ D7 A0 · · ·
A0 A 10 R/W OE CS
A 10
MEMW MEMR & A 18 A 17 A 19 A 16 A 15 A 14 A 13 A 12 A 11
5.10 74LS138译码器的接线图如教材第245页的图5-47所示，试判断其输出端Y0#、Y3#、Y5#和 Y7＃所决定的内存地址范围。
解：因为是部分地址译码（A17不参加译码），故每个译码输出对应2个地址范围： Y0＃：00000H ～ 01FFFH 和 20000H ～ 21FFFH Y3＃：06000H ～ 07FFFH 和 26000H ～ 27FFFH
5.2 为什么动态RAM需要定时刷新？
解：DRAM的存储元以电容来存储信息，由于存在漏电现象，电容中存储的电荷会逐渐泄漏，从而使信息丢失或出 现错误。因此需要对这些电容定时进行“刷新”。 5.3 CPU寻址内存的能力最基本的因素取决于___________。 解：地址总线的宽度。 5.4 试利用全地址译码将6264芯片接到8088系统总线上，使其所占地址范围为32000H～33FFFH。 解：将地址范围展开成二进制形式如下图所示。 0011 0010 0000 0000 0000 0011 0011 1111 1111 1111
解：
（1）特点是：它结合了RAM和ROM的优点，读写速度接近于RAM，断电后信息又不会丢失。 （2）28F040的编程过程详见教材第222～223页。 5.14 什么是Cache？它能够极大地提高计算机的处理能力是基于什么原理？ 解： （1）Cache 是位于CPU与主存之间的高速小容量存储器。 （2）它能够极大地提高计算机的处理能力，是基于程序和数据访问的局部性原理。 5.15 若主存DRAM的的存取周期为70ns，Cache的存取周期为5ns，有它们构成的存储器的平 均存取周期是多少？ 解：平均存取周期约为 70×0.1ns + 5×0.9ns =11.5ns。
微机原理课后答案7
第七章部分习题解答1、指出：（1）MOV AX，V AR；（2）LEA AX，V AR；（3）MOV AX，OFFSET V AR三条指令之间的异同（V AR为数据段的一个变量名称）解: (1)将V AR的一个字送AX，相当于MOV AX，[V AR](2) 将VAR的偏移地址送AX(3) 将VAR的段内偏移地址送AX，功能与(2)相同。
2、若程序中多次使用某一程序段，问将该程序段设计成子程序和定义成宏指令各有何优缺点？答:设计成子程序在整个程序占用内存少，但执行时间长；定义成宏指令程序汇编后占用内存多，但执行时间短。
3、下面列出的是一个汇编源程序中的一个程序段。
试以图形表示出DATA段中各变量在存储器中的存储位置（标明偏移地址及有关单元的内容，制表示）；写出CODE段内汇编后的可执行指令。
TABLDA TA SEGMENTTABL DB‘ABCD’2 DUP（2 DUP（1，2），3）V AR DW 4 DUP（？）DA TA ENDSCODE SEGMENTASSUME CS：CODE，D S：DATAORG 100HLEB1：LEA SI，TABLMOV BX，OFFSET V ARMOV AX，LENGTH V ARMOV AX，TYPE V ARMOV AL，SIZE V ARMOV AH，SIZE TABLMOV CX，（OFFSET V AR－（OFFSET TABL）V ARLEA DX，LEB1解: DATA段各变量的存储情况如右图所示，对CODE段可执行指令注释如下：LEB1：LEA SI，TABL ;将TABL的偏移地址送SIMOV BX，OFFSET V AR ;将V AR的偏移地址送BXMOV AX，LENGTH V AR ;将V AR的项数(4)的送AXMOV AX，TYPE V AR ;将V AR的符号名类型值02送AXMOV AL，SIZE V AR ;将为V AR分配的字节(08)送ALMOV AH，SIZE TABL ; 将为TABL分配的字节(0EH)送ALMOV CX，（OFFSET V AR）－（OFFSET TABL）;将OEH送CXLEA DX，LEB1 将LEB1(100H)送DX。
微机原理课后习题答案
1.3 微型计算机采用总线结构有什么优点？解:采用总线结构，扩大了数据传送的灵活性、减少了连接。
而且总线可以标准化，易于兼容和工业化生产。
2.6 IA-32结构微处理器支持哪几种操作模式？解：IA-32结构支持3种操作模式：保护模式、实地址模式和系统管理模式。
操作模式确定哪些指令和结构特性是可以访问的。
2.14 8086微处理器的总线接口不接有哪些功能？请逐一说明。
解：总线接口单元（BIU）负责与存储器接口；执行单元（EU）执行各种操作。
BIU主要由段寄存器、指令指针、加法器（形成20位地址）和预取的指令流队列等组成。
2.15 8086微处理器的总线接口不见由哪几部分组成？解：8086微处理器中的总线接口单元（BIU）负责CPU与储存器之间的信息传送。
具体地说，BIU既负责从内存的指令部分取出指令，送至指令队列中排队（8086的指令队列有6个字节，而8088的指令队列只有4个字节）；也负责传送执行指令时所需的操作数。
执行单元（EU）负责执行指令规定的操作。
2.16 段寄存器CS=1200H，指令指针寄存器IP=FF00H，此时，指令的物理地址为多少？解：指令的物理地址=12000h+FF00H=21F00H2.17 8086微处理器的执行部件有什么功能？由哪几部分组成？解：8086微处理器的执行部件负责指令的执行。
它主要由算术逻辑单元、标志寄存器和通用寄存器等部分组成。
附：8086CPU从功能上分包括几部分，各有什么功能？3.3 写出下指令中内存操作数的所在地址。
(1)MOV AL,[BX+10](2)MOV [BP+10],AX(3)INC BYTE PTR[SI+5](4)MOV DL,ES:[BX+SI](5)MOV BX,[BP+DI+2]解：（1）数据段BX+10单元（2）堆栈段BP+10单元（3）数据段SI+5字节单元（4）附加段（ES段）BX+SI单元（5）堆栈段BP+DI+2单元3.4 判断下列指令书写是否正确。
微机原理课后习题答案解析
第1章进制及码元1、进制转换129= 81H= 10000001B=201Q298= 12AH= 100101010B=452Q1000= 3E8H= 1111101000B= 1750Q5DH= 1011101 B= 135 Q= 93 D3E8H= 1111101000 B= 1750Q= 1000 D;357Q=11101111 B= 0EF H= 239 D2、进制计算10010110 2FE3 F7，-119 FFF7，-32759 4 73、数据表示围：一个字节的无符号数表示围为0～255，有符号数补码表示围为-l28—+127。
两个字节的无符号数表示围为0～65535，有符号数补码表示围为—32768～+32767。
N位二进制数的无符号数表示围为0～(2N-1)，有符号数(补码)表示围为-2N-1～(2N-1-1).4、35H代表的ASCII字符为'5'，代表十六进制数时等价的十进制值为53 ，代表压缩8421BCD码等价的十进制值为35 ，代表非压缩8421BCD码等价的十进制值为5。
5、FFH代表无符号数时等价的十进制值为255 ，代表补码有符号数时等价的十进制值为一1 ，代表反码有符号数时等价的十进制值为一0 ，代表原码有符号数时等价的十进制值为一l27。
6、—20的8位二进制补码为 ECH ，原码为 94H ，反码为 EBH 。
158的16位二进制补码为009EH，原码为009EH ，反码为 009EH 。
7、英文字符一般在计算机占用（1）个字节，每个字节的最高位一定为0，全角英文字符在计算机占用2个字节，一个汉字在计算机占用2个字节，每个字节最高位为1。
8、设阶码用8位补码表示，尾数部分用16位补码表示，则—（1/32+1/128+1/512）的尾数部分及阶码分别为多少？第2章微机硬件基础1、请画出计算机系统硬件图。
2、8086/88CPU为什么要分为BIU和EU两大模块？答：为了使取指和分析、执行指令可并行处理，提高CPU的执行效率。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第5章存储器系统一、选择题1．下列（B）不是半导体存储器芯片的性能指标。
A. 存储容量B. 存储结构C. 集成度D. 最大存储时间2．高速缓存由（B）构成。
A. SRAMB. DRAMC. EPROMD. 硬磁盘3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要（D）个存储芯片。
A. 2B. 8C. 32D. 164．安排2764芯片内第一个单元的地址是1000H，则该芯片的最末单元的地址是（D）。
A. 1FFFHB. 17FFHC. 27FFHD. 2FFFH5．一片容量为8KB的存储芯片，若用其组成1MB内存，需（ C ）片。
A. 120B. 124C. 128D. 1326．外存储器包括（A B E F ）。
A. 软磁盘B. 磁带C. SRAMD. BIOSE. 硬磁盘F. 光盘7．在多级存储体系结构中，Cache-主存结构主要用于解决（D ）的问题。
A. 主存容量不足B. 主存与辅存速度不匹配C. 辅存与CPU速度不匹配D. 主存与CPU速度不匹配8．动态RAM的特点之一是（BD ）。
A. 能永久保存存入的信息B. 需要刷新电路C. 不需要刷新电路D. 存取速度高于静态RAM二、填空题1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是Cache 存储器，它是由DRAM 类型的芯片构成，而主存储器则是由SRAM 类型的芯片构成。
2．将存储器与系统相连的译码片选方式有线选法、部分地址译码法和全地址译码法。
3．若存储空间的首地址为1000H，存储容量为1K×8、2K×8、4K×8H 和8K×8的存储器所对应的末地址分别为13FFH 、17FFH 、1FFFH 和2FFFH 。
4．微机系统中存储器通常被视为Cache 、主存、辅存三级结构。
三、综合题1．某微机系统中内存的首地址为3000H，末地址为63FFH，求其内存容量。
答：存储区总的单元数为：63FFH－3000H＋1＝3400H，故总容量13KB。
计算方法：若直接用十六进制表示，则总容量＝（3*163+4*162）/1024；若将地址表示成二进制，则总容量＝213B＋212B＋210B；2．下图为SRAM6116芯片与8088系统总线的连接图。
（1）写出6116芯片的存储容量；（2）分析每片6116所占的内存地址范围。
答：（1）6116芯片的存储容量是2k*8bit（2）第一片6116的内存地址范围是F1000H~F17FFH第二片6116的内存地址范围是F1800H~F1FFFH3．利用6264芯片，在8088系统总线上实现20000H－23FFFH的内存区域，试画出连接电路图。
答：4．如图所示，IBM－PC/XT计算机扩展槽上与存储器连接的总线信号为20根地址线A19～A0，8根数据线D7～D0以及存储器读写信号MEMR和MEMW。
使用这些信号扩展1片27256（32K×8 EPROM）和1片62256（32K×8 RAM）。
要求EPROM 的起始地址为C8000H，RAM紧随其后，使用74LS138（3－8译码器），采用全地址译码方式。
（1。
（2）写出各片存储器的地址范围。
答：地址范围27512:C8000~CFFFFH, 62512:D0000H~D7FFFH5．设某系统中的数据总线宽度为8bit ，地址总线宽度为16bit 。
若采用4K ×4的RAM 芯片组成16KB 的存储系统。
问：（1）共需多少片4K ×4的RAM 芯片？这些芯片应分成多少组？每组多少片？ 答：共需8片RAM 芯片，分成4组，每组2片。
（2）该存储系统至少需要多少根地址总线？其中多少根低位地址线用于片内自A9 A8 A7 A6 A5 A4 A3 A2 A1 A0D6 D5 D4 D3 D2 D1 D0D7 MEMRMEMW A9 A8 A7 A6 A5 A4 A3 A2 A1 A0D6 D5 D4 D3 D2 D1 D0D7 MEMR MEMW选（译码）？答：至少需要14根地址总线，其中12根低位地址线用于片内自选。
（3）设该存储系统从0000H开始占用一段连续地址空间，试给出每组芯片占用的地址范围。
答：0000~0FFFH 1000~1FFFH 2000~2FFFH 3000~3FFFH第6章输入输出与中断技术一、单项选择题1．8086CPU在执行IN AL，DX指令时，DX寄存器的内容输出到（A ）上。
A. 地址总线B. 数据总线C. 存储器D. 寄存器2．在CPU与外设进行数据传送时，下列（C ）方式可提高系统的工作效率。
A. 无条件传送B. 查询传送C. 中断传送D. 前三项均可3．外部设备的端口包括（ABC ）。
A. 数据端口B. 状态端口C. 控制端口D. 写保护口4．CPU 在数据线上传输的信息可能是（ABC ）。
A. 数据B. 状态C. 命令D. 模拟量5．PC/XT机对I/O端口的寻址方式有（AF ）。
A. 端口直接寻址B. 寄存器寻址C. 基址寻址D. 变址寻址E. 寄存器相对寻址F. DX 间接寻址6．PC机在和I/O端口输入输出数据时，I/O数据须经（AE ）传送。
A. ALB. BLC. CLD. DLE. AXF. BXG. CXH. DX7．程序查询I/O的流程总是按（B ）的次序完成一个字符的传输。
A. 写数据端口，读/写控制端口B.读状态端口，读/写数据端口C. 写控制端口，读/写状态端口D. 随I/O接口的具体要求而定。
8．在CPU与外设之间设计接口电路的目的主要有（ABCD）。
A. 解决驱动能力问题B. 控制数据传输速度C. 完成数据形式转换D. 负责CPU与外设的联络9．8086CPU工作在总线请求方式时，会让出（D ）。
A. 地址总线B. 数据总线C. 地址和数据总线D. 地址、数据和控制总线10．CPU响应INTR引脚上来的中断请求的条件之一是（B ）。
A. IF =0B. IF =1C. TF =0D. TF =111．断点中断的中断类型码是（C ）。
A. 1B. 2C. 3D. 412．执行指令IRET后弹出堆栈的寄存器先后顺序为（B ）。
A. CS、IP、FlagsB. IP、CS、FlagsC. Flags、CS、IPD. Flags、IP、CS13．若8259A工作在优先级自动循环方式，则IRQ4的中断请求被响应并且服务完毕后，优先权最高的中断源是（B ）。
A. IRQ3B. IRQ5C. IRQ0D. IRQ414．PC/XT机中若对从片8259A写入的ICW2是70H，则该8259A芯片的IRQ6的中断类型码是（B ）。
A. 75HB. 76HC. 70HD. 1D8H15．PC/XT机中若对从片8259A写入的ICW2是70H，则该8259A芯片的IRQ5的中断矢量存储的地址是（D ）。
A. 75HB. 280HC. 300HD. 1D4H16．当向8259A写入的操作命令字OCW2为01100100时，将结束（E ）的中断服务。
A. IRQ0B. IRQ1C. IRQ2D. IRQ3E. IRQ4F. IRQ5G. IRQ6H. IRQ717．3片8259A级联起来，可管理（C ）级中断。
A. 24B. 23C. 22D. 20E. 16F. 15二、多项选择题1．在PC机工作过程中，8259A所管理的中断源优先级将发生变化的工作方式有（C D ）。
A. 全嵌套工作方式B. 特殊全嵌套方式C. 优先级自动循环方式D. 优先级特殊循环方式2．写入8259A的ICW1为13H，则该8259A芯片的工作方式是（ADE ）。
A. 上升沿触发中断请求B. 仅高电平请求中断C. 多片主从方式D. 单片方式E. 初始化写入ICW4F. 初始化不写入ICW43．写入8259A的ICW4为09H，则该8259A芯片的工作方式是（ABD ）。
A. 全嵌套B. 采用8086CPUC. 多片主从方式D. 缓冲方式E. 自动结束中断F. 优先级自动循环4．写入PC/XT机8259A芯片的操作命令字OCW1是36H，则被屏蔽的中断源是（BCEF ）。
A. IR0B. IR1C. IR2D. IR3E. IR4F. IR5G. IR6H. IR75．8086CPU响应硬中断NMI和INTR时，相同的条件是（BD ）。
A. 允许中断B.当前指令执行结束C. CPU工作在最大模式下D. 不处于DMA操作期间6．7．8．三、判断题1．内部中断的优先权总是高于外部中断。
（×）2．两片8259A级连后可管理16级中断。
（×）3．8259A所管理的中断源中，优先级低的中断源不可能中断优先级高的中断服务子程序。
（×）4．若8259A的中断屏蔽字为00H，则8259A所管理的8级中断全被屏蔽。
（×）5．只要8259A所管理的中断源没有被屏蔽，则任何中断源的中断请求都能得到CPU的响应和服务。
（√）6．在8259A特殊完全嵌套方式中，同级的中断可实现嵌套。
（√）四、填空题1．对I/O端口的编址一般有外设与内存统一编址方式和外设与内存独立编址方式。
PC机采用的是独立编址方式。
2．在PC系列微机中，I/O指令采用直接寻址方式的I/O端口有256 个。
采用DX间接寻址方式可寻址的I/O端口有64K 个。
3．数据的输入/输出指的是CPU与外设进行数据交换。
4．数据输入/输出的四种方式是无条件传送方式、条件传送方式、中断方式和DMA传送方式。
5．CPU在执行OUT DX，AL指令时，DX 寄存器的内容送到地址总线上，AL 寄存器的内容送到数据总线上。
6．当CPU执行IN AL，DX指令时，IOM/引脚为低电平，RD为低电平，W R为高电平。
7．中断矢量就是中断服务子程序的入口地址，在内存中占有 4 个存储单元，其中低地址存储单元存放的是IP内容，高地址存储单元存放的是CS内容。
8．中断返回指令是IRET ，该指令将堆栈中保存的断点弹出后依次装入IP 寄存器和CS 寄存器中，将堆栈中保存的标志装入Flags 中。
9．CPU响应8259A中断，在引脚INTA上输出2 个负脉冲，在第2 个负脉冲期间读入中断类型码。
10．8086CPU共可管理256 个中断，中断矢量表放在从00000 H地址单元到003FF H地址单元，总共有1K 个字节。
11．CPU响应中断后将Flags 寄存器入栈保存，然后自动将IF 标志和TF 标志复位。
若要实现中断嵌套，必须在中断服务子程序中执行一条开中断指令。
12．以下代码完成8086系统中断向量设置的功能，其设置的中断类型为0BH ，中断服务程序入口的物理地址为579B4H 。