第一讲 (新)数字系统与FPGA设计概述
FPGA概述PPT课件
6.底层内嵌功能单元 内嵌专用硬核是相对于底层嵌入的软核而言 的，硬核（Hard Core）使FPGA具有强大 的处理能力，等效于ASIC电路。
•12
1.3 IP核简介
IP（Intelligent Property）核
是具有知识产权的集成电路芯核总称，是 经过反复验证过的、具有特定功能的宏模 块，与芯片制造工艺无关，可以移植到不 同的半导体工艺中。
通道绑定原 理示意图
•28
5.预加重技术 在印制的电路板上，线路是呈现低通滤波 器的频率特性的，为解决高频部分的损失， 就要采取预加重技术。
预加重技术的思想是：在传输信号时，抬高 信号的高频信号，以补偿线路上高频分量的 损失。
•29
没有预加重 的发送波形
•30
预加重后的 发送波形
没有预加重 的接收波形
典型的IOB内部结构示意图
2.可配置逻辑块(CLB)
CLB是FPGA内的基本逻辑单元 .
CLB的实际数量和特性会依据器件的不同而不同，但是每 个CLB都包含一个可配置开关矩阵，此矩阵由选型电路(多 路复用器等)、触发器和4或6个输入组成。
典型的CLB结 构示意图
3. 数字时钟管理模块（DCM）
目前FPGA中多使用4输入的LUT，所以每一 个LUT可以看成是一个有4位地址线的RAM。当用 户通过原理图或HDL语言描述一个逻辑电路以后， PLD/FPGA开发软件会自动计算逻辑电路的所有可 能结果，并把真值表(即结果)写入RAM，这样，每 输入一个信号进行逻辑运算就等于输入一个地址去 进行查表，找出地址对应的内容，然后输出即可。
DLL简单模 型示意图
Xilinx DLL的典 型模型示意图
在FPGA设计中，消除时钟的传输延迟，实现高扇出 最简单的方法就是用DLL，把CLK0与CLKFB相连 即可。 利用一个DLL可以 实现2倍频输出
教学课件第1章FPGA系统设计基础
1.1.2 可编程逻辑器件的编程器件工作原理
可编程逻辑器件按照编程工艺又可分为4 个种类：（l）熔丝（Fuse）或反熔丝 （Antifuse）编程器件；(2)UEPROM编程 器件；（3）EEPROM编程器件；（4） SRAM编程器件。前3类器件称为非易失 性器件，它们在编程后，配置数据保持 在器件上；第4类器件为易失性器件，每 次掉电后配置数据会丢失，因而在每次 上电时需要重新进行数据配置。
5. 随机存储器（RAM）
随机存储器也叫随机读／写存储器，简称RAM。 在RAM工作时可以随时从任何一个指定地址读 出数据，也可以随时将数据写入任何一个指定 的存储单元中去。它的优点是读、写方便，使 用灵活。缺点是一旦断电以后所存储的数据将 随之丢失，即存在数据易失性的问题。RAM电 路通常由存储矩阵、地址译码器和读／写控制 电路（也叫输入／输出电路）几部分组成，电 路结构框图如图所示。
1.可编程只读存储器（PROM）
熔丝（Fuse）或反熔丝（Antifuse）编程 器件采用PROM结构。PROM的总体结构 与掩模ROM相同，所不同的是在出厂时 已经在存储矩阵的所有交叉点上全部制 作了存储元件。存储元件通常有两种电 路形式：一种是由二极管组成的结破坏 型电路；另一种是由晶体三极管组成的 熔丝型电路，结构示意图如图所示。
最早研究成功并投入使用的EPROM是用 紫外线照射进行擦除的，并被称之为 EPROM。因此，现在一提到EPROM就是 指的这种用紫外线擦除的可编程 ROM （Ultra-Violet Erasable Programmable Read-Only Memory，简称 UVEPROM）。
EPROM采用MOS型电路结构，其存储单 元通常由叠栅型MOS管组成。叠栅型 MOS管通常采用增强型场效应管结构。 叠栅注入 MOS管（Stacked-gate Injection Metal-Oxide-Semiconductor， 简称SIMOS管）的结构原理图和符号如 图所示。
第一章FPGA概述
第一章FPGA概述FPGA（Field-Programmable Gate Array）是一种可现场(即在使用中)可编程的逻辑门阵列，是由一系列可编程逻辑门、存储单元和可编程内部互联网络组成的。
与其他数字信号处理器（DSP）和微处理器（MPU）或微控制器（MCU）不同，FPGA的逻辑和互联可通过编程进行修改，因此可以根据应用需求来进行优化。
FPGA可以进行重复配置，可以根据不同的设计需求进行功能重新定义，这使得FPGA在工程领域中有着广泛的应用。
FPGA不仅具有灵活性，也能够兼容ASIC（Application-Specific Integrated Circuit）的高性能特点，同时还能够提供更低的风险、更快的开发速度和更短的上市时间。
FPGA的基本结构包括可编程逻辑门、可编程互联网络和配置存储区域。
可编程逻辑门包括与门、或门、非门等，这些门可以根据应用需求进行编程。
可编程互联网络是连接逻辑门的关键部分，它可以根据需要灵活地组织逻辑门之间的互联关系。
配置存储区域用于存储逻辑门的配置信息，包括逻辑功能、互联关系等。
在系统设计中，用户只需通过使用HDL （Hardware Description Language）或者其他电路设计工具对FPGA进行编程，将设计的逻辑和互联关系存储到配置存储区域中，就能够实现特定的功能。
FPGA有许多优点。
首先，FPGA具有极高的灵活性。
它可以根据应用需求进行重新编程，而无需更换硬件，这样就大大加快了产品的开发周期。
其次，FPGA具有较高的计算性能。
由于其并行计算的能力，FPGA可以在处理多个独立任务时保持高效率。
另外，FPGA的功耗较低，因为它只实现了用户定义的逻辑功能，不会产生不必要的功耗。
最后，FPGA的可靠性较高。
由于其非易失性存储器的特点，即使在断电或重启后仍然能够保持原有的配置。
FPGA广泛应用于通信、图像处理、嵌入式系统等众多领域。
在通信领域，FPGA常用于协议转换、数据压缩、信号处理等任务。
工学Verilog数字系统与FPGA设计概述
第一讲 数字系统与FPGA设计概述
数字系统实现方法
西安邮电学院
❖ 通用集成电路。 如：74 系列 ,4000系列等，电路体积 大、重量大、功耗大、可靠性低。(70、80年代主流）
❖ 专 用 集 成 电 路 ASIC(Application Specific Integrated Circuits)，如：Modem , MP3 decoder等。（90年代盛 行，现在大规模产品中继续使用）
器。 ❖ 在异步电路设计中用到RS触发器和其它触发器。
第一讲 数字系统与FPGA设计概述
D触发器
西安邮电学院
D(t) CLK
D DQ
Q
D(t) Q(t＋T) D
Q(t)
00
11
CLK
Q(t)
Q(t＋T )＝D(t)
Clear
(b)
(c)
❖(a) 符号； (b) 功能特点 ；(c)建立、保持时间
第一讲 数字系统与FPGA设计概述
西安邮电学院
与 门： A B A·B 00 0 A 01 0 B 10 0 11 1
与非门： A B A·B 00 1 A 01 1 B 10 1 11 0
或 门：
A B A＋B
A·B
00 0 01 1
A B
10 1
11 1
或非门：
A B A +B
00 1 A
A·B
01 0 B
10 0
11 0
非 门：
AA
A＋B
01A
A
10
三态门：
A S ·B
01 0 A +B 1 1 1 A
00 Z 10 Z
B S
图 2-2 常用门的表示
FPGA设计基础
FPGA设计基础FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，具有灵活性和可重构性。
FPGA设计是指将数字电路设计转化为FPGA上的可编程逻辑的过程。
本文将介绍FPGA设计的基础知识，包括FPGA的结构、常用的设计语言和工具，以及设计流程等。
首先，我们来了解一下FPGA的结构。
FPGA由可编程逻辑单元（CLB）、输入/输出单元（IOB）、时钟管理单元（CMT）和其他辅助电路组成。
CLB是FPGA的核心部分，用于实现逻辑功能。
IOB用于与外部设备进行通信。
CMT用于生成和分配时钟信号。
辅助电路包括片上存储器、数字信号处理器等。
FPGA设计中最常用的设计语言是硬件描述语言（HDL）。
常见的HDL有VHDL（VHSIC Hardware Description Language）和Verilog。
HDL允许设计工程师以类似于编程的方式描述电路的功能和结构。
通过HDL，设计工程师可以实现各种逻辑功能，如组合逻辑、时序逻辑和状态机等。
在FPGA设计中，还需要使用一些设计工具。
最常用的设计工具是综合工具、布局工具和时序分析工具。
综合工具将HDL代码转化为FPGA上的可编程逻辑单元的连接和配置信息。
布局工具将逻辑元件映射到FPGA上的物理资源。
时序分析工具用于检查和验证电路的时序要求。
FPGA设计流程通常包括以下几个步骤。
首先，需要进行设计规划，确定设计的目标和需求。
然后，使用HDL编写设计代码。
接下来，使用综合工具将设计代码转化为FPGA上的配置文件。
然后，使用布局工具将配置文件映射到FPGA上的物理资源。
最后，进行时序分析和验证，确保电路满足时序要求。
在进行FPGA设计时，还需要考虑一些设计原则和技巧。
首先，需要进行模块化设计，将电路划分为多个功能模块，以便于设计和维护。
其次，需要进行时序分析，确保电路满足时序要求。
另外，还需要进行资源规划，合理分配FPGA上的资源，以实现最佳性能和资源利用率。
fpga 教学大纲
fpga 教学大纲第一章 FPGA概述1.1 FPGA的定义与特点FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，具有灵活性高、可重构性强的特点。
它由一系列可编程逻辑门和可编程内部连线构成，可以根据需要进行逻辑功能的设计和实现。
1.2 FPGA的应用领域FPGA广泛应用于数字电路设计、通信系统、嵌入式系统等领域。
在数字电路设计中，FPGA可用于实现各种逻辑功能、算法运算和信号处理等任务。
1.3 FPGA的发展历程自FPGA诞生以来，经历了多个发展阶段。
从最初的简单门级可编程器件到现在高度集成、性能强大的复杂逻辑器件，FPGA的性能和规模得到了极大的提升。
第二章 FPGA基本原理与结构2.1 FPGA的基本原理FPGA通过可编程逻辑门和内部连线的灵活配置实现逻辑功能的定制。
用户可以根据需要设计出特定的逻辑电路，并将其配置到FPGA芯片中，从而完成特定任务。
2.2 FPGA的逻辑资源FPGA芯片内部包含大量的可编程逻辑资源，如逻辑门、寄存器、乘法器等。
这些资源可以通过配置实现各种逻辑功能，并且可以根据需要进行灵活的重构。
2.3 FPGA的结构组成FPGA由可编程逻辑单元（CLB）、可编程输入输出块（IOB）、可编程互连资源（Interconnect）等部分组成。
它们相互连接并形成一种可重构的逻辑结构。
第三章 FPGA设计流程3.1 FPGA设计流程概述FPGA设计流程一般包括需求分析、系统设计、逻辑设计、综合与优化、布局布线、仿真验证等环节。
每个环节都有其独特的设计方法和工具支持。
3.2 FPGA的设计语言常用的FPGA设计语言包括硬件描述语言（如VHDL、Verilog）和高级综合语言（如C、C++）。
设计语言的选择会影响到设计的效率和可移植性。
3.3 FPGA设计工具FPGA设计离不开各种设计工具的支持，如逻辑综合工具、布局布线工具和仿真工具等。
这些工具可以提高设计效率，减少设计风险。
FPGA现代数字系统设计
Verilog的用途
Verilog的主要应用包括：
ASIC和FPGA工程师编写可综合的RTL代码 在高抽象级进行系统仿真，完成系统结构开发 编写系统仿真的测试代码
硬件描述语言特点
Verilog HDL
较多的第三方工具的支持 语法结构比VHDL简单 学习起来比VHDL容易 仿真工具比较好使 测试激励模块容易编写
模 块Ａ３
模 块Ｂ１
模 块Ｂ２
模 块Ｃ１
模 块Ｃ２
2.3.2信号命名
系统级信号的命名。
系统级信号指复位信号，置位信号，时钟信号等需要输送到各个 模块的全局信号；系统信号以字符串Sys开头。
如：SysRst_n；FifoFull_n；
低电平有效的信号后一律加下划线和字母n。
经过锁存器锁存后的信号，后加下划线和字母r，与锁存 前的信号区别。如CpuRamRd信号，经锁存后应命名为 CpuRamRd_r。
a b sl out
结构级
module muxtwo (out, a, b, sl); input a,b,sl; output out; a not u1（ns1，sl）； and #1 u2（sela，a，nsl）； and #1 u3 （selb，b，sl）； b or #2 u4（out ，sela，selb）； endmodule
若模块的英文名称只有一个单词，可取该单词 中的前三个字母。例：
Transceivers 模块
命名为TRS
模块之间的接口信号的命名
所有变量命名分为两个部分，第一部分表明数据方向，其中数据 发出方在前，数据接收方在后，第二部分为数据名称。 第一部分全部大写，第二部分所有具有明确意义的英文名全部拼 写或缩写的第一个字母大写，其余部分小写。
FPGA的原理和设计
FPGA的原理和设计FPGA的原理和设计今天，数字电子系统的设计方法及设计手段都发生了根本性变化，正由分立数字电路向可编程逻辑器件(PLD，ProgrammableLogic Device)及专用集成电路(ASIC，Application Specific IntegratedCircuit)转变。
FPGA与CPLD(Programmable LogicDevice，复杂可编程逻辑器件)都属于PLD的范畴，它们在现代数字系统设计中正占据越来越重要的地位。
FPGA是由用户编程来实现所需逻辑功能的数字集成电路，它不仅具有设计灵活、性能高、速度快等优势，而且上市周期短、成本低廉。
FPGA设计与ASIC前端设计十分类似，在领域中FPGA应用日益普及，已成为集成电路中最具活力和前途的产业。
同时，随着设计技术和制造工艺的完善，器件性能、集成度、工作频率等指标不断提升，FPGA 已越来越多地成为系统级芯片设计的首选。
FPGA由PAL(可编程阵列逻辑)、GAL(通用阵列逻辑)发展而来，其基本设计思想是借助于EDA开发工具，用原理图、状态机、布尔表达式、硬件描述语言等方法进行系统功能及算法描述，设计实现并生成编程文件，最后通过编程器或下载用目标器件来实现。
FPGA器件采用逻辑单元阵列(LCA，Logic CellArray)结构、SDRAM工艺，其中LCA由三类可编程单元组成。
(1)可配置逻辑块(CLB，Configurable LogicBlock)：被称为核心阵列，是实现自定义逻辑功能的基本单元，散布于整个芯片;(2)输入/输出模块(IOB，Input/OutputBlock)：排列于芯片四周，为内部逻辑与器件封装引脚之间提供可编程接口;(3)可编程互连资源(PI，Programmable Interconnect)：包括不同长度的连线线段及连接，其功能是将各个可编程逻辑块或I/O块连接起来以构成特定电路。
全球生产FPGA的厂家很多，但影响力最大的是Xilinx公司和Altera公司，世界上第一片FPGA是在20世纪80年代中期Xilinx公司率先推出的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
OLMC
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
GAL的阵列结构图 GAL的阵列结构图
I2 I1 I0 或门阵列 (固定)
与门阵列 (可编程)
Q2
Q1
Q0
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
数字系统概述
数字系统的组成: 输入电路 输出电路,控制电路, 输入电路, 数字系统的组成:由输入电路,输出电路,控制电路, 数字处理电路和存储器组成 .
存储器 输入 电路 控制 电路 数字处理 电路 输出 电路
常见数字系统:微处理机系统,数字信号处理系统, 常见数字系统:微处理机系统,数字信号处理系统, 数字通信系统,数字编解码和加解密电路, 数字通信系统,数字编解码和加解密电路,数字多功 能智能接口等. 能智能接口等.
可以反复地擦除,编程, 可以反复地擦除,编程,方便设计的修改和 升级 灵活地定义管脚功能,减轻设计工作量, 灵活地定义管脚功能,减轻设计工作量,缩 短系统开发时间 保密性好
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
PLD的发展趋势 的发展趋势
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
可编程逻辑器件的基本结构 2
查找表( 查找表(Look Up Table)实际上是用静态存储器 ) (SRAM)构成函数发生器. )构成函数发生器. 输入变量 输出变量 A B C D 16×1 × RAM (LUT) F
GAL22V10的 GAL22V10的OLMC (Output Logic Macro Cell) )
每个OLMC包 包 每个 含或阵列中的一 个或门组成: 个或门组成: 异或门: 异或门: 控制输出信 号的极性 D触发器: 触发器: 触发器 适合设计时 序电路 2个数选器 个数选器 反馈信 号选择 输出 选择 或门控 制选择 输出使 能选择
集成度高,可以替代多至几千块通用 芯片 集成度高,可以替代多至几千块通用IC芯片
--极大减小电路的面积,降低功耗,提高可靠性; 极大减小电路的面积,降低功耗,提高可靠性; 极大减小电路的面积
具有完善先进的开发工具
--提供语言,图形等设计方法,十分灵活; 提供语言,图形等设计方法,十分灵活; 提供语言 --通过仿真工具来验证设计的正确性; 通过仿真工具来验证设计的正确性; 通过仿真工具来验证设计的正确性
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
主要内容: 主要内容:
数字系统概述 可编程逻辑器件概述 数字系统设计方法 FPGA设计流程 FPGA设计流程
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
西安邮电学院通信工程系
PROM阵列结构 阵列结构
与阵列为全译码阵 列,器件的规模将 随着输入信号数量 n的增加成2n指数级 增长.因此PROM 增长. 一般只用于数据存 储器, 储器,不适于实现 逻辑函数. 逻辑函数. EPROM和EEPROM
Байду номын сангаас
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
SSI MSI LSI VLSI
设计方法的发展
自下而上 自上而下
用户需要设计自己需要的专用电路
专用集成电路:开发周期长,投入大,风险大 (ASIC-Application Specific Integrated Circuits) 可编程器件PLD:开发周期短,投入小,风险小
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
数字系统实现方法
通用集成电路. 系列, 系列等. 通用集成电路. 如:74 系列,4000系列等. 系列等 专用集成电路ASIC(Application Specific Integrated 专用集成电路 Circuits),如:Modem,MP3 decoder等. , , 等 可编程逻辑阵列( 可编程逻辑阵列( Programmable Logic Device).如: ) Xilinx的spartan系列,Altera的Cyclone系列. 系列, 系列. 的 系列 的 系列 通 用 微 处 理 器 , DSP . 如 8051 单 片 机 , ARM32 位 MCU,TMS320C5x系列 系列DSP等. , 系列 等 混合使用各种器件,发挥各自的优势. 混合使用各种器件,发挥各自的优势.
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
用PAL实现全加器 实现全加器
An Bn Cn "或"阵列 (固定)
西安邮电学院通信工程系
AnBnCn AnBnCn AnBnCn AnBnCn AnBn AnCn
Sn =ABC +ABC +ABC +ABC n n n n n n n n n n n n C+1 =AB +AC +BC n n n n n n n
西安邮电学院通信工程系
ASIC的分类 ASIC的分类
ASIC ASIC 数字 ASIC 模拟
全定制
半定制
线性阵列
模拟标准单元
门阵列
标准单元
PLD
简单低密度 PLD
复杂高密度 PLD
PROM
EPROM
EEPROM
PLA
PAL
GAL
FPGA
CPLD
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
"与"阵列 (可编程) Sn C n+1
BnCn
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
逻辑宏单元
西安邮电学院通信工程系
GAL结构 结构
GAL器件与 器件与 PAL器件的 器件的 区别在于用 可编程的输 出逻辑宏单 元(OLMC) ) 代替固定的 或阵列. 或阵列.可 以实现时序 电路. 电路.
西安邮电学院通信工程系
用PROM阵列实现组合逻辑电路 PROM阵列实现组合逻辑电路
固定连接点 (与) 编程连接点 (或)
F1 = A B + A B
F2 = A B + A B
F3 = A B
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
可编程逻辑器件的基本结构 1
由"与门阵列"和"或门阵列"加上输入输出电路构成 与门阵列" 或门阵列" 任何组合函数都可表示为与 或表达式: 任何组合函数都可表示为与—或表达式:
F = A B + BCD
可一实现任意4变量的组合电路 可一实现任意 变量的组合电路
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
CPLD的基本结构 MAX7000A为例 为例) CPLD的基本结构(以MAX7000A为例)
逻辑阵列块(LAB) 逻辑阵列块 ( LAB ) : 由16个宏单元阵 列组成. 宏单元: 宏单元 : 可单独配置成时序逻辑或组 合逻辑. I/O控制块: I/O控制块: 控制块 可编程连线阵列(PIA) 可编程连线阵列(PIA):
西安邮电学院通信工程系
可编程逻辑器件的分类
从用户可编程角度分类: 从用户可编程角度分类 PROM(可编程只读存储器,70年代) PLA (可编程逻辑阵列,70年代中) 简单PLD 简单 PAL (可编程阵列逻辑,70年代末) GAL(通用阵列逻辑,80年代中) 复杂PLD 复杂 CPLD FPGA
PLD
PLA结构 结构
PLA的内部 的内部 结构在简单 PLD中有最 中有最 中有 高的灵活性. 高的灵活性.
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
PAL结构 结构
与阵列可编 程使输入项 程使输入项 增多, 增多,或阵 列固定使器 件简化. 件简化. 或阵列固定 明显影响了 器件编程的 灵活性
1.2～0.5um,5V ～ 0.35um,3.3V 0.25um,internal 2.5V,I/O3.3V 0.18um,internal 1.8V,I/O2.5V and 3.3V
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
MAX7000A的I/O控制块 MAX7000A的I/O控制块
互补 输入
用两级与—或电路实现 用两级与 或电路实现
输入 信号
输入 电路
与门 阵列
乘积项
和项 或门 阵列 输出 电路
输出 函数
反馈输入信号
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
逻 辑 符 号 表 示 方 法
与
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系
门阵列ASIC 门阵列ASIC
数字系统与FPGA设计概述 FPGA设计 第一讲 数字系统与FPGA设计概述
西安邮电学院通信工程系