数字系统设计报告教材
西南科技大学实验报告现代数字系统设计实验题目：直流电机的...
西南科技大学实验报告现代数字系统设计实验题目：直流电机的PWM控制专业班级：生物医学0502 _学生姓名：***学生学号： ********实验时间： 2个小时指导教师：***一、实验目的1.掌握直流电机的PWM 控制方法；2.锻炼VHDL 语言的编程能力。
二、实验原理及说明PWM 控制就是产生一定周期，占空比不同的方波信号，当占空比较大时，电机转速较高，否则电机转速较低。
当采用FPGA 产生PWM 波形时，只需FPGA 内部资源就可以实现，数字比较器的一端接设定值输出，另一端接线性递增计数器输出。
当线性计数器的计数值小于设定值时输出低电平，当计数器大于设定值时输出高电平，这样就可通过改变设定值，产生占空比不同的方波信号，从而达到控制直流电机转速的目的。
直流电机控制电路主要由2部分组成，如图1所示： ● FPGA 中PWM 脉宽调制信号产生电路； ● FPGA 中正/反转方向控制电路；速度等级设置模块锯齿波发生器（模16计数器）数字比较器模块旋转方向控制模块驱动电路Z （正转）F （反转）PWM 波形输出Z_F （正/反转控制信号）Rst （复位）Clk （时钟）Rst （复位）Level （速度等级按键）接数码管（显示速度等级）图1 直流电机PWM 控制电路三、实验步骤1.在QUARTUSII 软件下创建一工程，工程名为pwm_control ，芯片名为EP1C3T144C8，注意工程路径不要放到软件安装路径下；2.根据实验原理，自己编写VHDL 顶层设计文件实现直流电机的PWM 控制（整个设计要求全部采用VHDL 编写，不能采用原理图方式），参考程序如下：速度等级设置模块process(rst,level)beginif rst='1' thencnt4<=(others=>'0');elsif level='1' and level'event thencnt4<=cnt4+1;end if;end process;process(rst,clk)beginif rst='1' thenspeed<=(others=>'0');elsif clk'event and clk='1' thencase cnt4 isWHEN "00" => speed <= "0011" ;WHEN "01" => speed <= "0100" ;WHEN "10" => speed <= "0101" ;WHEN "11" => speed <= "0111" ;WHEN OTHERS => NULL ;END CASE ;end if;END PROCESS;数字比较器模块process(clk,rst)beginif rst='1' thenagb<='0';elsif clk'event and clk='1' thenif cnt16>speed thenagb<='1';elseagb<='0';end if;end if;end process;锯齿波发生器process(rst,clk)beginif rst='1' thencnt16<=(others=>'0');elsif clk='1' and clk'event thencnt16<=cnt16+1 ;end if;end process;旋转方向控制模块process(rst,clk)beginif rst='1' thenz<='0';f<='0';elsif clk'event and clk='1' thenif z_f='1' thenz<=agb;f<='0';elsez<='0';f<=agb;end if;end if;end process;3.对设计进行全编译；4.分别进行功能与时序仿真，验证逻辑功能；5.锁定引脚实验采用模式5，锁定引脚对照表如下信号键1 键2（level）键3clkz f level_display0level_display1引脚号1 2 3 9313213185 966.下载采用JA TG方式进行下载；7.将实验箱左上方直流电机处跳线位置插到直流允许端，（注意实验完毕后将此跳线插回直流禁止端），将右下方clock0频率改为65536Hz。
数字系统设计报告 Microsoft Word 文档
数字系统设计综合实验报告序列检测器姓名康丽娟学号 1010406028系别物理与信息工程系班级通信六班2012年 12月 27 日一．实验目的：脉冲序列检测器在现代数字通信系统中发挥着重要的作用，通过中小规模的数字集成电路构成的传统脉冲序列检测器电路往往存在电路设计复杂,体积大,抗干扰能力差以及设计困难、设计周期长等缺点。
因此脉冲序列检测器电路的模块化、集成化已成为发展趋势.它不仅可以使系统体积减小、重量减轻且功耗降低,同时可使系统的可靠性大大提高。
随着电子技术的发展,特别是专用集成电路(ASIC)设计技术的日趋完善,数字化的电子自动化设计(EDA)工具给电子设计带来了巨大变革,尤其是硬件描述语言的出现,解决了传统电路原理图设计系统工程的诸多不便。
随着ASIC技术、EDA技术的不断完善和发展以及VHDL、HDL等通用性好、移植性强的硬件描述语言的普及，FPGA等可编程逻辑器件必将在现代数字应用系统中得到广泛的应用，发挥越来越重要的作用。
在这种背景下，针对大规模可编程逻辑器件FPGA器件的集成度高、工作速度快、编程方便、价格较低，易于实现设备的可编程设计的特点，用硬件描述语言设计FPGA器件来实现脉冲序列检测器。
应用可编程逻辑器件FPGA,来完成高速采编器的功能,具有速度更快、可靠性更高、调试方便的优点,而且电路简单,体积更小，利用VHDL开发的脉冲序列检测器,其通用性和基于模块的设计方法可以节省大量的人力,大大地缩短设计周期,在工程应用中已经取得了显著的效果。
可见，基于FPGA的脉冲序列检测器的设计是现代数字通信的发展要求，从而使得其具有更好的发展前景和使用价值。
二．实验原理序列检测器是一种重要的时序功能部件，他在数据通信，雷达和遥测等领域中用于检测同步识别标志。
更具体说，它是用一组用来检测一组一定长度的序列信号的电路。
本实验设计长度为5的11010序列检测器，其含义是是电路收到一组串行的11010信息后，输出标志Z 在最后一位的有效码到来时输出为1，否则Z输出为0，且序列可以重复使用。
北京理工大学数字系统设计与实验报告
3、仿真结果 功能仿真设置：
功能仿真结果： （1）总体仿真结果
（2）reset 高有效和二分频仿真结果
（3）四分频仿真结果
（4）八分频仿真结果
（5）十六分频仿真结果
四、实验心得
通过本次实验，设计频率可选的模十状态机以及 7 段译码电路，学会了以代码 形式实现频率多路选择器的功能，巩固了模十状态机的实现方式，进一步掌握 VerilogHDL 硬件描述语言。
功能仿真结果：
时序仿真设置：
时序仿真结果：
2、 3—8 译码器 （1）设计思路 随着时钟信号 clk 上升沿的到来，输入 D2D1D0 从 000 加到 111，每个输入 D2D1D0 对应着一个输出 Q7Q6Q5Q4Q3Q2Q1Q0，对应关系如真值表所示：
输入 D2 0 0 0 0 1 1 1 1 D1 0 0 1 1 0 0 1 1 D0 0 1 0 1 0 1 0 1 Q7 0 0 0 0 0 0 0 1 Q6 0 0 0 0 0 0 1 0 Q5 0 0 0 0 0 1 0 0 Q4 0 0 0 0 1 0 0 0
seg <= 7'b0011001; 5: seg <= 7'b0010010; 6: seg <= 7'b0000010; 7: seg <= 7'b1111000; 8: seg <= 7'b0000000; 9: seg <= 7'b0010000; default: seg <= 7'b0001000; endcase end endmodule （2）功能图
三、设计与实现
1、设计思路 （1） 、时钟信号 clk 作为分频器的输入，分频器的设计思路为设计一个模十六计 数器，cp0（Q0）输出即为二分频信号，cp1（Q1）输出即为四分频信号，cp2（Q2） 输出即为八分频信号，cp3（Q3）输出即为十六分频信号。分频器的输出由 4 选 1 多 路选择器的选择输入端 select 选择 2 分频、4 分频、 8 分频和 16 分频其中之一作为状 态机的时钟输入，当 select 为 0 时，输出为二分频信号；为 1 时，输出为四分频信 号；为 2 时，输出为八分频信号；为 3 时，输出为十六分频信号。 （2） 、reset 为高有效，则若 reset 信号为 1 时，qout 置为 0，则 now_state 为 0。 若 reset 信号为 0 时， qout 自加，并作为状态机的输入 驱动，让状态机按照 0->2->5->6->1->9->4->8->7->3->0 的顺序输出。 （3） 、状态机按照 0->2->5->6->1->9->4->8->7->3->0 的顺序输出，并使用此输出 作为驱动输入到 7 段译码器的显示逻辑。
华南理工大学数字系统设计实验3报告资料
实验三基于状态机的交通灯控制地点：31号楼312房；实验台号：12实验日期与时间：2017年12月08日评分：预习检查纪录：批改教师：报告内容：一、实验要求1、开发板上三个led等分别代表公路上红黄绿三种颜色交通灯。
2、交通灯状态机初始状态为红灯，交通灯工作过程依次是红→绿→黄→红。
3、为了方便观察，本次实验要求红灯的显示时间为9s，绿灯显示时间为6s，黄灯显示时间为3s，时间需要倒计时，在数码管上显示。
编程之前要求同学们先画好ASM图。
4、1Hz分频模块请采用第二次实验中的内容，7段码显示模块请参考书本相关内容。
5、第三次实验课用到EP2C8Q208C8通过74HC595驱动数码管，有两种方法写该模块代码：方法1，用VHDL语言写，（自己写VHDL代码有加实验分）。
方法2，可调用verilog数码管驱动模块，该模块在附件“seg.zip”中。
和其它VHDL编写的模块可以混搭在一个电路图中使用。
EP2C8Q208C8的SCTP，SHCP，SER＿DATA数码管信号线通过两块74HC595集成块，再驱动数码管。
6、芯片型号：cyclone:EP2C8Q208C8,开发板所有资料都在“新板”附件中，其中管脚配置在实验要求中是不对的，以“新板”附件中为准。
二、实验内容1设计要求开发板上三个led等分别代表公路上红黄绿三种颜色交通灯。
交通灯状态机初始状态为红灯，交通灯工作过程依次是红→绿→黄→红。
本次实验要求红灯的显示时间为9s，绿灯显示时间为6s，黄灯显示时间为3s，时间需要倒计时，在数码管上显示。
2设计思路(1)数码管驱动第三次实验课用到EP2C8Q208C8通过74HC595驱动数码管，有两种方法写该模块代码：方法1，用VHDL语言写，（自己写VHDL代码有加实验分）。
方法2，可调用verilog数码管驱动模块，该模块在附件“seg.zip”中。
和其它VHDL 编写的模块可以混搭在一个电路图中使用。
数字系统设计实验报告计数器、累加器
实验五计数器设计一、实验目的:1）复习计数器的结构组成及工作原理。
2）掌握图形法设计计数器的方法。
3）掌握Verilog HDL语言设计计数器的方法。
4）进一步熟悉设计流程、熟悉数字系统实验开发箱的使用。
二、实验器材:数字系统设计试验箱、导线、计算机、USB接口线三、实验内容:1）用图形法设计一个十进制计数器, 仿真设计结果。
下载, 进行在线测试。
用Verilog HDL语言设计一个十进制的计数器（要求加法计数；时钟上升沿触发；异步清零, 低电平有效；同步置数, 高电平有效）, 仿真设计结果。
下载, 进行在线测试。
四、实验截图1）原理图:2）仿真波形:3）文本程序:5）波形仿真:五、实验结果分析、体会:这次实验, , 由于试验箱有抖动, 故在原理图上加了去抖电路, 但是在波形仿真的时候无需考虑抖动, 所以我在波形仿真的时候将去抖电路消除了, 方便观察实验六累加器设计一、实验目的:1）学习了解累加器工作原理;2)了解多层次结构的设计思路;3）学会综合应用原理图和文本相结合的设计方法。
实验器材:数字系统设计试验箱、导线、计算机、USB接口线三、实验内容:1）在文本输入方式下设计分别设计出8位的全加器和8位的寄存器, 并分别存为add8_8.v和reg8.v;3） 2）在原理图输入方式下通过调用两个模块设计出累加器电路, 并存为add8.bdf, 进行功能仿真;下载, 进行在线测试。
四、实验截图1）8位累加器原理图:2）波形仿真:3）文本输入8位加法器语言及符号:生成元器件:4）文本输入8位寄存器:生成图元:五、实验总结:通过本次实验, 学习了解累加器工作原理, 了解多层次结构的设计思路, 学会综合应用原理图和文本相结合的设计方法。
数字系统设计实验报告
计算机科学与技术学院数字系统设计实验报告姓名：学号：专业：班级：指导教师：2011年11月徐州实验4-1 组合电路的设计实验目的：熟悉Quartus 2的 VHDL 文本设计流程全过程，学习简单组合电路的设计，多层次电路的设计、仿真和硬件测试。
实验内容：1．首先利用Quartus 2 完成2选1 多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形。
最后在实验系统上进行硬件测试，验证本项设计的功能。
2．将此多路选择器看成是一个元件mux21a，利用元件例化语句描述，并将此文件放在同一目录中。
任务一：1．程序代码ENTITY mux21a ISPORT (a,b,s:IN BIT;y:OUT BIT );END ENTITY mux21a;ARCHITECTURE one OF mux21a ISBEGINPROCESS(a,b,s)BEGINIF s='0' THEN y<=a;ELSE y<=b;END IF;END PROCESS;END ARCHITECTURE one;2．编译3．时序仿真4．观察RTL电路任务二：1.程序代码entity MUXK ISPORT (a1,a2,a3,s1,s0: in bit;outy:out bit);end entity MUXK;ARCHITECTURE one of MUXK ISCOMPONENT mux21aport (a,b,s:in bit;y:out bit);end component;signal tmp: bit;beginu1:mux21a port map(a=>a2,b=>a3,s=>s0,y=>tmp);u2:mux21a port map(a=>a1,b=>tmp,s=>s1,y=>outy);end architecture one;2.编译3.波形图4.观察RTL电路实验体会：通过这次实验，对vhdl文本设计流程有了初步的了解，对组合电路的原理和构成有了更深的认识。
数字系统设计_实验报告
一、实验目的1. 熟悉数字系统设计的基本流程和方法；2. 掌握数字系统硬件描述语言（如Verilog）的基本语法和设计方法；3. 培养动手实践能力，提高数字系统设计水平；4. 了解数字系统设计中常用模块的功能和实现方法。
二、实验内容1. 数字系统硬件描述语言（Verilog）编程2. 数字系统模块设计3. 数字系统仿真与调试三、实验步骤1. 设计数字系统模块（1）分析数字系统功能需求，确定模块功能；（2）根据模块功能，设计模块的输入输出端口和内部结构；（3）使用Verilog语言编写模块代码。
2. 编写顶层模块（1）根据数字系统功能需求，设计顶层模块的输入输出端口和内部结构；（2）将已设计的模块实例化，连接各模块端口；（3）编写顶层模块代码。
3. 仿真与调试（1）使用仿真工具（如ModelSim）对顶层模块进行仿真；（2）观察仿真波形，分析模块功能是否满足设计要求；（3）根据仿真结果，对模块代码进行修改和优化；（4）重复步骤（2）和（3），直至模块功能满足设计要求。
四、实验结果与分析1. 数字系统模块设计（1）设计了一个4位加法器模块，包括两个4位输入端口、一个4位输出端口和两个进位输出端口；（2）设计了一个2位乘法器模块，包括两个2位输入端口和一个4位输出端口；（3）设计了一个8位存储器模块，包括一个8位输入端口、一个8位输出端口和一个地址输入端口。
2. 顶层模块设计（1）根据功能需求，设计了一个包含加法器、乘法器和存储器的数字系统顶层模块；（2）将已设计的模块实例化，连接各模块端口；（3）编写顶层模块代码。
3. 仿真与调试（1）使用ModelSim对顶层模块进行仿真；（2）观察仿真波形，发现加法器和乘法器功能正常，但存储器模块存在错误；（3）分析存储器模块代码，发现地址输入端口的逻辑关系错误；（4）修改存储器模块代码，重新进行仿真，验证模块功能正确。
五、实验总结1. 通过本次实验，掌握了数字系统设计的基本流程和方法；2. 学会了使用Verilog语言进行数字系统模块设计；3. 培养了动手实践能力，提高了数字系统设计水平；4. 了解数字系统设计中常用模块的功能和实现方法。
数字系统 教材
以下是一些关于数字系统的常用教材推荐：
1. 《数字系统基础》：作者是康华光，这是国内非常经典的一本数字系统教材，内容涵盖了数字逻辑、数字系统设计、计算机组成原理等多个方面。
2. 《数字设计与计算机体系结构》：作者是David Harris和Sarah Harris，这本书深入浅出地介绍了数字系统设计和计算机体系结构的基本概念和技术。
3. 《数字逻辑与数字系统》：作者是Kenneth Martin和Dennis Coyle，这本书详细讲解了数字逻辑和数字系统的设计原理和应用技术。
4. 《数字系统原理与设计》：作者是John F. Wakerly，这本书全面介绍了数字系统的基本原理和设计方法，包括数字逻辑、组合逻辑电路、时序逻辑电路、可编程逻辑器件等。
5. 《计算机组成与设计：硬件/软件接口》：作者是David A. Patterson 和John L. Hennessy，这本书是计算机系统领域的经典教材，详细讲述了计算机的组成和设计原理，包括数字系统、处理器、存储系统、输入输出系统等。
以上教材都是数字系统领域中被广泛采用和高度评价的，选择哪一本主要取决于你的具体需求和背景知识。
在学习过程中，结合实际操作和实验练习，可以更好地理解和掌握数字系统的设计和应用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路与系统设计实验报告班级：学号：姓名：地点：批次：时间：一．实验目的通过基本门电路性能测试实验使学生掌握基本门电路的工作原理、门电路的外特性（IC门电路的引脚排列顺序，输入/输出电平要求等）；通过计算机仿真技术使学生掌握组合逻辑电路的设计方法，掌握触发器功能及其波形关系，掌握时序电路的设计方法，培养学生的实践动手能力和实验技能。
二．实验内容●实验一基本逻辑门电路实验一、基本逻辑门电路性能（参数）测试（一）实验目的１.掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。
２.熟悉TTL中、小规模集成电路的外型、管脚和使用方法。
（二）实验所用器件和仪表ｌ.二输入四与非门74LS00 1片２.二输入四或非门74LS02 1片３.二输入四异或门74LS86 1片（三）实验内容１．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
２．测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。
３．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。
（四）实验提示１.将被测器件插入实验台上的１４芯插座中。
２.将器件的引脚７与实验台的“地（GND）”连接，将器件的引脚１４与实验台的十5Ｖ连接。
３.用实验台的电平开关输出作为被测器件的输入。
拨动开关，则改变器件的输入电平。
４.将被测器件的输出引脚与实验台上的电平指示灯(LED)连接。
指示灯亮表示输出低电平（逻辑为０），指示灯灭表示输出高电平（逻辑为1）。
（五）实验接线图及实验结果74LS00中包含４个二输入与非门，7402中包含４个二输入或非门，7486中包含４个二输入异或门，它们的引脚分配图见附录。
下面各画出测试7400第一个逻辑门逻辑关系的接线图及测试结果。
测试其它逻辑门时的接线图与之类似。
测试时各器件的引脚７接地，引脚１４接十５Ｖ。
图中的Ｋ1、Ｋ2接电平开关输出端，LED0是电平指示灯。
1、测试74LS00逻辑关系2、测试74LS28逻辑关系3、测试74LS86逻辑关系输 入输 出引脚1引脚3引脚2LED0LL L L H H HH图1.1 测试74LS00逻辑关系接线图表1.1 74LS00真值表输 入输 出引脚2引脚1引脚3K1K2LL L L H H HH图1.2 测试74LS28逻辑关系接线图表1.2 74LS28真值表二 、 TTL 、HC 和HCT 器件的电压传输特性(一)、实验目的１.掌握TTL 、HCT 和 HC 器件的传输特性。
２.掌握万用表的使用方法。
(二)、实验所用器件和仪表 １.六反相器７４ＬＳ０４片 ２.六反相器７４ＨＣ０４片 ３.六反相器７４ＨＣＴ０４片 ４.万用表 （三）、实验说明与非门的输出电压Ｖo 与输入电压Ｖi 的关系Ｖo=f （Ｖi ）叫做电压传输特性，也称电压转移特性。
它可以用一条曲线表示，叫做电压传输特性曲线。
从传输特性曲线可以求出非门的下列有用参数: .输出高电平（ＶＯＨ） .输出低电平（ＶＯＬ）.输入高电平（ＶＩＨ） .输入低电平（ＶＩＬ） .门槛电压 （ＶＴ）输 入输 出引脚1引脚3引脚2K1K2123LED0LL L L H H HH图1.3 测试74LS86逻辑关系接线图表1.3 74LS86真值表（四）、实验内容１.测试TTL器件７４ＬＳ０４一个非门的传输特性。
２.测试HC器件７４ＨＣ０４一个非门的传输特性。
３.测试HCT器件７４ＨＣＴ０４一个非门的传输特性。
（五）、实验提示１.注意被测器件的引脚７和引脚１４分别接地和十5Ｖ。
２.将实验台上４.７ＫΩ电位器RTL的电压输出端连接到被测非门的输入端，RTL的输出端电压作为被测非门的输入电压。
旋转电位器改变非门的输入电压值。
３.按步长0.2Ｖ调整非门输入电压。
首先用万用表监视非门输入电压，调好输入电压后，用万用表测量非门的输出电压，并记录下来。
（六）、实验接线图及实验结果１.实验接线图由于 74LS04、74HC04和 74HCT04的逻辑功能相同，因此三个实验的接线图是一样的。
下面以第一个逻辑门为例，画出实验接线图（电压表表示电压测试点）如下+5V图1.4 实验二接图２.输出无负载时74LS04、74HC04、74HCT04电压传输特性测试数据表1.4 74LS04、74HC04、74HCT04电压传输特性测试数据３.按测试结果给出输出无负载时74LS04、74HC04和 74HCT04电压传输特性曲线，并与下图比较。
４.比较三条电压传输特性曲线，说明各自的特点。
尽管只对三个芯片在输出无负载情况下进行了电压传输特性测试，但是从图1.5、图1.6和图1.7所示的三条电压传输特性曲线仍可以得出下列观点: （1）74LS 芯片的最大输入低电平V ＩＬ低于74HC 芯片的最大输入低电平V ＩＬ，74LS 芯片的最小输入高电平ＶＩＨ低于74HC 芯片的最小输出高电平ＶＩＨ。
（２）74LS 芯片的最大输入低电平ＶＩＬ、最小输入高电平ＶＩＨ与74HCT 芯片的最大输入低电平ＶＩＬ、 最小输出高电平ＶＩＨ相同。
（３）74LS 芯片的最大输出低电平ＶＯＬ高于74HC 芯片和74HCT 芯片的最大输出低电平ＶＯＬ。
74LS 芯片的最小输出高电平ＶＯＨ低于74HC 芯片和74HCT 芯片的最小输出高电平ＶＯＨ。
（４）74HC 芯片的最大输出低电平 ＶＯＬ、最小输出高电平 ＶＯＨ与 74HCT 芯片的最大输出低电平ＶＯＬ、最小输出高电平ＶＯＨ相同。
5．在暂时不考虑输出负载能力的情况下，从上述观点可以得出下面的推论: （１）74H CT 芯片和74HC 芯片的输出能够作为 74LS 芯片的输入使用。
图1.5 74LS04电压传输特性曲线12345V I (V)12345Vo(V)V I (V)图1.6 74HC04电压传输特性曲线图1.7 74HCT04电压传输特性曲线12345Vo(V)V I (V)（２）74LS 芯片的输出能够作为74HCT 芯片的输入使用。
实际上，在考虑输出负载能力的情况下，上述的推论也是正确的。
应当指出，虽然在教科书中和各种器件资料中，74LS 芯片的输出作为74HC 芯片的输入使用时，推荐的方法是在74LS 芯片的输出和十5Ｖ电源之间接一个几千欧的上拉电阻，但是由于对74LS 芯片而言，一个74HC 输入只是一个很小的负载，74LS 芯片的输出高电平一般在３.5V ～4.5V 之间，因此在大多数的应用中，74LS 芯片的输出也可以直接作为74HC 芯片的输入。
三、逻辑门控制电路1） 用与非门和异或门安装如图1.8（a ）所示的电路。
检验它的真值表。
2)用３个三输入端与非门IC 芯片74LS10安装如图１.9所示的电路。
从实验台上的时钟脉冲输出端口选择两个不同频率（约 7khz 和 14khz ）的脉冲信号分别加到Ｘ0和Ｘ1端。
对应 Ｂ和 Ｓ 端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出Ｓ和Ｂ（及/Ｂ）的功能。
AB C Y控制输入端（a)（b）图1.8 （a）多重控制门，（b）真值表BBS选通选择线X 0实验二组合逻辑电路部件实验实验目的：掌握逻辑电路设计的基本方法掌握EDA工具MAX-PlusII的原理图输入方法掌握MAX-PlusII的逻辑电路编译、波形仿真的方法（一）逻辑单元电路的波形仿真利用EDA工具MAX-PlusII的原理图输入法，分别输入74138、7483图元符号；建立74138、7483的仿真波形文件，并进行波形仿真，记录波形；分析74138、7483逻辑关系。
1．3-8译码器74138的波形仿真2．4位二进制加法器7483的波形仿真４位二进制加法器集成电路74LS83中，Ａ和Ｂ是两个４位二进制数的输入端，C out，S3,S2,S1,S0是５位输出端。
C in是进位输入端，而C out是进位输出端。
（二）简单逻辑电路设计利用EDA工具MAX-PlusII的原理图输入法，输入设计的电路图；建立相应仿真波形文件，并进行波形仿真，记录波形和输入与输出的时延差；分析设计电路的正确性。
1.设计一个2-4译码器E为允许使能输入线，A1、A2为译码器输入，Q0、Q1、Q2、Q3分别为输出。
2.设计并实现一个4位二进制全加器（1）二进制全加器原理：对两个ｎ位二进制改作加法运算的数字电路是由一个半加器和（ｎ－1）个全加器组成。
它把两个ｎ位二进制数作为输入信号。
产生一个（ｎ＋1）位二进制数作它的和。
一个ｎ位二进制加法器的方框图如图2.1所示。
图中Ａ和Ｂ是用来相加的两n位输入信号，Ｃn-1，Ｓn-1，Ｓn-2，······Ｓ2,Ｓ1,Ｓ0是它们的和。
在该电路中方对Ａ0和Ｂ0相加是用一个半加器，对其它位都用全加器。
如果需要串接这些电路以增加相加的位数，那么它的第一级也必须是一个全加器。
图４.４表示都用全加器实现的加法器电路。
（2）实验步骤：①设计1位二进制全加器，逻辑表达式如下：S n=A n⊕B n⊕C n-1C n= A n·B n＋C n-1(A n⊕B n)A n是被加数，B n是加数，S n是和数，C n是向高位的进位，C n-1是低位的进位。
②利用1位二进制全加器构成一个4位二进制全加器3.交叉口通行灯逻辑问题的实现图表示一条主干公路（东一面）与一条二级道路的交叉点。
车辆探测器沿着A、B、C和D线放置。
当没有发现车辆时，这些敏感组件的输出为低电平‘0”。
当发现有车辆时，输出为高电平“1”。
交叉口通行灯根据下列逻辑关系控制（a）东一西灯任何时候都是绿的条件（l）C和D线均被占用；（2）没有发现车辆；（3）当A、B线没同的占用时，C或D任一条线被占用；（b）南一北灯任问时候都是绿的条件（1）A和B线均被占用，而C和D线均未占用或只占用一条线；（2）当C和D均未被占用时，A或B任一条线被占用。
有两个输出端，南北和东西，输出高电平对应绿灯亮，输出低电平对应红灯亮。
用敏感组件的输出作为逻辑电路输入信号，对所给的逻辑状态建立一个真值表，化简后得最简逻辑表达式，用与非门实现该电路、并用波形仿真设计电路的功能，分析其正确性之。
4.设计一个7位奇/偶校验器奇/偶校验代码是在计算机中常用的一种可靠性代码。
它由信息码和一位附加位——奇/偶校验位组成。
这位校验位的取值(0或1)将使整个代码串中的1的个数为奇数（奇校验代码）或为偶数（偶校验代码）。
(1) 奇/偶校验位发生器（a ）奇/偶校验位发生器就是根据输入信息码产生相应的校验位。
奇校验位定义是指当输入信息码中1的数目为奇数个时，奇校验位为0；当输入信息码中“1”的数目为偶数个时，奇校验位为1；使得信息码与奇校验位中“1”的总数目为奇数个，偶校验位的定义则相反。