阎石《数字电子技术基础》笔记和课后习题详解-组合逻辑电路【圣才出品】
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解(7-11章)【圣才出品】
圣才电子书 十万种考研考证电子书、题库视频学习平台
存储矩阵中选出指定单元，并把其中数据送到输出缓冲器。 （3）输出缓冲器的作用是提高存储器带负载能力，实现对输出状态的三态控制，便与 系统的总线连接。
图 7-1 ROM 的电路结构框图
2．可编程只读存储器（PROM） PROM 初始时所有存储单元中都存入了 1，可通过将所需内容自行写入 PROM 而得到 要求的 ROM。PROM 的总体结构与掩模 ROM 一样，同样由存储矩阵、地址译码器和输出 电路组成。 PROM 的内容一经写入以后，就不可能修改了，所以它只能写入一次。因此，PROM 仍不能满足研制过程中经常修改存储内容的需要。
3 / 127
圣才电子书 十万种考研考证电子书、题库视频学习平台
分组成，如图 7-4 所示。 ①存储矩阵由许多存储单元排列而成，每个存储单元能存储 1 位二值数（1 或 0），既 可以写入 1 或 0，又可以将存储的数据读出； ②地址译码器一般都分成行地址译码器和列地址译码器。行地址译码器将输入地址代码 的若干位译成某一条字线的输出高、低电平信号，从存储矩阵中选中一行存储单元；列地址 译码器将输入地址代码的其余几位译成某一根输出线上的高、低电平信号，从字线选中的一 行存储单元中再选 1 位（或几位），使这些被选中的单元经读/写控制电路与输入/输出端接 通，以便对这些单元进行读、写操作；
圣才电子书 十万种考研考证电子书、题库视频学习平台
第 7 章 半导体存储器
7.1 复习笔记
一、概述 半导体存储器是一种能存储大量二值信息（或称为二值数据）的半导体器件。半导体存 储器的种类很多，从存、取功能上可以分为只读存储器（ROM）和随机存储器（RAM）。 只读存储器在正常工作状态下只能从中读取数据，不能快速地随时修改或重新写入数 据。ROM 的优点是电路结构简单，而且在断电以后数据不会丢失。它的缺点是只适用于存 储那些固定数据的场合。只读存储器中又有掩模 ROM、可编程 ROM（PROM）和可擦除 的可编程 ROM（EPROM）几种不同类型。 随机存储器与只读存储器的根本区别在于，正常工作状态下就可以随时快速地向存储器 里写入数据或从中读出数据。根据所采用的存储单元工作原理的不同，又将随机存储器分为 静态存储器（SRAM）和动态存储器（DRAM）。
《数字电子技术基本教程第》阎石习题详解
51Ω 1.5KΩ 100KΩ ∞
0
0
0 不定
5
5
5 不定
图 2.44 习题 2-3 电路图
图 2.45
3.16 答案：
RP（m a x）
VCC VOH nIOH IL
5 3.6 2 0.1103 3 20106 5.4K
RP（m in）
VOH mI IH
10106
5 3.5 3 1106
6
41.7K
RP（m in）
VDD VOL IOL(max) mI IL
5 0.3 4103 1106
6
1.2K
图 2.53 习题 2-17 图
3.13 答案：
图 2.44 习题 2-3 电路图
vI1/V 悬空 接地 51Ω 3.6 50KΩ 0.2 vI2/V 1.4V 0V 0V 1.4V 1.4V 0.2V
2.7 答案：
0
1
1
0
0
1
高阻态
0 0
1
2.8 答案： 1
1 0
0
1
0 0
1
2.9 答案：
图 2.48 习题 2-9 图
2.12 答案：
F A B AB AB 1 B 1 B B
最多可以接10个同样的门电路
图 2.55 习题 2-19 图
3.20 答案：
IOH(max) 0.4mA
IIH(max) 20 A
IOL(max) 8mA IIH(max) 0.4mA
2nIIH(max) IOH(max)
n
IOH (max) 2I IH(max)
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-逻辑代数基础(圣才出品)
图形符号：
或者
表 2-4 异或真值表
表 2-5 同或真值表
二、逻辑代数的基本公式和常用公式 逻辑代数的基本公式和常用公式分别如表 2-6 和表 2-7 所示。
2 / 41
圣才电子书 十万种考研考证电子书、题库视频学习平台
表 2-6 逻辑代数的基本公式
表 2-7 若干常用公式
圣才电子书
十万种考研考证电子书、题库视频学习平台
第 2 章 逻辑代数基础
2.1 复习笔记
一、逻辑代数中的三种基本运算 1．基本逻辑运算 （1）与：只有决定事物结果的全部条件同时具备时，结果才发生。这种因果关系称为
逻辑与，或称逻辑相乘。逻辑运算写成Y = AgB ，真值表如表 2-1 所示。
从最小项的定义出发可以证明它具有如下的重要性质：
a．在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为 1；
b．全体最小项之和为 1；
c．任意两个最小项的乘积为 0；
d．具有相邻性的两个最小项之和可以合并成一项并消去一对因子。
②最大项：在 n 变量逻辑函数中，若 M 为 n 个变量之和，而且这 n 个变量均以原变量
图形符号：
或者
（2）或：在决定事物结果的诸条件中只要有任何一个满足，结果就会发生。这种因果
关系称为逻辑或，也称逻辑相加。逻辑运算写成Y = A + B ，真值表如表 2-2 所示。
图形符号：
或者
（3）非：只要条件具备了，结果便不会发生；而条件不具备时，结果一定发生。这种
因果关系称为逻辑非，也称逻辑求反。逻辑运算写成Y = A，真值表如表 2-3 所示。
Y=F(A,B,C,…) 由于变量和输出(函数)的取值只有 0 和 1 两种状态，所以我们所讨论的都是二值逻辑函 数。 任何一件具体的因果关系都可以用一个逻辑函数来描述。 1．逻辑函数的表示方法 （1）逻辑真值表：将输入变量所有的取值下对应的输出值找出来，列成表格，即可得 到真值表。 （2）逻辑函数式：将输出与输入间的逻辑关系写成与、或、非等的组合式，即可得到
阎石《数字电子技术基础》(第5版)配套模拟试题及详解(一)【圣才出品】
阎石《数字电子技术基础》名校真题解析及典型题精讲精练
１．（１１０１１０１）Ｂ ＝（ ）Ｄ ＝（ ）Ｈ ２．下列四个数中与十进制数（１６３）Ｄ不相等的数是（ ）
Ａ．（Ａ３）Ｈ Ｃ．（０００１０１１０００１１）８４２１ＢＣＤ 【２００５年—华南理工】
Ｂ．（１０１０００１１）Ｂ Ｄ．（４４３）Ｏ
计算下列各式
１．求与（１ＣＥ８）１６等值的 １０进制数 ２．求与（４３６）８等值的 ８４２１ＢＣＤ码
注：如讲义内容与视频内容相出入，请以视频内容为准。给你带来的不 便我们深表歉意。
阎石《数字电子技术基础》真题解析及典型题精讲精练
第 １讲 数值与编码
考点：
１．数制间的转换。 ２．常用编码。
题型：
１．填空题 ２．选择题
（一）十进制
十进制采用 ０，１，２，３，４，５，６，７，８，９十个数码，其进位的规则是“逢十进一”。 ４５８７．２９＝４１０３ ＋５１０２ ＋８１０１ ＋７１００ ＋２１０ １ ＋９１０ ２
（二）二进制
二进制数的表示方法：二进制数只有 ０、１两个数码。用两个状态即可表示，容易实现。进位规律 是：“逢二进一”１０１０１．１０１＝１２４ ＋１２２ ＋１２０＋１２－１２－３＝２１．６２５
（三）八进制和十六进制
１．八进制 八进制数中有 ０，１，２，３，４，５，６，７，八个数码，进位规律“逢八进一”。 （７６．４）Ｏ ＝７×８１＋６ ×８０＋４×８－１＝６２．５ ２．十六进制 十六进制数中有 ０，１，２，３，４，５，６，７，８，９，Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ十六个数码，进位规律是“逢十六 进一”。 Ａ６．Ｃ ＝１０×１６１ ＋６×１６０ ＋１２×１６－１
有权码———即每位有固定的权值；
如：８４２１ＢＣＤ，５４２１ＢＣＤ，２４２１ＢＣＤ等；
无权码———即每位无固定的数值
阎石《数字电子技术基础》笔记和课后习题详解-时序逻辑电路【圣才出品】
第6章时序逻辑电路6.1复习笔记本章系统地讲述了时序逻辑电路的工作原理和分析方法、设计方法。
首先讲述了时序逻辑电路在逻辑功能和电路结构上的特点以及分析时序逻辑电路的具体方法和步骤。
然后介绍了移位寄存器、计数器、顺序脉冲发生器等各类时序逻辑电路的工作原理和使用方法。
最后介绍了时序逻辑电路的竞争-冒险现象。
一、概述时序电路称为状态机（简称SM）、有限状态机（FSM）或算法状态机（ASM），工作时在电路的有限个状态间按一定的规律转换，关于时序电路的要点总结如表6-1-1所示。
表6-1-1时序电路要点总结二、时序逻辑电路的分析方法1．同步时序逻辑电路的分析方法分析一个时序电路，就是要求找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。
由于同步时序电路中所有触发器都是在同一个时钟信号操作下工作的，因此分析方法比较简单。
分析同步时序电路时一般按如下步骤进行：（1）由逻辑图得到每个触发器的驱动方程；（2）将驱动方程代入相应触发器的特性方程，得到状态方程；（3）得到整个时序电路的状态方程组；（4）根据逻辑图得到电路的输出方程。
2．时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图（1）状态转换表：①状态方程和输出方程中代入任意一组输入变量及电路初态的取值；②计算出电路的次态和现态下的输出值；③将其再代入状态方程和输出方程；④得到一组新的次态和输出值；⑤将所有计算结果列成真值表的形式，得到状态转换表。
（2）状态转换图：将电路的各个状态用圆圈表示，状态转换方向用箭头表示。
箭头旁注明状态转换前的输入变量取值和输出值。
输入变量取值通常写在斜线以上，输出值写在斜线以下。
（3）状态机流程图（SM图）：SM图表示在一系列时钟脉冲作用下时序电路状态转换的流程以及每个状态下的输入和输出。
SM图常用图形符号见表6-1-2。
表6-1-2SM图常用图形符号（4）时序图：在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图称为时序图。
阎石《数字电子技术基础》(第5版)(课后习题 可编程逻辑器件)【圣才出品】
第8章 可编程逻辑器件8.1试分析图8-1的与-或逻辑阵列，写出Y 1、Y 2、Y 3与A 、B 、C 、D 之间的逻辑函数式。
图8-1解：Y 1、Y 2、Y 3与A 、B 、C 、D 之间的逻辑函数式分别为：Y 1＝A'＋B ＋C ＋D'Y 2＝AB ＋A'B'＋CD'＋C'DY 3＝ABCD ＋A'B'C'D'8.2试分析图8-2的与-或逻辑阵列，写出Y 1、Y 2与A 、B 、C 、D 之间的逻辑关系式。
图8-2解：Y1、Y2与A、B、C、D之间的逻辑关系式分别为：Y1＝（AB'＋A'B＋CD）'当AB＝1时，Y2＝（CD'＋C'D）'，否则Y2呈现高阻态。
8.3 试分析图8-3中由PAL16L8构成的逻辑电路，写出Y1、Y2、Y3与A、B、C、D、E之间的逻辑关系式。
图8-3解：Y1、Y2、Y3与A、B、C、D、E之间的逻辑关系式分别为：Y1＝（A'B'＋A'C'＋A'D'＋A'E'＋B'C'＋B'D'＋B'E'＋C'D'＋C'E'＋D'E'）'Y2＝ABCD＋ACDE＋ABCE＋ABDE＋BCDEY 3＝ABCDE8.4 用PAL16L8产生如下一组组合逻辑函数。
画出与-或逻辑阵列编程后的电路图。
PAL16L8的电路图见图8-3。
解：先将组合逻辑函数化为与-或-非形式。
得到用PAL16L8的实现如图8-4所示。
图8-48.5 试分析图8-5给出的用PAL16R4构成的时序逻辑电路，写出电路的驱动方程、状态方程、输出方程，画出电路的状态转换图。
工作时，11脚接低电平。
图8-5解：若11脚接低电平，电路正常工作。
阎石《数字电子技术基础》笔记和课后习题详解(第7~8章)【圣才出品】
阎石《数字电子技术基础》笔记和课后习题详解第7章脉冲波形的产生和整形7.1复习笔记本章介绍矩形脉冲波形的产生和整形电路，详细介绍了常见的两种整形电路——施密特触发电路和单稳态电路，以及脉冲波形产生电路中，能自行产生矩形脉冲波形的各种多谐振荡电路，主要包括对称式和非对称式多谐振荡电路、环形振荡电路以及用施密特触发电路构成的多谐振荡电路等，还讲述了555定时器的工作原理和用它构成施密特触发电路、单稳态电路和多谐振荡电路的方法。
本章重点内容为：施密特触发电路、单稳态电路、多谐振荡电路的工作原理和各元器件参数关系；脉冲电路的分析计算方法；555定时器的应用。
一、概述1．获取矩形脉冲波形途径（1）产生：不用信号源，加上电源自激振荡产生波形。
（2）整形：输入信号源进行整形。
2．矩形脉冲特性参数描述矩形脉冲特性的主要参数如图7-1-1所示。
图7-1-1描述矩形脉冲特性的主要参数（1）脉冲周期T：周期性脉冲序列中相邻脉冲的时间间隔；（2）脉冲幅度V m：脉冲电压的最大变化幅度；（3）脉冲宽度t w：脉冲前沿0.5V m～脉冲后沿0.5V m的一段时间；（4）上升时间t r：脉冲上升沿0.1V m～0.9V m的时间；（5）下降时间t f：脉冲下降沿0.9V m～0.1V m的时间；（6）占空比q：t w与T的比值。
二、施密特触发器1．施密特触发器的结构和工作原理（1）电路结构：施密特电路是通过公共发射极电阻耦合的两级正反馈放大器，其结构如图7-1-2所示。
（2）电压传输特性：①T1饱和导通时的v E值必低于T2饱和导通时的值，故由截止变为导通的输入电压会高于T1由导通变为截止的输入电压，便可得到图7-1-3所示的电压传输特性；②V T＋：正向阈值电压；V T－：负向阈值电压；|V T＋－V T－|＝ΔV T：回差电压。
图7-1-2施密特触发电路图7-1-3施密特触发特性（3）性能特点：①输入信号从低电平上升的过程中，电路状态转换时对应的输入电平，与输入信号从高电平下降过程中对应的输入转换电平不同；②在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第4章组合逻辑电路
4.1复习笔记
本章介绍了组合逻辑电路的特点以及组合逻辑电路的分析方法和设计方法。
需要掌握的内容有组合逻辑电路在逻辑功能和电路结构上的特点，组合逻辑电路的设计方法和步骤。
需要定性了解的内容有组合逻辑电路中竞争-冒险现象以及常用的消除方法。
一、概述
1．组合逻辑电路的特点
数字电路分成两大类，一类称为组合逻辑电路，另一类称为时序逻辑电路。
组合逻辑电路的特点见表4-1-1。
表4-1-1组合逻辑电路特点
2．逻辑功能的描述
任何一个多输入、多输出的组合逻辑电路，都可以用图4-1-1所示的框图表示。
图中a 1，a 2，…，a n 表示输入变量，y 1，y 2，…，y n 表示输出变量。
输出与输入间的逻辑关系可以用一组逻辑函数表示：
1112221212(,,...,)(,,...,)(,,...,)
n n m m n y f a a a y f a a a y f a a a =⎧⎪=⎪⎨⎪⎪=⎩
图4-1-1组合逻辑电路框图
二、组合逻辑电路的分析方法和设计方法
1．组合逻辑电路分析方法
组合逻辑电路通常采用的分析方法步骤为：
（1）从电路输入到输出逐级写出逻辑函数；
（2）写出表示输出与输入关系的逻辑函数式；
（3）用公式或卡诺图将函数式化简；
（4）将逻辑函数式转换为真值表。
2．组合逻辑电路设计方法
组合逻辑电路通常采用的设计方法步骤为：
（1）进行逻辑抽象：通过逻辑抽象的方法用一个逻辑函数来描述具有一定因果关系的事件。
①分析事件因果关系，确定输入变量和输出变量。
一般把引起事件的原因定为输入变量，而把事件的结果作为输出变量。
②以0、1定义逻辑状态的含意。
③根据给定因果关系列出真值表。
（2）写出逻辑函数式：将第（1）步的真值表转换为对应的逻辑函数式，以便后续分析
化简。
（3）选定器件的类型：根据对电路的具体要求和器件的资源情况决定采用小规模集成的门电路组成相应的逻辑电路，或者中规模集成的常用组合逻辑器件或可编程逻辑器件等构成相应的逻辑电路。
（4）将逻辑函数化简或变换成适当的形式：
①使用小规模集成门电路进行设计时，应将函数式化成最简形式，即函数式中相加的乘积项最少，而且每个乘积项中的因子也最少。
②使用中规模集成常用组合逻辑电路设计电路时，需要将函数式变换为适当形式，以便用最少的器件和最简单的连线接成所要求的逻辑电路。
（5）根据化简或变换后的逻辑函数式，画出逻辑电路的连接图。
（6）工艺设计：为实现电路装置，需做工艺设计包括设计印刷电路板、机箱、面板、电源、控制开关等。
最后还必须完成组装、调试。
图4-1-2中以方框图的形式总结了逻辑设计的过程，但上述的设计步骤不是一成不变的。
图4-1-2组合逻辑电路的设计过程
三、若干常用的组合逻辑电路
1．编码器
编码器的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码。
两种常见的编码器见表4-1-2。
表4-1-2常见编码器
2．译码器
译码器将每个输入的二进制代码译为对应的输出高、低电平，译码是编码的反运算，二进制译码器、二—十进制译码器和显示译码器是常见的三类译码电路。
（1）二进制译码器：输入是一组二进制代码，输出是一组与输入代码一一对应的高、低电平信号。
3线-8线译码器74LS138功能表如表4-1-3所示。
表4-1-374LS138功能表
（2）二-十进制译码器：逻辑功能是将输入BCD码的10个代码译成10个高、低电平输出信号。
（3）显示译码器见表4-1-4：
表4-1-4常见显示译码器
（4）用译码器设计组合逻辑电路：
①将给定的逻辑函数化为最小项之和的形式；
②根据具体的译码器芯片输出有效电平判断是否需要将最小项变换为反函数形式；
③利用附加的门电路将这些最小项适当地组合起来。
3．数据选择器。