芯片制造技术课件17
适用于小批量制备/制造的纳米级“光刻” 电子束曝光，EBL：Electron-Beam Litho 纳米压印， NIL：Nano-Imprint Litho “侧墙转移”，STL：Sidewall-Transfer Litho
高分辨率并能实现大批量生产！ ~100 wafers/hour
价格方面：
193 nm 光刻设备 ~ 20 M$ 一套光刻版 ~ 1 M$
第十二章 未来趋势与挑战
第一章 第二章 第三章 第四章 第五章 第六章 第七章 第八章 第九章 第十章 第十一章 第十二章 前言 晶体生长 实验室净化及硅片清洗 光刻 热氧化 热扩散 离子注入 薄膜淀积 刻蚀 接触与互连 工艺集成 未来趋势与挑战
1
第十二章 未来趋势与挑战
2
第十二章 未来趋势与挑战
3
Low S/D resistance
前端工艺中的一些关键技术
原子层级淀积 Atomic layer deposition (ALD) 实现栅氧层淀积的原子层级控制 脉冲激光退火 Pulsed laser annealing 实现超快、低“热预算”（即小Dt）高温退火 等离子浸没式注入 Plasma immersion implantation 实现超浅离子注入 高电导沟导工程 High mobility channel 实现局域压缩或拉伸应力 等等
Wakabayashi NEC
YEAR: 2004 2007 2010 2012 2014 HALFPITCH 65 45 32 22 15
Prof. Iwai, Tokyo Inst Tech.
第十二章 未来趋势与挑战
7
第十二章 未来趋势与挑战
Gate oxide n+ poly gate Gate spacer
Prof. Iwai, Tokyo Inst Tech.
Courtesy Prof. Saraswat (Stanford University)
第十二章 未来趋势与挑战 Graphene sheet Single-walled carbon nanotube (SWNT)
16
第十二章 未来趋势与挑战
15 nm Lg FinFET:
10 nm
Y.-K. Choi et al., IEEE Int’l Electron Devices Meeting 2001
B LG<10 nm
SOURCE
第十二章 未来趋势与挑战
13
第十二章 未来趋势与挑战
14
第十二章 未来趋势与挑战
15
目前研发焦点: 如何增大驱动电流？
第十二章 未来趋势与挑战
19
第十二章 未来趋势与挑战
20
第十二章 未来趋势与挑战
21
为什么“光刻”技术如此成功?
光刻基本要求
分辨率Resolution 图形Pattern shape 大、小图形混合 Large & small patterns 对准精度Alignment 产量Throughput 初始价位Initial cost 运行费Running cost 理想的光刻 Good Any Yes Good High Low Low
一百年中，电子开关器件的关键（最小）尺寸缩小106倍!
器件几何尺寸的持续减小成就了微电子技术的无 处不在，产生了无数的应用，造就了信息社会。
第十二章 未来趋势与挑战
4
第十二章 未来趋势与挑战
5
第十二章 未来趋势与挑战
6
为什么要减小器件的几何尺寸?
器件几何尺寸的减小直接导致：
1、减小寄生电容，由此减小MOSFET的开关时间
P
N+ N+ Drain
Let’s get rid of it!
Lg
Log(ID) Ion Ioff Vt VG
BC
W WS/C S/C
Current flowing between the Source and Drain is controlled by the voltage on the Gate electrode
8
第十二章 未来趋势与挑战
9
体硅MOSFET技术
Metal-Oxide-Semiconductor Field-Effect Transistor: 期望得到的MOSFET特性: 开启时驱动电流要大 （High ON current） 关闭时漏电流要小 （Low OFF current）
栅长, Lg Gate Source Substrate 结深, Xj
17
第十二章 未来趋势与挑战
18
“无光源”纳米结构制备技术
Novel Processing（工艺革新）：Enabler
Sub-wavelength Litho
365 nm 248 nm 350 nm 180 nm 130 nm
Deep Sub-wavelength L Wave length (I) Line width Immersion Lithography
第十二章 未来趋势与挑战
22
第十二章 未来趋势与挑战
23
第十二章 未来趋势与挑战
24
EBL的特征和优点
EBL的分辨率
• 高能：100 keV • 高对比度的光刻胶 • 薄光刻胶 – 用叠层光刻胶 – 用“硬胶”Hard mask
Thin resist
Hard Mask
Thick resist
EBL分辨率的提高
Gate Gate
VT
Ioff
---- - - - - - ---- d-
- -- -- -- VD
Thin-Body Source Source MOSFET
Drain Drain
Buried Oxide Substrate
|GATE VOLTAGE|
After F. BOEUF, MIGAS 2006
A
B
Metallic Source
Nanowire Channel
Φ <14 nm Φ <10 nm d <14 nm d <10 nm
Gate Source Drain
Fin Width = TSi
20 nm
Source
Drain Gate
TSi
TSi
GATE
DRAIN
Buried Oxide Substrate
使用不同光刻胶的对比 相等亮/暗线宽的分辨率
+直写、灵活 +任意形状 + < 0.1 nm +束斑直径/宽 ~5 nm
Wafer
Wafer
第十二章 未来趋势与挑战
25
第十二章 未来趋势与挑战
26
第十二章 未来趋势与挑战
27
NIL工艺流程和特征
• • • • • 压印及UV光辐照 Step and flash 分辨率 ~10 nm 任意图形 石英母版复制实用版方法 套刻精度 ~1 µm，有声称到 100 nm的
Top view
Top view
目标：制备纳米级多晶硅栅（红色条块）
Nitride Poly SiGe Oxide hard mask
100 nm
第十二章 未来趋势与挑战
31
第十二章 未来趋势与挑战
32
第十二章 未来趋势与挑战
33
STL的工艺流程，3
Cross section
SiN Si0.2Ge0.8 poly-Si SiO2 Wafer
28
第十二章 未来趋势与挑战
29
第十二章 未来趋势与挑战
30
“侧墙转移” STL的工艺流程，1
Cross section
Resist Si0.2Ge0.8 poly-Si SiO2 Wafer
STL的工艺流程，2
Cross section
SiN Si0.2Ge0.8 poly-Si SiO2 Wafer
CURRENT
MOSFET：一个低功耗、 效率高的逻辑开关
L
V =0D N+ V =V G G
++ N N Source Source
为什么需要新的晶体管结构?
当沟道长度Lg 减小时，漏电流必须得到有效的控制 漏电流同时也发生在远离沟道的表面区
绝缘氧栅厚度, Tox
n+ source P well
STL的工艺流程，4
Resist
ive OPC at < 130 nm
Process window shrinking on average >30% for each node Tencor
Courtesy Per-Erik Hellström（Hellberg）
PROCESS CONTROL: THE INVESTMENT THAT YIELDS Ref：KLA
Prof. Iwai, Tokyo Inst Tech.
后端工艺中的一些关键技术
原子层级淀积 Atomic layer deposition (ALD) 实现铜籽晶层和扩散阻挡层淀积的原子层级控制 多孔金属间介质薄膜的材料和工艺 有效地减小互连体系中的寄生电容 大马士革工艺 Damascene processing 实现取代传统铝布线的先进铜互连技术 三维多层金属布线 Multilevel-multilayer metallization，3D 有效使用珍贵的硅表面，实现超大规模集成技术 等等
集成电路工艺的发展和进步
集成电路特性的改善和成本的降低主要是通过晶体管 几何尺寸持续不断地减小得以实现的。
Transistor Scaling ITRS，International Technology Roadmap for Semiconductors
合集下载
集成电路制造工艺ppt课件
编辑版pppt
28
按应用领域分类
❖ 标准通用集成电路 通用集成电路是指不同厂家都在同时生产的用量极大
的标准系列产品。这类产品往往集成度不高，然而社会 需求量大，通用性强。
❖专用集成电路
根据某种电子设备中特定的技术要求而专门设计的
集成电路简称ASIC（Application Specific Integrated Circuit)，其特点是集成度较高功能较多，功耗较小，封 装形式多样。
• 星科金朋(上海)有限公司
• 乐山无线电股份有限公司
编辑版pppt
35
2006年度中国集成电路设计前十大企业是：
• 炬力集成电路设计有限公司
• 中国华大集成电路设计集团有限公司
(包含北京中电华大电子设计公司等)
•
北京中星微电子有限公司
•
大唐微电子技术有限公司
•
深圳海思半导体有限公司
•
无锡华润矽科微电子有限公司
0.18 μm以下为超深亚微米， 0.05μm及其以下称为纳米级
编辑版pppt
16
集成电路发展的特点
➢特征尺寸越来越小 ➢硅圆片尺寸越来越大 ➢芯片集成度越来越大 ➢时钟速度越来越高 ➢电源电压/单位功耗越来越低 ➢布线层数/I/0引脚越来越多
编辑版pppt
17
摩尔定律
一个有关集成电路发展趋势的著名预言， 该预言直至今日依然准确。
furnace. Our development and design of this tool began in 1992, it was installed in
December of 1995 and became fully编op辑e版raptpipotnal in January of 1996.
半导体第五讲硅片清洗(4课时)——芯片制造流程课件PPT
70～80C, 10min
碱性（pH值>7）
✓可以氧化有机膜
✓和金属形成络合物
✓缓慢溶解原始氧化层，并再氧化——可以去除颗粒
✓NH4OH对硅有腐蚀作用
RCA clean is
OH－
OH－
OH－
OH－ OH－
OH－
“standard process” used to remove organics,
heavy metals and
=0.02 ppb !!
12
颗粒粘附
所有可以落在硅片表面的都称作颗粒。
颗粒来源：
✓空气 ✓人体 ✓设备 ✓化学品
超级净化空气
风淋吹扫、防护服、面罩、 手套等，机器手/人
超纯化学品 去离子水
特殊设计及材料 定期清洗
13
各种可能落在芯片表面的颗粒
14
❖粒子附着的机理：静电力，范德华力，化学键等 ❖去除的机理有四种：
19
自然氧化层（Native Oxide）
➢ 在空气、水中迅速生长 ➢ 带来的问题：
✓ 接触电阻增大 ✓ 难实现选择性的CVD或外延 ✓ 成为金属杂质源 ✓ 难以生长金属硅化物
➢ 清洗工艺：HF＋H2O（ca. 1: 50）
20
2、硅片清洗
有机物/光刻 胶的两种清 除方法：
SPM：sulfuric/peroxide mixture H2SO4(98％):H2O2(30％)=2:1~4:1 把光刻胶分解为CO2＋H2O （适合于几乎所有有机物）
alkali ions.
22
SC-2: HCl(73%):H2O2(30%):DIH2O=1:1:6~1:2:8 70～80C, 10min 酸性（pH值<7）
半导体工艺光刻+蚀刻 ppt课件
芯片制造技术中的 光刻刻蚀工艺
ppt课件
1
▪ 芯片制造工艺 ▪ 光刻工艺
▪ 刻蚀工艺
ppt课件
2
精品资料
ppt课件
4
光刻+蚀刻
最重要
决定着芯片的最小尺寸 制造时间的40-50% 制造成本的30%
ppt课件
5
玻璃模版 光刻胶膜
硅片
光刻 光化学反应
蚀刻
腐蚀
ppt课件
6
ppt课件
7
光刻原理
模版上的铬岛
紫外光
光刻胶的曝光区
光p刻ho胶tor层esist 氧化ox层ide
sil硅ico衬n 底substrate
使光衰弱的被曝光区
光刻胶上的阴影
岛
光刻胶层
窗口
氧化层 硅衬底
光刻胶显影后的最终图形
ppt课件
8
▪ 使用光敏材料（光刻胶）和可控制的曝 光在光刻胶膜层形成三维图形
▪ 在后续工艺(蚀刻)中,保护下面的材料
ppt课件
9
HMDS
清洗+喷涂粘附剂
光刻工艺步骤
紫外光
光刻胶
模版
旋转涂胶
软烘
对准和曝光
曝光后烘焙
显影
坚膜烘焙
显影检查
ppt课件
10
涂胶
模板 曝光
显影
ppt课件
11
Normal under
Incomplete
over
ppt课件
12
光刻工艺 —— 显影后
ppt课件
13
蚀刻工艺
▪ 光刻胶上的IC设计图形
晶圆表面
▪ 腐蚀作用，从Si片表面去除不需要的材料， 如Si、SiO2，金属、光刻胶等
ppt课件
1
▪ 芯片制造工艺 ▪ 光刻工艺
▪ 刻蚀工艺
ppt课件
2
精品资料
ppt课件
4
光刻+蚀刻
最重要
决定着芯片的最小尺寸 制造时间的40-50% 制造成本的30%
ppt课件
5
玻璃模版 光刻胶膜
硅片
光刻 光化学反应
蚀刻
腐蚀
ppt课件
6
ppt课件
7
光刻原理
模版上的铬岛
紫外光
光刻胶的曝光区
光p刻ho胶tor层esist 氧化ox层ide
sil硅ico衬n 底substrate
使光衰弱的被曝光区
光刻胶上的阴影
岛
光刻胶层
窗口
氧化层 硅衬底
光刻胶显影后的最终图形
ppt课件
8
▪ 使用光敏材料（光刻胶）和可控制的曝 光在光刻胶膜层形成三维图形
▪ 在后续工艺(蚀刻)中,保护下面的材料
ppt课件
9
HMDS
清洗+喷涂粘附剂
光刻工艺步骤
紫外光
光刻胶
模版
旋转涂胶
软烘
对准和曝光
曝光后烘焙
显影
坚膜烘焙
显影检查
ppt课件
10
涂胶
模板 曝光
显影
ppt课件
11
Normal under
Incomplete
over
ppt课件
12
光刻工艺 —— 显影后
ppt课件
13
蚀刻工艺
▪ 光刻胶上的IC设计图形
晶圆表面
▪ 腐蚀作用，从Si片表面去除不需要的材料， 如Si、SiO2，金属、光刻胶等
芯片制造半导体工艺实用教程
测试与可靠性验证
功能测试
对芯片进行功能测试，确保其正常工作。
可靠性验证
通过一系列的实验和测试，验证芯片的可靠性和稳定性。
03 芯片制造半导体工艺材料
单晶硅材料
硅是微电子工业中的重要基础材 料，是制造集成电路、太阳能电 池板和微电子设备的主要原料。
单晶硅具有高纯度、高均匀性、 高完整性、低缺陷密度等特点， 是制造高性能集成电路和微电子
汽车电子领域的芯片制造半导 体工艺应用于发动机控制、安 全系统、娱乐系统等模块。
02 芯片制造半导体工艺流程
硅片制备
硅提纯
将硅元素提纯至 99.9999%以上，以满足
半导体制造的要求。
单晶生长
通过一定的技术手段， 在一定条件下生长出单
晶硅锭。
晶锭切片
将生长好的硅锭切成厚 度约200-300微米的硅
芯片制造半导体工艺的应用领域
01
02
03
04
通信领域
芯片制造半导体工艺广泛应用 于通信领域的各种电子设备， 如手机、基站、路由器等。
计算机领域
计算机领域的芯片制造半导体 工艺应用于CPU、GPU、内
存等关键部件。
消费电子领域
消费电子领域的芯片制造半导 体工艺应用于电视、音响、游
戏机等产品。
汽车电子领域
芯片制造的重要性
芯片制造是现代电子工业的基础，广 泛应用于通信、计算机、消费电子、 汽车电子等领域，对推动科技进步和 经济发展具有重要意义。
半导体工艺的发展历程与趋势
发展历程
半导体工艺经历了从晶体管到集 成电路、再到超大规模集成电路 的发展历程，不断追求更高的集 成度和更小的特征尺寸。
发展趋势
随着新材料、新工艺、新技术的 不断涌现，半导体工艺正朝着更 低成本、更高性能、更环保的方 向发展。
芯片制造工艺
接近，在高温氧化、掺杂、扩散等公益 中，晶片不会因热胀冷缩而产生弯曲
芯片制造工艺
氧化
• 氧化方法：溅射法、真空蒸发法、CVD、 热氧化
法等 • 例：
• 干氧化法：Si+O2= SiO2 （均匀性好） • 湿氧化法：Si+O2= SiO2 （生长速度快）
Si+2H2O= SiO2+H2
芯片制造工艺
0.3.2 开窗
1、真空蒸发PVD 2、 溅射PVD
芯片制造工艺
真空蒸发PVD
芯片制造工艺
溅射PVD
芯片制造工艺
溅射镀铝膜
芯片制造工艺
薄膜淀积——化学气相淀积（CVD）
CVD：利用含有薄膜元素的反应剂在衬底 表面发生化学反应，从而在衬底表面淀 积薄膜。
常用方法： 1、外延生长 2、 热CVD（包括：常压CVD= APCVD、
芯片制造工艺
0.3.5 薄膜淀积、金属化
• 薄膜：一般指，厚度小于1um • 薄膜淀积技术：形成绝缘薄膜、半导体
薄膜、金属薄膜等 • 金属化、多层互连：将大量相互隔离、
互不连接的半导体器件（如晶体管）连 接起来，构成一个完整的集成块电路
芯片制造工艺
0.3.5.1 薄膜淀积
• 薄膜：小于1um，要求：厚度均匀、高 纯度、可控组分、台阶覆盖好、附着性 好、电学性能好
2020/12/17
芯片制造工艺
• 薄膜淀积方法： • 1、物理气相淀积（PVD） • 2、化学气相淀积（CVD：APCVD、
LPCVD、PECVD）
芯片制造工艺
薄膜淀积——物理气相淀积（PVD）
PVD：利用某种物理过程，例如蒸发或 溅 射现象，实现物质转移，即原子或分子 从原料表面逸出，形成粒子射入到硅片 表面，凝结形成固态薄膜。
芯片制造工艺
氧化
• 氧化方法：溅射法、真空蒸发法、CVD、 热氧化
法等 • 例：
• 干氧化法：Si+O2= SiO2 （均匀性好） • 湿氧化法：Si+O2= SiO2 （生长速度快）
Si+2H2O= SiO2+H2
芯片制造工艺
0.3.2 开窗
1、真空蒸发PVD 2、 溅射PVD
芯片制造工艺
真空蒸发PVD
芯片制造工艺
溅射PVD
芯片制造工艺
溅射镀铝膜
芯片制造工艺
薄膜淀积——化学气相淀积（CVD）
CVD：利用含有薄膜元素的反应剂在衬底 表面发生化学反应，从而在衬底表面淀 积薄膜。
常用方法： 1、外延生长 2、 热CVD（包括：常压CVD= APCVD、
芯片制造工艺
0.3.5 薄膜淀积、金属化
• 薄膜：一般指，厚度小于1um • 薄膜淀积技术：形成绝缘薄膜、半导体
薄膜、金属薄膜等 • 金属化、多层互连：将大量相互隔离、
互不连接的半导体器件（如晶体管）连 接起来，构成一个完整的集成块电路
芯片制造工艺
0.3.5.1 薄膜淀积
• 薄膜：小于1um，要求：厚度均匀、高 纯度、可控组分、台阶覆盖好、附着性 好、电学性能好
2020/12/17
芯片制造工艺
• 薄膜淀积方法： • 1、物理气相淀积（PVD） • 2、化学气相淀积（CVD：APCVD、
LPCVD、PECVD）
芯片制造工艺
薄膜淀积——物理气相淀积（PVD）
PVD：利用某种物理过程，例如蒸发或 溅 射现象，实现物质转移，即原子或分子 从原料表面逸出，形成粒子射入到硅片 表面，凝结形成固态薄膜。
半导体制造技术ppt
半导体制造的环保与安全
05
采用低能耗的设备、优化生产工艺和强化能源管理，以降低能源消耗。
节能设计
利用废水回收系统，回收利用生产过程中产生的废水，减少用水量。
废水回收
采用低排放的设备、实施废气处理技术，以减少废气排放。
废气减排
半导体制造过程中的环保措施
严格执行国家和地方的安全法规
安全培训
安全检查
半导体制造过程的安全规范
将废弃物按照不同的类别进行收集和处理，以便于回收利用。
废弃物处理和回收利用
分类收集和处理
利用回收技术将废弃物进行处理，以回收利用资源。
回收利用
按照国家和地方的规定，将无法回收利用的废弃物进行合法处理，以减少对环境的污染。
废弃物的合法处理
未来半导体制造技术的前景展望
06
新材料
随着人工智能技术的发展，越来越多的半导体制造设备具备了智能化控制和自主学习的能力。
半导体制造设备的最新发展
更高效的生产线
为了提高生产效率和降低成本，各半导体制造厂家正在致力于改进生产线，提高设备的联动性和生产能力。
更先进的材料和工艺
随着科学技术的发展，越来越多的先进材料和工艺被应用于半导体制造中，如石墨烯、碳纳米管等材料以及更为精细的制程工艺。
薄膜沉积
在晶圆表面沉积所需材料，如半导体、绝缘体或导体等。
封装测试
将芯片封装并测试其性能，以确保其满足要求。
半导体制造的基本步骤
原材料准备
晶圆制备
薄膜沉积
刻蚀工艺
离子注入
封装测试
各步骤中的主要技术
制造工艺的优化
通过对制造工艺参数进行调整和完善，提高产品的质量和产量。
制造工艺的改进
芯片资料PPT
其他领域应用展望
物联网领域
物联网设备需要大量芯片支持， 如传感器芯片、RFID芯片等。
汽车电子领域
汽车智能化、电动化趋势加速， 对芯片需求不断增长，如自动驾 驶芯片、车载娱乐系统芯片等。
医疗器械领域
医疗器械对芯片精度和稳定性要 求极高，如心脏起搏器芯片、医
疗影像设备芯片等。
05
芯片产业链及竞争格局分析
产业链上游：原材料与设备供应商
原材料
主要包括硅片、光刻胶、化学气体、 靶材等，这些原材料的质量直接影响 到芯片的质量和性能。
设备供应商
芯片制造需要高精度的设备，如光刻 机、刻蚀机、离子注入机等，这些设 备的供应商在产业链上游占据重要地 位。
产业链中游：芯片设计与制造企业
芯片设计
芯片设计是芯片产业链的核心环节，需要专业的芯片设计人才和先进的EDA工 具。
行业标准制定
行业组织和企业积极参与芯片标准制定，推动产 业规范化发展。
知识产权保护
加强知识产权保护力度，保障创新者的合法权益 ，促进技术创新和产业发展。
THANKS
感谢观看
混合信号芯片
同时包含模拟和数字 电路的芯片，用于处 理复杂的信号和控制 任务。
芯片主要技术参数解析
封装形式
指芯片封装后的外观和尺寸， 如DIP、QFP、BGA等。
工作电压与电流
芯片正常工作所需的电压和电 流范围。
工艺制程
描述芯片制造过程中所使用的 技术，如纳米级别表示晶体管 尺寸大小。
引脚数
芯片上的引脚数量，决定了芯 片与外部电路的连接能力。
完善的质量检测体系
建立全面的质量检测体系，对பைடு நூலகம்个生 产环节进行严格把关，确保产品符合 质量要求。
《DRAM制造工艺》课件
薄膜沉积技术
薄膜沉积技术用于在芯片上沉 积薄膜材料，包括化学气相沉 积(CVD)和物理气相沉积(PVD) 等方法。
纳米制造技术
随着DRAM存储容量的不断增 加，纳米制造技术成为实现高 集成度和小尺寸的关键技术。
四、DRAM产业现状及发展趋势
DRAM行业现状
全球DRAM市场规模庞大， 主要由少数大型制造商垄断， 但也存在着激烈的竞争。
《DRAM制造工艺》PPT 课件
# DRAM制造工艺
一、DRAM简介
DRAM的定义
动态随机存取存储器(DRAM) 是一种基于电容的半导体存 储器，用于在计算机和其他 电子设备中临时存储数据。
DRAM的种类
常见的DRAM种类有SDRAM、 DDR、DDR2、DDR3和 DDR4等，每一代都有提高 存储容量和速度的改进。
DRAM的特点
DRAM具有高集成度、低功 耗、易于扩展等特点，是计 算机存储系统中的核心组件。
二、DRAM的制造工艺
DRAM制造工艺涉及多个步骤，包括前处理、晶圆制造、晶圆测试、芯片刻 蚀、挖孔、金属沉积、金属刻蚀和重复层叠等。
三、DRAM制造工艺中的关键技术
光刻技术
光刻技术是制造DRAM中非常 关键的步骤，用于在芯片表面 上形成复杂的电路结构。
2
DRAM制造工艺的未来趋势
未来DRAM制造工艺将更加注重提高存储密度、降低功耗和增强性能。3源自DRAM制造工艺的应用前景
DRAM作为计算机存储的重要组成部分，在未来的科技发展中将发挥越来越重要 的作用。
DRAM产业链分析
DRAM产业链包括芯片制造 厂商、封装测试厂商、模块 厂商和品牌厂商等环节。
DRAM产业发展趋势
随着人工智能、物联网和云 计算等技术的兴起，DRAM 产业将面临新的发展机遇。
第17章 硅片测试
具有失效的硅片分类图
1 器件: 批: 硅片: 层: Bins 成品率: 好: 总计: 样品 样品 200 mm Hardware 79.54% 70 88 好 坏 10 2 1 1 1 1 1 1 10 10 3 7 7
1
1 3 10
12 12
1 6 7 1 1 1
1
6 1 5
1 1
1 1 1 1 1 1
Node 11
Node 3
Node 10 Node 8
Node 4
二．硅片拣选测试要点
1．总测试时间：为了提高测试的质量和吞 吐量，在芯片设计早期就考虑芯片的易测性并使用 可测性设计（ DFT ）策略。DFT的一个例子是扫描 测试，在集成电路里设计特殊电路，可以绕过正常 数据通道直接加上特定测试图形，以缩短测试时间。
在线参数测试
硅片拣选测试
硅片制造中电学测试的位置
CMOS前端工艺 • 阱的形成 • 浅槽隔离 • 多晶硅栅形式 • 源漏注入 • 接触形式 • 局部互连 • 第一层层间介质 • 第一层金属淀积和刻蚀
CMOS后端工艺 • 层间介质淀积和CMP • 通孔形成 • 钨塞填充和CMP • 金属淀积和刻蚀 • 根据金属层重复上面步骤 • 压点金属淀积和刻蚀 • 钝化层成膜和刻蚀
第十七章 硅 片 测 试
电学测试在芯片工艺的不同阶段进 行。这些测试在早期设计阶段开始，在 硅片制造的重要步骤继续，以最后封装 的IC产品测试结束。下表给出了主要芯 片测试的概要。
IC产品的不同电学测试(从设计阶段到封装的IC)
测试
1. IC 设计验证
IC 制造的阶段
生产前
硅片级或芯片 级
硅片级
参数测试的一个重要方面是观察数据倾 向。不可接受的数据倾向有：
芯片制造原理
芯片制造原理一、芯片的概述芯片是现代电子产品中不可或缺的核心组成部分。
它是一种集成电路，将许多电子元器件集成到一个小小的硅片上。
芯片的制造涉及到多个环节和技术，本文将从材料准备、制造工艺、光刻技术、薄膜沉积等方面进行探讨。
二、芯片的材料准备芯片的制造需要用到多种材料，包括硅片、金属材料、有机材料等。
其中，硅片是最重要的基础材料。
制造芯片的第一步是从硅石中提取纯度极高的硅单质，然后通过化学反应将其制成多晶硅，再经过高温处理使其变成单晶硅。
这样获得的单晶硅具有良好的电学性能和晶体结构，适合用于芯片制造。
三、芯片的制造工艺芯片的制造工艺可以分为多个步骤，包括晶圆制备、掩膜制备、光刻、薄膜沉积、离子注入、扩散、蚀刻、金属化等。
其中，晶圆制备是最关键的一步，它决定了芯片的质量和性能。
晶圆制备过程中，需要将单晶硅切割成薄片，并进行化学和物理处理，使其表面光洁度达到要求。
四、光刻技术在芯片制造中的应用光刻技术是芯片制造中最常用的工艺之一。
它通过光敏胶层和掩膜的配合，将需要制造的图形图案转移到硅片上。
光刻技术的核心是曝光和显影过程。
在曝光过程中，使用紫外光照射到光敏胶层上，通过掩膜的透光孔使胶层部分暴露。
然后，在显影过程中，用化学液将未暴露的胶层去除，形成所需的图案。
五、薄膜沉积技术在芯片制造中的应用薄膜沉积技术是制造芯片中的重要工艺之一。
它用于在硅片表面形成各种功能性薄膜，如氧化物膜、金属膜等。
常用的薄膜沉积技术包括物理气相沉积（PVD）和化学气相沉积（CVD）。
PVD是将金属材料加热，使其蒸发成气态，然后在硅片表面沉积形成薄膜。
CVD则是通过化学反应将气态物质沉积在硅片表面。
六、芯片制造中的离子注入技术离子注入技术是芯片制造中常用的工艺之一。
它通过加速器将离子束注入到硅片中，改变硅片的导电性。
离子注入可以用于形成PN结、改变硅片的掺杂浓度等。
离子注入过程中，离子束的能量和剂量需要精确控制，以确保注入的离子能够准确地嵌入到硅片内部。