DSP考试复习要点
DSP复习要点

DSP复习要点第一章:1.DSP 技术应用非常广泛,例如:移动通信系统、VOIP 、HFC 、软件无线电、数码相机、DB DIGITAL AC-3、汽车多媒体系统、噪声消除算法、机顶盒(SET-TOP-BOX )、飞机驾驶模拟器、全球定位系统(GPS )、雷达/声纳、巡航导弹、F-117发射激光制导灵巧炸弹、图像识别、图像鉴别、医院用的B 超、CT 、核磁共振、卫星遥感遥测;天气预报,地震预报,地震探矿;风动试验;数字化士兵,数字化战争;高清晰度电视、虚拟仪器2. 主要DSP 芯片厂商有:AD 公司、AT&T 公司(现在的Lucent 公司)、 Motorola 公司、TI 公司(美国德州仪器公司)、NEC 公司。
3. 3. DSP 芯片,也称数字信号处理器,是一种具有特殊结构的微处理器。
DSP 芯片的内部采用程序和数据分开的哈佛结构,具有专门的硬件乘法器,广泛采用流水线操作,提供特殊的DSP 指令,可以用来快速的实现各种数字信号处理算法。
4.冯·诺伊曼(Von Neuman )结构该结构采用单存储空间,即程序指令和数据共用一个存储空间,使用单一的地址和数据总线,取指令和取操作数都是通过一条总线分时进行。
5. 哈佛(Harvard )结构该结构采用双存储空间,程序存储器和数据存储器分开,有各自独立的程序总线和数据总线,可独立编址和独立访问,可对程序和数据进行独立传输,使取指令操作、指令执行操作、数据吞吐并行完成,大大地提高了数据处理能力和指令的执行速度,非常适合于实时的数字信号处理。
6. DSP 芯片的特点:7. 根据芯片工作的数据格式,按其精度或动态范围,可将通用DSP 划分为定点DSP 和浮点DSP 两类。
7. 一般来说,选择DSP 芯片时应考虑的重要因素:运算速度、价格、功耗第二章4. 改进型的哈佛结构是采用双存储空间和数条总线,即一条程序总线和多条数据总线,允许在程序空间和数据空间之间相互传送数据。
DSP最新考试重点复习资料

1.名词解释1哈佛结构:哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。
中央处理器首先到程序指令存储器中读取程序指令内容,解码后得到数据地址,再到相应的数据存储器中读取数据,并进行下一步的操作(通常是执行)。
2改善的哈佛结构:为了进一步提高信号处理的效率,在哈佛结构的基础上,又加以改善。
使得程序代码和数据存储空间之间可以进行数据的传输,称为改善的哈佛结构。
3流水线技术:流水技术是将各指令的各个步骤重叠起来执行。
与哈佛总线结构相关,DSP广泛采用流水线以减少指令执行时间,从而增加了处理器的处理能力。
要执行一条DSP指令,需要通过取指、译码、取操作数、执行等几个阶段,DSP的流水线结构是指它的这几个阶段在程序执行过程中是重叠进行的,即在对本条指令取指的同时,前面的三条指令已依次完成译码、取操作数、执行的操作。
正是利用这种流水线机制,保证DSP的乘法、加法以及乘累加可以在单周期内完成,这对提高DSP的运算速度具有重要意义,特别是当设计的算法需要连续的乘累加运算时。
4多总线结构:微处理器内一般有两种基本总线结构:冯·诺曼结构和哈佛结构。
冯·诺曼结构取指令、取数据都是通过同一总线完成。
因此必须分时进行,在高速运算时,往往在传输通道上出现瓶颈效应。
而DSP内部采用的是哈佛结构,它在片内至少有四套总线:程序的数据总线、程序的地址总线、数据的数据总线和数据的地址总线。
这种分离的程序总线和数据总线,可允许同时获取来自程序存储器的指令字和来自数据存储器的操作数,互不干扰。
有的DSP片内还包括有其他总线,如DMA总线等,可在单周期内完成更多的工作。
5零开销循环:处理器在执行循环时,不用花时间去检查循环计数器的值,直接跳回到循环的顶部、并将循环计数器减1。
在存在大规模循环的情况下,显著降低算法复杂度。
6MAC:乘法器/乘加器 DSP在1秒内完成乘-累加运算的次数。
因为乘/累加运算是数字信号处理算法中的基本运算。
DSP复习提纲精华版

1、请列出几种常用的嵌入式操作系统,并简单说明其特点?2、常用的嵌入式处理器包括?3、DSP按照数据格式可以分为定点和浮点处理器两种4、DSP同单片机不同在于其哈弗结构,请说明其特点?5、DSP与MCU硬件结构比较,有何异同?6、请列出几个常用的DSP制造商?7、CPU组成包括什么?8、DSP的程序执行机构是什么?9、DSP的每次取指操作都是取8条32位指令,称为一个取指包10、指令执行时,每条指令占用一个功能单元11、什么是DSP的数据通路,C6000的数据通路包括什么?12、下列寄存器哪个不能用作条件寄存器A1、A2、A3、B0、B1、B213、C6000DSP中有8个功能单元,分别是什么?14、什么是流水线,其操作原理是什么?15、DSP的流水线都按照所有指令均按取指(fetch)、译码(decode)和执行三级进行。
16、取指级有4个节拍,译码级有2个节拍,执行级对不同类型的指令有不同数目的节拍17、流水线操作以CPU周期为单位,1个执行包在流水线1个节拍的时间就是1个CPU周期。
18、①在DP节拍,1个取指包的8条指令根据并行性被分成几个执行包,执行包由1~8条并行指令组成。
②在DP节拍期间,1个执行包的指令被分别分配到相应的功能单元③同时,源寄存器、目的寄存器和有关数据通路被译码以便在功能单元完成指令执行19、C6000片内为哈佛结构,即存储器分为程序存储空间和数据存储空间。
20、延迟间隙21、取指包:CPU运行时总是一次取8条32位指令,组成一个取指包执行包:所有并行执行的指令组成一个执行包。
22、C6000全部采用间接寻址23、所有寄存器都可以作为线性寻址的地址指针。
而A4~A7,B4~B7这8个寄存器还可以作为循环寻址的地址指针24、DSP试验箱通过仿真器连接电脑,其接口是JTAG口。
25、CCS有两种工作模式,软件仿真模式;硬件在线编程模式26、为什么要使用RTOS27、DSP/BIOS提供了4种不同的线程:硬件中断(HWI)、软件中断(SWI) 、任务(TSK) 、IDLE线程。
DSP复习要点详解

使用说明:1以下内容以老师给的为准2由于个人能力有限,内容难免有错3以下内容若令你成绩过低,与文件制作人无关4仅供参考DSP复习要点一、基础知识概念题:1、给出一个典型的DSP系统的组成框图。
y(t) 2、简述C54x DSP的总线结构?答: TMS320C54x的结构是围绕8组16bit总线建立的。
(1)、一组程序总线(PB)(2)、三组数据总线(CB,DB和EB)(3)、四组地址总线(PAB,CAB,DAB和EAB)3.简述冯•诺依曼结构、哈佛结构的特点?答:①冯•诺依曼结构中不独立区分程序和数据空间,且程序和数据空间共用地址和数据线;②哈佛结构中程序空间和数据空间是独立的,具有各自独立的地址线和数据线。
4、C54x DSP的CPU包括哪些单元?答:'C54X 芯片的CPU包括:(1)、40bit的算术逻辑单元(2)、累加器A和B(3)、桶形移位寄存器(4)、乘法器/加法器单元(5)、比较选择和存储单元(6)、指数编码器(7)、CPU状态和控制寄存器(8)、寻址单元。
6、C54x的三个独立存储器空间分别是什么?答:(1)、64K字的程序存储空间(2)、64K字的数据空间(3)、64K字的I/O空间,7、简述TMS320C54xDSP的流水线分为几个操作阶段答:分为6个阶段1、预取指2、取指3、译码4、寻址5、读数6、执行8、简述C54x有哪些数据寻址方式?答:1、立即寻址2、绝对寻址3、累加器寻址4、直接寻址5、间接寻址6、存储器映像寄存器寻址7、堆栈寻址10、68页表3.1.1缩略语要记住。
缩略语含义Smem 单数据存储器操作数Xmem 双数据存储器操作数,从DB数据总线上读取Ymem 双数据存储器操作数,从CB数据总线上读取dmad 数据存储器地址pmad 程序存储器地址PA I/O口地址src 源累加器dst 目的累加器1k 16位长立即数11、定时器的初始化STM #0010H,TCR;关闭定时器,TSS=1定时器不工作STM #4999,PRD;定时周期寄存器为4999,当TIM减至0时重新装载STM #0669,TCR;重新设置定时的工作参数,TRB=1允许装载,TSS=0定时器开始工作。
DSP复习要点

以便提取有用的信息并进行有效的传输与运用。与模拟信号处理相比,数字信号处理具有精确、灵活、抗干扰能力强、可靠性高、体积小、
易于大规模集成等优点。
2.数字信号处理的实现是用硬件、软件或软硬家和的方法来实现各种算法。
3.数字信号处理(DSP)是一种特别适合于进行数字信号处理运算的微处理器,主要用于实时快速实现各种数字信号处理的算法。
4.DSP芯片的特点;数字信号处理不同意普通的科学计算与分析,它强调运算的实时性。因此,DSP除了具有普通微处理器所强调的高速运算
和控制能力外,针对实时数字信号处理的特点,在处理器的结构、指令系统、指令流程上做了很大的改进,其主要特点如下;
14.冯.诺咦曼结构采用单存储精简,即程序指令和数据公用一个存储空间,使用单一的地址和数据总线,取指令和取操作数都是通过一条总线分时
进行的。当进行高速运算时,不但不能同时进行取指令和取操作数,而且还会造成数据传输通道的瓶颈现象,其工作速度较慢;
哈佛结构采用双存储空间,程序存储器和数据存储器分开,有各自独立的程序总线和数据总线,可独立编址和独立访问,可对程序和数据进行
换为数字信号x(n);3数字信号处理器对x(n)进行处理,得数字信号y(n);4经D/A转换器,将y(n)转换成模拟信号;5经低通滤
波器,滤除高频分量,得到平滑的模拟信号y(t)。
9.DSP系统的特点;1接口方便,DSP系统提供了灵活的接口,可以与其他以现代数字技术为基础的系统或设备相互兼容,这样系统接口所实现的
0.00001的精度。6可重复性好, 模拟系统的性能受元器件参数性能影响比较大,而数字系统基本不受影响,因此数字系统便于测试、调试
dsp考试复习资料

dsp考试复习资料1、DSP与一般处理器(单片机)有什么区别?(1)体系结构:通用CPU是冯.诺伊曼结构的,而DSP有分开的程序和数据总线即“哈佛结构”。
这样在同一个时钟周期内可以进行多次存储器访问。
(2)DSP是一种特别适用于数字信号处理的微处理器。
它配有专用的硬件乘法-累加器,并且具有特殊的DSP指令,运算能力强。
多处理单元,支持并行处理指令。
(3)DSP采用流水线技术,即每条指令都由片内多个功能单元分别完成取指、译码、取数、执行等步骤;采用并行处理结构。
(4)DSP硬件配置强,有丰富的外设和大量的片内memory。
(5)专用寻址单元:芯片具有满足数字信号算法特殊要求的寻址方式和硬件。
数据交换能力高。
(6)DSP功耗低,适合于嵌入式系统。
2、DSP器件与单片机相比的特点DSP器件具有较高的集成度。
DSP具有更快的CPU,更大容量的存储器,内置有波特率发生器和FIFO缓冲器。
提供高速、同步串口和标准异步串口。
有的片内集成了A/D和采样/保持电路,可提供PWM 输出。
DSP器件采用改进的哈佛结构,具有独立的程序和数据空间,允许同时存取程序和数据。
内置高速的硬件乘法器,增强的多级流水线,使DSP器件具有高速的数据运算能力。
DSP器件比16位单片机单指令执行时间快8~10倍,完成一次乘加运算快16~30倍。
DSP 器件还提供了高度专业化的指令集,提高了FFT快速傅里叶变换和滤波器的运算速度。
、3、为了提高运算速度54XDSP才用了哪些措施?(1)提高了芯片的时钟频率,达到160Mbps;(2)采用多总线结构【同时可以进行取指令和多个数据存储操作(5)(3)采用哈佛结构【指令的寻址和数据存储可以同时进行】(4)采用流水线技术。
流水线→并行→提高程序执行效率(5)配有专用的硬件乘法-累加器(6)具有特殊的DSP指令(如FIRS)(7)配有专用的功能单元(如指数编码器)(8)支持多处理单元,支持并行处理指令(9)芯片具有满足数字信号算法特殊要求的寻址方式和硬件(10)硬件配置强:高速数据传输能力,设置单独的DAM总线及其控制器,进行数据的并行传输。
DSP(知识点+思考题)
DSP(知识点+思考题)DSP复习要点第⼀章绪论1、数的定标:Qn表⽰。
例如:16进制数2000H=8192,⽤Q0表⽰16进制数2000H=0.25,⽤Q15表⽰2、?C54x⼩数的表⽰⽅法:采⽤2的补码⼩数;.word 32768 *707/10003、定点算术运算:乘法:解决冗余符号位的办法是在程序中设定状态寄存器STl中的FRCT位为1,让相乘的结果⾃动左移1位。
第⼆章CPU结构和存储器设置⼀、思考题:1、C54x DSP的总线结构有哪些特点?答:TMS320C54x的结构是围绕8组16bit总线建⽴的。
(1)、⼀组程序总线(PB):传送从程序存储器的指令代码和⽴即数。
(2)、三组数据总线(CB,DB和EB):连接各种元器件,(3)、四组地址总线(PAB,CAB,DAB和EAB)传送执⾏指令所需要的地址。
2、C54x DSP的CPU包括哪些单元?答:'C54X 芯⽚的CPU包括:(1)、40bit的算术逻辑单元(2)、累加器A和B(3)、桶形移位寄存器(4)、乘法器/加法器单元(5)、⽐较选择和存储单元(6)、指数编码器(7)、CPU状态和控制寄存器(8)、寻址单元。
1)、累加器A和B分为三部分:保护位、⾼位字、地位字。
保护位保存多余⾼位,防⽌溢出。
2)、桶形移位寄存器:将输⼊数据进⾏0~31bits的左移(正值)和0~15bits的右移(负值)3)、乘法器/加法器单元:能够在⼀个周期内完成⼀次17*17bit的乘法和⼀次40位的加法4)、⽐较选择和存储单元:⽤维⽐特算法设计的进⾏加法/⽐较/选择运算。
5)、CPU状态和控制寄存器:状态寄存器ST0和ST1,由置位指令SSBX和复位指令RSBX控制、处理器模式状态寄存器PMST2-3、简述’C54x DSP的ST1,ST0,PMST的主要功能。
答:’C54x DSP的ST1,ST0,PMST的主要功能是⽤于设置和查看CPU的⼯作状态。
DSP复习要点
DSP 复习要点一、基础知识概念题:1、给出一个典型的DSP 系统的组成框图。
X(t) y(t)2、简述C54x DSP 的总线结构?答:TMS320C54x 的结构是围绕8组16bit 总线建立的。
(1)、一组程序总线(PB)(2)、三组数据总线(CB ,DB 和EB)(3)、四组地址总线(PAB ,CAB ,DAB 和EAB) 3.简述冯?诺依曼结构、哈佛结构的特点?答:①冯?诺依曼结构中不独立区分程序和数据空间,且程序和数据空间共用地址和数据线;②哈佛结构中程序空间和数据空间是独立的,具有各自独立的地址线和数据线。
4、C54x DSP 的CPU 包括哪些单元?答:'C54X 芯片的CPU 包括:(1)、40bit 的算术逻辑单元(2)、累加器A 和B (3)、桶形移位寄存器(4)、乘法器/加法器单元(5)、比较选择和存储单元(6)、指数编码器(7)、CPU 状态和控制寄存器(8)、寻址单元。
6、C54x 的三个独立存储器空间分别是什么?答:(1)、64K 字的程序存储空间(2)、64K 字的数据空间(3)、64K 字的I/O 空间,7、简述TMS320C54xDSP 的流水线分为几个操作阶段x(n)y(n)数字信号处理器A/D 转换器抗混叠滤波器D/A 转换器低通滤波器答:分为6个阶段1、预取指2、取指3、译码4、寻址5、读数6、执行8、简述C54x有哪些数据寻址方式?答:1、立即寻址2、绝对寻址3、累加器寻址4、直接寻址5、间接寻址6、存储器映像寄存器寻址7、堆栈寻址10、68页表 3.1.1缩略语要记住。
缩略语含义Smem 单数据存储器操作数Xmem 双数据存储器操作数,从DB数据总线上读取Ymem 双数据存储器操作数,从CB数据总线上读取dmad 数据存储器地址pmad 程序存储器地址PA I/O口地址src 源累加器dst 目的累加器1k 16位长立即数11、定时器的初始化11、中断向量的地址如何形成。
DSP原理与应用考试重点
DSP原理与应用考试重点DSP原理与应用考试重点(仅供参考,祝大家考试顺利)第一章 DSP概述1.3 哈弗结构:采用双存储空间,程序存储器和数据存储器分开,有各自独立的程序总线和数据总线。
独立编址和独立访问,可对程序和数据进行独立传输,使取指令操作、指令执行操作、数据吞吐并行完成,大大提高了数据的处理能力和指令的执行速度,非常适合实时的数字信号处理。
思考题与习题1-1论述通用微处理器和DSP芯片之间的共同特点和主要区别。
答:共同特点:都具有高速运算和控制能力主要区别:DSP具有特殊结构,其芯片内部采用程序和数据分开的哈弗结构,同时能读取指令和数据。
1-2论述DSP芯片结构上的主要特点。
答:DSP芯片内部采用程序和数据分开的哈弗结构,采用双存储空间,有各自独立的程序总线和数据总线,使取指、译码、执行并行完成。
什么是DSP给记下。
第二章 CUP结构与指令集2.1 CPU的结构1.CPU部分结构:程序的取指、指令分配和译码机构:程序取指单元(由程序总线与片内程序存储器相连)、指令分配单元和指令译码单元。
2.程序执行机构:2个对称数据通道(A和B)、2个对称的通用寄存器组、2组对称的功能单元(每组4个)、控制寄存器、控制逻辑及中断逻辑等。
3.芯片测试、仿真端口及其控制逻辑。
取指包:如C67xx系列芯片的程序总线宽度为2.流水线译码的2个节拍:1.指令分配(DP)2.指令译码(DC)。
2.5.1 中断类型和中断信号中断类型:1.复位 2.不可屏蔽中断 3.可屏蔽中断。
2.5.2中断服务表(IST)1.中断服务表(IST):是包含中断服务代码取指包的一个地址表。
2.中断服务取指包(ISFP):包含8条指令,主要存放中断服务指令,当中断指令过长不能存放在单个FP中时,就需要跳转到下一个中断程序。
3.中断服务表指针(ISTP)寄存器:用于确定中断服务程序在中断服务表中的地址,ISTP中的字段ISTB确定IST的地址基址,另一个字段HPEINT确定当前响应的中断,并给出取指包在IST中的位置。
dsp复习要点1
dsp复习要点1第一章绪论1.数字信号处理算法一般的实现方法有哪些?(详见课本 P2)2.简述数字信号处理器的主要特点;答:(1)存储器采用哈佛或者改进的哈佛结构;(2)内部采用了多级流水;(3)具有硬件乘法累加单元;(4)可以实现零开销循环;(5)采用了特殊的寻址方式;(6)高效的特殊指令;(7)具有丰富的片内外设。
3.举例请给出数字信号处理器的运算速度指标;答:常见的运算速度指标有如下几种:(1)指令周期:执行一条指令所需的最短时间,数值等于主频的倒数;指令周期通常以ns(纳秒)为单位。
例如,运行在200MHz的TMS320VC5510的指令周期为5ns。
(2)MIPS:每秒百万条指令数。
(3)MAC时间:一次乘法累加操作花费的时间。
大部分DSP芯片可在一个指令周期内完成MAC操作;(4)FFT执行时间:完成N点FFT所需的时间。
FFT运算是数字信号处理中的典型算法而且应用很广,因此该指标常用于衡量DSP芯片的运算能力。
4. 简述哈佛结构的概念。
解:哈佛结构试验种将程序指令存储器和数据存储器分开的存储器结构。
哈佛机构是一种并行体系结构,它的主要特点是将程序和数据存储在不同的存储空间中,即程序存储器和数据存储器是两个独立的存储器,每个存储器独立编址,独立访问。
5. DSP与单片机,DSP与嵌入式处理器的主要区别是什么?解:DSP运算能力强,擅长很多的重复数据运算,而MCU则适合不同信息源的多种数据的处理诊断和运算,侧重于控制,速度并不如DSP。
一般来说MCU偏重于控制,DSP侧重于运算,MCU区别于DSP的最大特点在于它的通用性,反应在指令集和寻址模式中。
通常我们将的单片机和嵌入式芯片一般属于MCU,单片机8位和16位居多,ARM以32位居多。
6.TMS320C54x型DSP采用结构对程序存储器和数据存储器进行控制7. DSP处理器按数据格式分为两类,分别是和8. 从数据总线的宽度来说,TMS320C54x型DSP是位的DSP处理器9.目前市场上DSP生产厂商位居榜首的是( D )(5) A Motorola B ADI C Zilog D TI第二章TMS320C54x的硬件结构10. TMS320C54x DSP 芯片的存储器结构如何?(详见课本 P9)TMS320C54x 存储器由3 个独立的可选择空间组成:程序空间、数据空间和I/O 空间。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
1.主要用于控制领域的C24X和C28X系列,用于便携消费电子产品的低功耗16位定点数字信号处理器C54X、C55X系列。
S仿真下载的是.out文件,汇编器编译好的代码和数据进行链接时所依据的是.cmd链接命令文件。
3.“零开销”(zero overhead)是指循环计数、条件转移等循环机制由专门硬件控制,而处理器不用花费任何时间。
4.DMA控制器可以无需CPU介入而在内部存储器、外部存储器及片上外设之间传送数据,HPI接口也使用DMA辅助端口传送数据。
特点:DMA可以独立于CPU 工作;有四个标准端口(port)与DARAM、SARAM、外部存储器和外设相连;一个辅助端口用于HPI和存储器之间的数据传送;具有六个通道。
DMA通道传输的数据单位有四种:字节(Byte)、单元(Element)、帧(Frame)、块(Block),最小数据单位是字节(Byte)。
P1465.流水线结构将指令的执行分解为取指、译码、取操作数和执行等几个阶段。
流水线结构提高了指令执行的整体速度,有助于保证数字信号处理的实时性。
TMS320C55X DSP的流水线则被分为指令流水线和执行流水线两部分,指令流水线完成访问地址产生、等待存储器回应、取指令包、预解码等工作;执行流水线完成译码、读取/修改寄存器、读操作数和输出结果等工作。
6.FIFO先入先出存储器做高速缓存。
7.ALU(算术逻辑单元),ALU可以完成算术运算、逻辑运算、位操作、移位、测试等操作。
8.I2C总线使用一条串行数据线SDA和一条串行时钟线SCL,这两条线都支持输入/输出双向传输,在连接时应注意这两根线都需要外接上拉电阻,当总线处于空闲状态时两条线都处于高电平。
9.C55X系列DSP内部具有锁相环电路,锁相环可以对输入时钟信号进行倍频和分频。
第一种是采用外部晶振,利用内部振荡器产生时钟信号。
第二种时钟输入方式是从X2/CLKIN引脚输入时钟信号,采用这种方式X1引脚必须悬空。
注意当DSP采用的是模拟锁相环时,通常在线路中串联电阻可以防止信号过冲。
10.TMS320VC5510 DSP片内有两个20位软件可编程定时器。
20位定时器由两部分组成:一个4位的预定标器(PSC)和一个16位的主计数器(TIM)。
11.并行外部存储器(EMIF)加载是通过外部并行存储器接口(External Memory Interface)加载程序,是将程序固化在非易失存储器上,除了存储下载表之外还可存储系统需要保存的关键数据,以便在掉电时保存信息,这种下载方式的缺点是连线复杂,需要考虑并行非易失存储器与EMIF接口的匹配关系。
C55X 的外部存储器接口除了对异步存储器的支持以外,还提供了对同步突发静态存储器(SBSRAM)和同步动态存储器(SDRAM)的支持。
异步存储器可以是静态随机存储器(SRAM)、只读存储器(ROM)和闪存存储器等存储器,在实际使用中还可以用异步接口连接并行A/D采样器件、并行显示接口等外围设备,但使用这些非标准设备时需要增加一些外部逻辑来保证设备的正常使用。
12.McBSP串口的测试可以分成两个部分:DSP内部连接测试(将串口设为数字回环模式)和外部设备连接测试。
13.GPIO口:每个引脚的方向可以由I/O方向寄存器IODIR独立地配置,引脚上的输入/输出逻辑状态由I/O数据寄存器IODATA反应。
14.看门狗定时器用来解决程序运行异常的出现。
15.DSP的内部存储器类型可分为随机存取存储器(RAM)和只读存储器(ROM)。
其中RAM又可以分为两种类型:单存取RAM(SARAM)和双存取RAM (DARAM)。
16.C55X根据功能的不同将CPU分为4个单元,即指令缓冲单元(I)、程序流程单元(P)、地址流程单元(A)和数据计算单元(D)。
17.DSP存储空间:程序空间、数据空间、I/O空间。
18.EHPI(主机接口)可以完成DSP的程序引导,DSP向主机发出中断信号要求主机响应中断等功能。
EHPI的连接方式有两种-非复用方式和复用方式。
19.寻址方式是指如何指定指令和操作数所在存储空间的地址。
汇编语言“mov *AR1,AC1”使用的寻址方式是间接寻址模式,mov #0x4,DPH”使用的寻址方式是直接寻址模式,“mov *(#0x011234),T2”使用的寻址方式是绝对寻址模式。
20.简述数字信号处理器的主要特点。
答:(1)存储器采用哈佛或者改进的哈佛结构;(2)内部采用了多级流水;(3)具有硬件乘法累加单元;(4)可以实现零开销循环;(5)采用了特殊的寻址方式;(6)高效的特殊指令;(7)具有丰富的片内外设。
21.典型的实时数字信号处理系统的基本部件包括:抗混叠滤波器、模数转换器、DSP(数字信号处理器)、数模转换器和抗镜像滤波器。
22.一般来说,选择DSP芯片时应考虑到如下的几个因素:1.运算速度。
DSP 芯片是否符合应用要求,运算速度是非常关键的。
2.算法格式和数据宽度。
DSP 算法格式主要分为定点算法和浮点算法两种。
一般而言,定点DSP芯片价格较便宜,功耗较低,但运算精度稍低;浮点DSP芯片的优点是运算精度高,但价格稍贵,功耗也较大。
3.存储器。
DSP片内都集成一定数量的存储器,并且可以通过外部总线进行存储器扩展。
4.功耗。
由于DSP器件越来越多地应用在便携式产品中,因此功耗是一个重要的考虑因素。
5.开发工具。
选择DSP芯片时,必须注意其开发工具的支持情况(包括软件开发工具、硬件开发工具)。
23.怎样创建一个新的工程项目?工程项目的创建过程包括:(1)在主菜单“Project”中选择”New”选项,弹出对话框。
(2)在“Project Name”域中输入要创建的项目名,在“Location”域输入或选择将要创建的工程项目所处的目录,对于每个新建的工程项目,最好建立不同的目录。
(3)从“Project”下拉列表中选择要创建的工程项目的配置(可执行程序.out或目标库函数.lib)。
(4)在“Target”下拉列表中选择将要创建的工程项目所对应的目标器件系列(TMS320C54XX、TMS320C55XX、TMS320C62XX等)。
(5)单击“Finish”按钮就完成了一个工程项目的创建。
24.FIR滤波器:#inclede <csl.h>#define lx 11;#define lh 4;int x[11]={1,2,3,4,5,6,7,8,9,10,11};int h[4]={1,2,3,4};void main(){int temp[lx+2*(lh-1)];int y[lx+lh-1];int hf[lh];int i,j,s;for(i=0;i<lh-1;i++)temp[i]=0;for(;i<lx+lh-1;i++)temp[i]=x[i-(lh-1)];for(;i<lx+2*(lh-1);i++)temp[i]=0;for(i=0;i<lh;i++)hf[lh-1-i]=h[i];for(j=0;j<lh+lx-1;j++){s=0;for(i=0;i<lh;i++)s=s+hf[i]*temp[i+j]; y[j]=s;}}1.TMS320C55x DSP 的流水线操作包括多少个阶段?每一阶段完成什么操作?答:两个。
第一阶段是取流水线,即从内存中取出32位的指令包,放入指令缓冲队(IBQ)中,然后为流水线的第二阶段提供48位的指令包。
第二阶段是指执行流水线,这部分的功能是对指令进行解码,完成数据的存取和计算。
2.TMS320C55x DSP有哪些片上外设?答:两个20位的定时器。
一个看门狗定时器。
6通道直接存储器存取控制器(DMA)。
外部存储器接口(EMIF)。
三个串口支持最多三个多通道缓冲串口(McBSP)或最多两个多媒体/安全数字卡接口。
增强型主机接口(EHPI)是一个16位的并行接口。
可编程锁相环(DPLL)时钟发生器。
USB全速(12Mbps)从端口。
I2C主从接口。
一个实时时钟。
3.如果TLV320AIC23的输入时钟为18.432MHz,而使用的采样率为48KHz,需要对输入时钟进行多少分频才能得到所要的采样率?答:分频数=18.432/0.048=384所有需要对输入时钟进行384倍分频能够得到48KHz采样率。
4.如果选取MAX5101进行数模转换,如果供电电压为3.3V,输出数值N B 为143,这时MAX5101的输出电压为多少?答:根据公式VOUT = (NB ·VDD) / 256计算得到1.843V。
5.TMS320C55x 芯片的总线结构有何特点,主要包括哪些总线?它们的功能是什么?(6分)答:TMS320C55x DSP采用先进的哈佛结构并具有十二组总线,其独立的程序总线和数据总线允许同时读取指令和操作数,实现高度的并行操作。
采用各自分开的数据总线分别用于读数据和写数据,允许CPU在同一个机器周期内进行两次读操作数和一次写操作数。
独立的程序总线和数据总线允许CPU同时访问程序指令和数据。
包括12条总线,分别是:PAB和PB、BAB和BB、CAB和CB、DAB和DB、EAB和EB、FAB和FB。
TMS320C54xDSP的内部总线主要包括程序总线、数据总线和地址总线。
6.TMS320C55x 的总存储空间为多少?可分为哪 3 类,它们的大小是多少?存储器空间的各自作用是什么?(6分)答:程序空间16M Byte;I/O空间64K Words;数据空间8M Words 。
7.TMS320C54X芯片的流水线共有多少个操作阶段?每个阶段执行什么任务?(8分)答:共有6个操作阶段:1.预取指 2.取指 3.译码 4.寻址 5.读数 6.执行。
C55x的指令分为两个阶段,第一阶段为取指阶段,第二阶段为执行阶段。
8.DSP的狭义理解为数字信号处理器,广义理解为数字信号处理方法。
9.什么是哈佛结构和冯.诺依曼结构?他们有什么区别?冯.诺依曼结构采用单存储空间,即程序指令和数据公用一个存储空间,使用单一的地址和数据总线,取指令和取操作数都是通过一条总线分时进行的。
哈佛结构结构采用双存储空间,程序存储器和数据存储器分开有各自独立的程序总线和数据总线,可独立编址和独立访问。