数字频率计的设计与实现
数字频率计的设计及制作
绪论数字频率计是一种用十进制数字显示频率的数字测量仪器，它的根本功能是测量正弦波信号，方波信号和尖脉冲信号以及其他各种单位时间内变化的物理量，它的用途十分广泛。
本设计主要由多谐振荡器、整形电路、闸门电路、计数器和数字显示几个模块组成，利用Proteus 软件完成设计与仿真之后在实验室进展调试，验收。
2 设计指标要求设计并制作一个简易的数字频率计电路。
技术指标要求是： 1．测量信号: 正弦波、方波信号,信号幅度Vxm=(0.2-5V) ； 2．测量频率X 围: 1Hz-9，999Hz ; 3．频率准确度3102-⨯±≤∆xf f4．显示方式: 4位十进制数显示;5．时基电路由555 振荡器产生1HZ 脉冲信号。
3 数字频率计的设计数字频率计的主要功能是测量周期信号的频率。
频率是单位时间〔 1S 〕内信号发生周期变化的次数。
如果我们能在给定的 1S 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。
数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。
这就是数字频率计的根本原理。
3.1 数字频率计组成框图数字频率计的组成框图如图3-1所示：图3-1 数字频率计的组成框图3.2秒脉冲的设计利用一片555芯片可以通过多谐振荡器电路产生高电平为1S的脉冲，其电路图如图3-2所示：图3-2 多谐振荡器3.3整形电路的设计波形整形可以采用过零触发电路将全波整流波形变为矩形波，也可采用施密特触发器进展整形。
本次设计采用施密特触发器进展整形，原理图如图3-3所示：图3-3 整形电路3.4清零信号的设计本设计采用单稳态触发器产生清零信号，其原理图如图3-4所示：图3-4 清零信号的设计3.5控制门的设计控制门用于控制输入脉冲是否送计数器计数。
它的一个输入端接标准秒信号，一个输入端接被测脉冲。
简易数字频率计设计与实现
王昊鹏 ， ： 易数 字频 率计 设计 与 实现 等 简
ｔ ＝ ． （ ＋Ｒ ） ． ０ ７ Ｒｌ ２ Ｃ和 ｔ ＝ ．Ｒ Ｃ， ２ ０ ７ ２ 可计算 出电阻 Ｒ 、２ 电 ｌＲ 及
容 Ｃ的值 。 若取 电容 Ｃ：１ ， ０ 则
Ｒｌ＝ ０ Ｌ Ｃ—Ｒ Ｒ ７ ２ｚ
．
８ ７
来实现分频 。正 弦分 频器 除在输 入信 噪 比低 和频率极 高 的
大 、 种 很 多 的 产 品 ， 计 算 机 、 讯 设 备 、 频 视 频 等 科 研 品 是 通 音
频率计完 成一次测量所需要 的时间 ， 括准备 、 包 计数 、 锁 存 和复位 时间 Ｊ 。
１２ 基 本 电 路 设 计 ．
数字 频 率 计 的 基 本 框 图 如 图 １所 示 ， 部 分 作 用 各
展 电 路 扩 大 了测 量 范 围 。
关键词 ： 率 ； 频 集成 电路 ； 译码 ； 单稳触发器 ； 稳压 电源
中图 分 类 号 ：Ｍ ３ ． ３ Ｔ ９ ５ １ 文 献 标 识码 ： Ａ 文 章 编 号 ：０ ６—００ （０ １ ０ ０ ８ ０ １０ ７ ７ ２ １ ）９— ０ ６— ６
场合 已很少使用 。对 于任何 一个 Ⅳ 次分频 器 ， 在输 入信 号 不变 的情况下 ， 出信 号可 以有 Ⅳ 种 间隔 为 ２ ／ 的相位 。 输 ｗＮ
３ ・ ｎ 取标称值 ３ Ｑ ５７ｋ ６ｋ
Ｒｌ＝４ ｎ， １ ０ ｋ２ ７ ｋ ＝ ０ １ Ｒｐ 取
这种现象是分频 作用 所 固有 的 ， 与分 频器 的具体 电路 无关 ， 称为分频器输 出相位 多值性 。脉 冲分频 器有很 宽 的工作 频
４ ）测 量 时 间
数字频率计是 一种用 十进 制数 字显示 被 测信 号频 率 的
数字频率计的设计与实现
摘要本文介绍了使用VHDL开发FPGA的一般流程，重点介绍了频率计的基本原理和相应的测量方案，最终采用了一种基于FPGA的数字频率的实现方法。
该设计采用硬件描述语言VHDL，在软件开发平台ISE上完成，可以在较高速时钟频率（100MHz）下正常工作。
该设计的频率计能准确的测量频率在1Hz 到100MHz之间的信号。
使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到芯片Spartan-II上取得良好测试效果。
关键词：FPGA，VHDL，ISE，自顶向下。
IAbstractThis paper, introducing a general process to develop FPGA product with VHDL, focuses on the basic principle and measurement scheme of digital cymometer. A scheme achieved by FPGA is adopted. In this design plan, we use a popular hardware description language-VHDL and finish the program on the development platform ISE. The final production can measure t he signal’s frequency between 1Hz and 100MHz. This system uses the simulation tool-ModelSim to run and debug the VHDL program, and design the circuit placement. A good result can be achieved when the program was burnt on the chip Spartan-II.Keywords: FPGA, VHDL, ISE, Top-down。
数字频率计的设计与实现课程设计
课程设计任务书学生：专业班级：通信指导教师：工作单位：信息工程学院题目: 数字频率计的设计与实现初始条件：本设计既可以使用集成脉冲发生器、计数器、译码器、单稳态触发器、锁存器、放大器、整形电路和必要的门电路等，也可以使用单片机系统构建简易频率计。
用数码管显示频率计数值。
要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求）1、课程设计工作量：1周。
2、技术要求：1）设计一个频率计。
要求用4位7段数码管显示待测频率，格式为0000Hz。
2）测量频率围：10~9999Hz。
3）测量信号类型：正弦波、方波和三角波。
4）测量信号幅值：0.5~5V。
5）设计的脉冲信号发生器，以此产生闸门信号，闸门信号宽度为1s。
6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。
3、查阅至少5篇参考文献。
按《理工大学课程设计工作规》要求撰写设计报告书。
全文用A4纸打印，图纸应符合绘图规。
时间安排：1、2013年5 月17日，布置课设具体实施计划与课程设计报告格式的要求说明。
2、2013 年 6 月18 日至2013 年6 月22 日，方案选择和电路设计。
3、2013 年6 月22 日至2013 年7 月1 日，电路调试和设计说明书撰写。
4、2013年7月5日，上交课程设计成果及报告，同时进行答辩。
指导教师签名：年月日系主任（或责任教师）签名：年月日目录摘要 (3)1电路的设计思路与原理 (4)1.1电路设计方案的选择 (4)1.1.1方案一：利用单片机制作频率计 (4)1.1.2方案二：利用锁存器与计数器制作频率计 (5)1.1.3方案三：利用定时电路与计数器制作频率计 (6)1.1.4方案确定 (7)1.2 原理及技术指标 (8)1.3 单元电路设计及参数计算 (9)1.3.1时基电路 (9)1.3.2放大整形电路 (10)1.3.3逻辑控制电路 (11)1.3.4计数器 (13)1.3.5锁存器 (15)1.3.6译码电路 (16)2仿真结果及分析 (16)2.1仿真总图 (16)2.2单个元电路仿真图 (17)2.3测试结果 (20)3测试的数据和理论计算的比较分析 (20)4制作与调试中出现的故障、原因及排除方法 (20)4.1故障a (20)4.2故障b (21)4.3故障c (21)4.4故障d (21)4.5故障e (22)5 心得体会 (22)6参考文献 (23)数字频率计设计摘要数字频率计是一种用十进制数字，显示被测信号频率的数字测量仪器。
基于单片机的数字频率计的设计与实现
基于单片机的数字频率计的设计与实现摘要随着电子信息产业的发展，信号作为其最基础的元素，其频率的测量在科技研究和实际应用中的作用日益重要，而且需要测频的范围也越来越宽。
传统的频率计通常采用组合电路和时序电路等大量的硬件电路构成，产品不但体积较大，运行速度慢，而且测量范围低，精度低。
因此，随着对频率测量的要求的提高，传统的测频的方法在实际应用中已不能满足要求。
因此我们需要寻找一种新的测频的方法。
随着单片机技术的发展和成熟，用单片机来做为一个电路系统的控制电路逐渐显示出其无与伦比的优越性。
本文阐述了以AT89C51单片机为控制器件的频率测量方法，并用汇编语言进行设计，采用单片机智能控制，结合外围电子电路，用以实现高低信号频率的测量。
本文设计的是一个简易数字频率计，被测信号可以是正弦波、三角波、方波。
首先，我们把待测信号经过放大整形;然后把信号送入单片机的定时计数器里进行计数，获得频率值;最后把测得的频率数值送入显示电路里进行显示。
本文从频率计的原理出发，介绍了基于单片机的数字频率计的设计方案，选择了实现系统得各种电路元器件，并对硬件电路进行了仿真。
关键词单片机;频率计;测量-Design and implementation of Digital FrequencyMeter Based on Single Chip MircrocomputeAbstractAlong with the development of electronic information industry, signal as the basic elements, the frequency measurement in scientificresearch and practical application is increasingly important, but also need the scope of frequency measurement is becoming more and more wide. The traditional frequency plan usually adopts combinational circuits and the sequential circuits of the hardware circuit structure, product not only large size, speed is slow, and measuring range, and low accuracy of low. Therefore, as for frequency measurement requirements, thetraditional method of frequency measurement in practical application already cannot satisfy requirements. Therefore, we need to find a new measuring method of frequency. Along with the development of technology and mature, use a singleship as a circuit system of control circuit shown its incomparable advantages.In this paper, with AT89C51 microcontroller to control the frequency of measurement devices and assembly language design, intelligent control using single chip, combined with the external electronic circuit, can be high and low frequency measurements. This paper designs a simple digital frequency, the measured signal can be sine wave , square wave. Firstly, the rectangular pulse, which the measured signal is amplified and reshaped, is used as control throttle valve. Then, the frequency counter counts the number of the periods using the internal timer/counter of signal is chip so as to gain the frequency value of measured signal. Finally, the frequency value of measured signal is displayed through static display circuits.From the analysis of theory, and introduces the digital frequency plan based on single chip design, selection of the system, and have all kinds of circuit components of hardware circuit simulaion.Keywords Micor- computer;Frequency;Measure-目录摘要...... ................................................................. (I)Abstract ........................................................... .. (II)第1章绪论 ..................................................................... .. (1)1.1 课题背景 ..................................................................... . (1)1.2 单片机的发展及特点 ..................................................................... .................1 1.3 频率计的基础知识 ..................................................................... .....................1 1.4 论文研究内容 ..................................................................... .............................2 第2章单片机简介及方案论证 ..................................................................... ...........3 2.1 AT89C51单片机简介 ..................................................................... ..................3 2.1.1 单片机及其引脚说明 ..................................................................... ...........3 2.1.2 AT89C51的定时/计数器原理 (5)2.1.3 定时/计数器的工作模式 ..................................................................... (6)2.1.4 定时,计数器的特殊功能控制寄存器 (6)2.1.5 定时,计数器(T0,T1)的控制寄存器 (7)2.2 数字频率计设计的几种方案 ..................................................................... (8)2.3 几种方案的优劣讨论 ..................................................................... .................8 2.4 本次设计采用的方案 ..................................................................... .................9 2.5 本章小结 ..................................................................... .....................................9 第3章系统硬件设计 ..................................................................... ........................ 10 3.1 数字频率计工作原理及结构框图 (10)3.1.1 一般数字式频率计的原理 ......................................................................10 3.1.2 基于单片机的数字频率计原理 .............................................................. 10 3.2 电路原理图 ..................................................................... ............................... 11 3.3 放大整形电路 ..................................................................... ........................... 11 3.3.1 放大整形电路的必要性 ..................................................................... ..... 11 3.3.2 放大整形电路的原理 ..................................................................... ......... 11 3.4 分频电路 ..................................................................... ................................... 15 3.4.1 分频电路介绍 ..................................................................... .................... 15 3.5 四选一电路 ..................................................................... ............................... 16 3.6 显示电路 ..................................................................... ................................... 17 3.6.1 显示原理 ..................................................................... ............................ 17 3.6.2 显示电路图 ..................................................................... ........................ 19 3.7 本章小结 ..................................................................... ................................... 20 第4章系统软件设计 ..................................................................... ........................ 21 4.1 软件流程图 ..................................................................... ............................... 21 4.2 测频软件实现原理 ..................................................................... . (21)-4.3 几个重要的分程序 ..................................................................... ................... 22 4.4 本章小结 ..................................................................... ................................... 23 结论 ..................................................................... ..................................................... 24 致谢 ..................................................................... ..................................................... 25 参考文献 ..................................................................... ............................................. 26 附录A ...................................................................... ................................................ 27 附录B ...................................................................... ................................................ 33 附录C ...................................................................... ................................................ 39 附录D ...................................................................... (40)第1章绪论1.1 课题背景在电子技术中,频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关，,因此频率计在教学、科研、测量仪器、工业控制[1]等方面都有较广泛的应用。
数字频率计的设计与实现
基于单片机的数字频率计的设计摘要本文论述了基于单片机的数字频率计的实现，介绍了开发频率计所需要的各种软件.详细阐明了频率计的设计步骤以及方法,通过以89C52单片机为核心，利用单片机的算术运算和控制功能并采用LED数码管将所测频率显示出来。
本频率计设计简洁，适用范围广.关键词单片机；数字频率计；计数器引言随着电子信息产业的发展，频率的测量在科技研究和实际应用中的作用日益重要.频率是电子技术领域的一个基本参数，同时也是一个非常重要的参数. 由于科学技术的不断发展提高,人们对科技产品的要求也相应的提高，数字化的电子产品越来越受到欢迎.频率计作为比较常用和实用的电子测量仪器，广泛应用于科研机构、学校、家庭等场合，因此它的重要性和普遍性勿庸质疑。
数字频率计具有体积小、携带方便，功能完善、测量精度高等优点,因此在以后的时间里，必将有着更加广阔的发展空间和应用价值。
比如将数字频率计稍作改进，就可制作成既可测频率，又能测周期、占空比、脉宽等功能的多用途数字测量仪器.将数字频率计和其他电子测量仪器结合起来,通过传感器制成各种智能仪器仪表，应用于航空航天等科研场所，对各种频率参数进行计量；应用在高端电子产品上,对其中的频率参数进行测量等等.研究数字频率计的设计和开发,有助于频率计功能的不断改进、性价比的提高和实用性的加强.国际上数字频率计的分类很多。
按功能分类，因计数式频率计的测量功能很多，用途很广。
所以根据仪器具有的功能，电子计数器有通用和专用之分。
通用型计数器是一种具有多种测量功能、多种用途的万能计数器。
专用计数器指专门用来测量某种单一功能的计数器。
数字频率计按频段分类(1)低速计数器:最高计数频率＜10MHz；（2）中速计数器:最高计数频率10-100MHz;（3)高速计数器：最高计数频率＞100MHz；（4)微波频率计数器：测频范围1—80GHz或更高。
1 频率计概述1.1 频率计原理频率就是周期性信号在单位时间（1s）内变化的次数。
简单数字频率计的设计与制作
简单数字频率计的设计与制作1结构设计与方案选择1.1设计要求（1）要求用直接测量法测量输入信号的频率（2）输入信号的频率为1～9999HZ1.2设计原理及方案数字频率计是直接用十进制的数字来显示被测信号频率的一种测量装置。
它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率，而且还可以测量它们的周期。
所谓频率就是在单位时间（1s）内周期信号的变化次数。
若在一定时间间隔T内测得周期信号的重复变化次数为N，则其频率为f=N/T（1-1）据此，设计方案框图如图1所示：图1 数字频率计组成框图图中脉冲形成的电路的作用是将被测信号变成脉冲信号，其重复频率等于被。
时间基准信号发生器提供标准的时间脉冲信号，若其周期为测信号的频率fＸ1s，则们控电路的输出信号持续时间亦准确的等于1s。
闸门电路由标准秒信号进行控制当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数器译码显示电路。
秒信号结束时闸门关闭，技计数器得的脉冲数N是在1秒时间内的累计= N Hz。
数，所以被测频率fＸ被测信号f经整形电路变成计数器所要求的脉冲信号○1，其频率与被测信Ｘ号的频率相同。
时基电路提供标准时间基准信号○2，其高电平持续时间t1=1 秒，当l秒信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到l秒信号结束时闸门关闭，停止计数。
若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率f=NHz,如图2（a）所示，即为数字频率计的组成框图。
图2（a）数字频率计的组成框图图2（b）数字频率计的工作时序波形逻辑控制单元的作用有两个：其一，产生清零脉冲④，使计数器每次从零开始计数；其二，产生所存信号⑤，是显示器上的数字稳定不变。
这些信号之间的时序关系如图2（b）所示数字频率计由脉冲形成电路、时基电路、闸门电路、计数锁存和清零电路、译码显示电路组成。
1.3数字频率计的主要技术指标1.3.1 频率准确度:一般用相对误差来表示，本文设计的频率准确度并没有要求。
简易数字频率计设计
简易数字频率计设计简易数字频率计是一种统计计算工具，用于频率统计，使用适当的算法来测量特定序列中给定元素或者元素组合出现的频率，主要用于数据分析和统计工作，帮助使用者深入分析数据，得到较为精准的结果。
本文将详细说明一种简易的数字频率计的设计实现过程和分步流程。
设计步骤第一步：准备设计简易数字频率计所需要的硬件设备设计简易数字频率计需要的硬件设备有：计算机、网络设备、数据存储器、输入输出设备等。
计算机配备相应的硬件设备和软件，网络设备用于连接多台计算机，数据存储器用于存储数据，输入输出设备允许输入和输出各种不同类型的数据。
第二步：制定相应的算法根据具体情况，应制定出相应的算法，用于计算数据序列中给定元素或者元素组合出现的频率，主要包括排序算法，查找算法，求和算法，概率分布算法等。
比如：可以使用冒泡排序或者快速排序对数据序列进行排序，使用二分查找等技术快速查找元素，在运算时可以使用求和、乘法、平方等算法来计算数据，使用贝叶斯理论等方法来求取概率分布。
第三步：实现数据处理根据设计上的算法，使用计算机及其相应的软件和硬件设备，进行数据处理，对相关的数据序列进行相应的操作，实现频率的统计计算，得到精准的统计结果。
第四步：测试并可视化在完成简易数字频率计的设计之后，应当对数据处理过程进行测试，以验证所编写算法的正确性和可靠性。
完成测试之后，可以通过图表和表格的方式可视化频率计算结果，更加直观地显示出数据之间的关系以及频率变化趋势。
以上就是一种简易数字频率计的设计实现过程，它可以为使用者提供准确的统计数据和频率结果，促进数据深入分析等工作，为企业的发展带来重要的帮助。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录1. 引言 (1)2．设计任务书 (1)3. 数字频率计基本原理 (1)3.1 设计思路 (1)3.2 原理框图 (2)4. 设计步骤及实现方法 (2)4.1 信号拾取与整形 (2)4.2 计数电路 (3)4.3 锁存电路 (5)4.4 译码显示电路 (6)4.5 时钟电路及波形设计 (7)5 总体电路图及工作原理 (10)6 元器件的检测与电路调试缺点分析 (12)7 心得体会 (12)参考文献 (13)1. 引言数字频率计是一种基础测量仪器，在许多情况下，要对信号的频率进行测量，利用示波器可以粗略测量被测信号的频率，精确测量则要用到数字频率计。
本设计项目可以进一步加深我们对数字电路应用技术方面的了解与认识，进一步熟悉数字电路系统设计与调试的方法和步骤。
2．设计任务书1、设计题目：数字频率计2、设计出一个数字频率计，其技术指标如下：（ 1 ）频率测量范围： 10 ～ 9999Hz 。
（ 2 ）输入电压幅度 >300mV 。
（ 3 ）输入信号波形：任意周期信号。
（ 4 ）显示方式：4位十进制数显示。
（ 5 ）电源： 220V 、 50Hz 。
3、给定仪器设备及元器件示波器、音频信号发生器、逻辑笔、万用表、数字集成电路测试仪、直流稳压电源。
4．电路原理要求简单，便于制作调试，元件成本低廉易购。
3. 数字频率计基本原理3.1 设计思路（1）利用光电开关管做电机转速的信号拾取元件，在电机的转轴上安装一圆盘，在圆盘上挖一小洞，小洞上下分别对应着光发射和光接受开关，圆盘转动一圈既光电管导通一次，利用此信号做为脉冲计数所需。
（2）计数脉冲通过计数电路进行有效的计数，按照设计要求每一秒种都必须对计数器清零一次，因为电路实行秒更新，所以计数器到译码电路之间有锁存电路，在计数器进行计数的过程中对上一次的数据进行锁存显示，这样做不仅解决了数码显示的逻辑混乱，而且避免了数码显示的闪烁问题。
（3）对于脉冲记数，有测周和测频的方式。
测周电路的测量精度主要受电路系统的脉冲产生电路的影响，对于低频率信号，其精度较高。
测频电路其对于正负一的信号差比较敏感，对于低频率信号的测量误差较大，但是本电路仍然采用测频方式，原因是本电路对于马达电机转速精度要求较低，本电路还有升级为频率计使用，而测频方式对高频的精度还是很高的。
时钟实现方法很多，本电路采用晶振电路，已求得高精度的时钟需求。
3.2 原理框图图3-1 系统框图4. 设计步骤及实现方法4.1 信号拾取与整形图4-1 信号拾取基本原理图电路核心由一个光电开关管组成，平时电机转轮静止，发光二极管所发出的光被轮子挡住，所以接收管处于截止状态，1端为高电平。
当电机转动一圈，会使接收管导通一次，1端输出一个低电平，1端波形在实际电机工作状态中，会受到各方面的干扰，波形会存在许多杂波成分，需要对波形进行处理，处理成符合记计数器所需要的矩型波。
波形处理电路有一个施密特触发器组成，如上图。
当输入电压逐步升高时，致使VI>施密特上VT+，内部触发器发生翻转。
当VI逐步下降时，致使VI<VT-，电路再次发生翻转，通常VT+>VT-。
所以只要VI<VT-电路就能稳定在低电平，VI>VT+电路就稳定在高电平，这样就有效的防止了杂波的干扰，并使输出得到矩形脉冲，符合了下级计数的需求。
本施密特触发器选用40106，管脚如下，可以看出内部含有六路同样的施密特触发器，我们只使用其中一组，图4-3 本施密特触发器选用40106管脚4.2 计数电路本电路采用四个同步计数器接成串行工作方式，查数字电路产品资料后，准备采用CD4518，管脚如下图，该IC是一种同步加数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别是⑴~⑺和⑼~⒂。
该计数器是单路系列脉冲输入（1或2脚；9或10脚），4路BCD码输出（3~6脚；11~14脚）。
其工作波形如下：图4-4 图4-5从4518应用手册给出的真值表看出，CD4518有两个时钟输入端CP和EN（ENABLE A或B），若用时钟上升沿触发，信号从CP 端输入，此时EN端接高电平“1”，若用时钟下降沿触发，信号从EN端输入，此时CP端应接低电平“0”，不仅如此，清零端（RESET）也应该保持低电平“0”，只有满足了这些条件，电路才会处于计数状态。
图4-6我们还从真值表里可以得出，利用EN端下降沿触发的特点组成N位十进制计数器。
从波形分析，当输入端的计数脉冲到第10个时，电路自动复位0000状态，因为4518没有进位功能的引脚，所以应该充分利用第6或14脚输出脉冲的下降沿，利用该脉冲和EN端相连，就可以实现电路进位的功能，根据分析结果，电路设计如下：图4-74.3 锁存电路锁存集成有电平和边沿触发之分，设计时要充分考虑进去，内部构造大都采用D触发器形式，使用电平或者脉冲方式来触发。
而从前面的分析看，本次设计的锁存电路必须采用边沿触发方式的集成电路来实现，因为假如采用电平方式的话，那么在秒脉冲的正半周（既高电平）会使锁存器一直处于导通状态，不能正常显示测量值。
因此采用边沿触发就可以在极短的时间内将所需要的数据进行传送，而在其它时间内处于封闭状态。
查阅数据集成资料并，发现8D锁存器74LS324正适合要求，这款集成多在计算机电路中运用，而且容易购买，此集成为20脚封装，内部有8个D锁存器，采用两个这样的集成便可以实现4位10进制的的数据传输，它以上升沿作为CP端（即CLK）的有效触发，将8个D输入同时打到输出Q端，在输出端加有三态驱动，其内部其管脚排列如下右图，内部构造（单个D触发器）如下右图图4-7 图4-8从此集成参数和真值表（如下），在其（1）脚使能端加上低电平才能有效得使输出端得到所需的数据，其他状态不传送数据，也可从上图分析此（1）脚是控制三态门的，相当于电路的通断开关，只有接低电平，电路才能正常工作。
图 4-94.4 译码显示电路市场上比较多见数码显示器件是LED数码管，它有亮度高、售价低等特点，非常适合本电路制作。
数码管的外形尺寸和内部构造如图所示，图4-11 图4-12主要参数如下：1.6V~4.2V；功耗≤400mW，工作电流≤10mA；分共阳共阴两种极性，本电路选用共阴。
其引脚按顶视图的（1）脚开始，顺时针读数，（3）脚和（8）脚为公共脚，其中（5）脚为小数点，本电路不做连接。
引脚分别如下：图4 -13根据管脚分布和译码参数及管脚分布，电路设计如下：图4-15 电路图4.5 时钟电路及波形设计根据以上各电路功能模块的需求，时钟电路总共需要产生两路输出信号，一路是频率为1秒的标准矩形脉冲，利用其上沿对锁存器进行锁存，另一路是计数器的清零脉冲，要求脉冲宽度≥250ns才可以有效得将计数器清零，频率仍然是1秒。
各部分设计如下：1）时钟产生电路时钟产生方式很多，可以由各种门电路，环谐振电路，也可以由触发器、555集成构成，谐振可以是电容，晶体。
为了电路调试方便，综合条件，采用CMOS集成加晶振，晶振采用平常较为多见的时钟晶振，谐振频率为32.786k。
查阅数据集成资料，发现CD4046符合各方面的要求，它内部含有14级的二进制串行计数器，可以进行214分频，32.768k谐振频率经过内部14级计数器214=16372分频后可以得到2HZ的精确频率。
现在所需要的1秒的时钟，因此2HZ 的脉冲需在经过一个二分频电路就可以输出准确1秒脉冲。
图4-16左图便是CD4060的应用接线图，（11）和（10）脚内部电路和外围组成典型的石英晶体门振荡电路，产生32.678KHZ的频率信号进入14级计数器后，在3脚输出2HZ的频率方波。
C1和C2做频率微调，输出频率主要取决于石英晶体。
对于2HZ的方波仍然无法让电路正常工作，需要进行2分频才能产生1秒的时钟，因此本电路设计一个JK触发器进行2分频，分频后的方波可以直接用来控制锁存电路的工作。
本电路采用CD4027作为2分频的器件，其管脚分布为：从左图可知，内部含有两套相同的JK触发器，（1）和（2）为输出端，（3）脚为前级时钟输入，（4）和（7）脚分别是更新和复位脚，本电路要将其接低电平，（5）和（6）脚为JK端，需接高电平。
从（1）脚输出的信号既是所需要的1HZ方波。
图4-172）单稳态设计从4027第（3）脚输出的方波仍然无法进行正常清零的工作，此脚需要接一单稳态处理后才能进行清零。
从前面的设计需求出发，单稳态电路输出的波形宽度至少要达到250ns 才能正常清零。
查询有关集成库发现CD4528是一种双可重触发单稳态器件，它的管脚及真值表分别如下：图 4-18CD4528里同样有两组单稳态电路，（1）和（2）是微分定时输入，（3）脚是 使能端，（4）和（5）组成与门电路，（5）脚与（4）脚反相，因为此电路只需要一只脚 输入端，我们使用（4）脚同相端输入，将（5）脚接高电平即可。
（6）和（7）是输出端 。
根据真值表，需要将第（3）脚即clear 脚接高电平， 电路接线如下：图4-19左图R3和C3组成微分定时，单稳态输出波形宽度为=0.2*R3*C3*(VDD-VSS)，本电路由10K 和0.01UF 组成，输出TW 宽度为25us （标准值 ）,远远满足计数器所需要的250ns 的时间宽度。
2HZ 信号从（4）脚输入，250ns 方波从第6脚输出至计数器清零端根据以上分析画出 时钟电路总接线图，如下所示：。