模拟集成电路分析与设计复习题
专升本CMOS模拟集成电路分析与设计试卷答案
专升本CMOS模拟集成电路分析与设计试卷答案专升本《CMOS模拟集成电路分析与设计》一、（共75题,共150分）1. Gordon Moore在1965年预言:每个芯片上晶体管的数目将每（）个月翻一番（2分）A.12B.18C.20D.24.标准答案：B2. MOS 管的小信号输出电阻是由MOS管的（）效应产生的。
（2分）A.体B.衬偏C.沟长调制D.亚阈值导通.标准答案：C3. 在CMOS模拟集成电路设计中，我们一般让MOS管工作在（）区。
（2分）A.亚阈值区B.深三极管区C.三极管区D.饱和区.标准答案：D4. MOS管一旦出现（）现象，此时的MOS管将进入饱和区。
（2分）A.夹断B.反型C.导电D.耗尽.标准答案：A5. （）表征了MOS器件的灵敏度。
（2分）A.B.C.D..标准答案：C6. Cascode放大器中两个相同的NMOS管具有不相同的（）。
（2分）A.B.C.D..标准答案：B7. 基本差分对电路中对共模增益影响最显著的因素是（）。
（2分）A.尾电流源的小信号输出阻抗为有限值B.负载不匹配C.输入MOS不匹配D.电路制造中的误差.标准答案：C8. 下列电路不能能使用半边电路法计算差模增益（）。
（2分）A.二极管负载差分放大器B.电流源负载差分放大器C.有源电流镜差分放大器D.Cascode负载Casocde差分放大器.标准答案：C9. 镜像电流源一般要求相同的（）。
（2分）A.制造工艺B.器件宽长比C.器件宽度WD.器件长度L.标准答案：D10. 某一恒流源电流镜如图所示。
忽略M3的体效应。
要使和严格相等，应取为（）。
（2分）A.B.C.D..标准答案：A11. 选择题:下列结构中密勒效应最大的是（）。
（2分）A.共源级放大器B.源级跟随器C.共栅级放大器D.共源共栅级放大器.标准答案：A12. 下图中，其中电压放大器的增益为-A，假定该放大器为理想放大器。
请计算该电路的等效输入电阻为（）。
集成电路设计原理考核试卷
4.描述模拟集成电路与数字集成电路在设计原则和实现技术上的主要区别，并给出一个实际应用中模拟集成电路的例子。
标准答案
一、单项选择题
1. B
2. B
3. D
4. D
5. B
6. D
7. C
8. C
9. B
10. D
17.在集成电路设计中，以下哪些方法可以提高电路的抗干扰能力？( )
A.采用差分信号传输
B.使用屏蔽技术
C.增加电源滤波器
D.提高工作频率
18.以下哪些类型的触发器在数字电路中常见？( )
A. D触发器
B. JK触发器
C. T触发器
D. SR触发器
19.以下哪些技术可以用于提高集成电路的数据处理速度？( )
3.以下哪些是数字集成电路的基本组成部分？( )
A.逻辑门
B.触发器
C.寄生电容
D.晶体管
4.以下哪些技术可以用于提高集成电路的频率？( )
A.减小晶体管尺寸
B.采用高介电常数材料
C.增加电源电压
D.优化互连线设计
5.在CMOS工艺中，以下哪些结构可以用来实现反相器？( )
A. PMOS晶体管
B. NMOS晶体管
11. C
12A
16. B
17. A
18. A
19. C
20. B
二、多选题
1. ABD
2. AB
3. AD
4. AB
5. AB
6. AB
7. ABCD
8. AB
9. ABCD
10. AC
11. ABC
模拟集成电路设计原理复习第一部分
rout
ro2
8000 1.6 0.1
128k
If : Vout 0.5V
I o u t
V rout
0.5 128k
3.9A
1 gm
vgs2
gm2vgs2
i rgs2 vx
改进的电流镜
共源共栅电流镜
VN VGS0 VX VY VN VGS3 VX VGS0 VGS3 VGS0 VGS3 VY VX
用电阻模拟gmb—对源跟随器成立
戴维南等效电路--〉分压电路
共栅级
AV
Vout Vin
gm gmb go go gD
AV
gm
gmb ro 1RD ＝gm
RD ro
gmb ro RD
ro
gm gmb RD 1 gmRD
共栅级
共栅级输出阻抗：
Vin 0
gm Vin Vs ro
Vin
gm Vin Vs ro
gmbVs
Vs
Rs
Io gm Vin Vs
Vs ro
gmbVs
Io
Vs Rs
Io gm Vin Io RS
Io RS ro
gmbIo RS
Gm
Io Vin
Rs 1
g m ro gm gmb
Rs
ro
gm 1 gm Rs
共源级
考虑输出阻抗：输入接地，输出加激励
非全差分输入电路分析 输入信号不是大小相等、方向相反、Vp不是交流地 将输入分为差模输入部分和共模输入部分
Vin1
Vin1
Vin 2 2
Vin1
Vin 2 2
Vin2
Vin2
Vin1 2
Vin1
CMOS模拟集成电路设计复习题一复习进程
1.解释什么是体效应？ 在初步分析MOSFET的时候我们假设衬底 和源级是接到地的。而实际上当VB<VS 时，器件仍能正常工作，但是随着VSB的 增加，阈值电压VTH会随之增加，这种
体电位（相对于源）的ຫໍສະໝຸດ 化影响阈值电压的效应称为体效应，也称为“背栅效 应”2.解释什么是沟道长度调制效应？ 当沟道发生夹断后，如果VDS继续增大 ，有效沟道长度L'会随之减小，导致漏源 电流 Id的大小略有上升。这一效应成为 “沟道……”
4. 图(a)是什么结构？图(b)忽略了沟道调制效应和体效应。 如果体效应不能忽略，请画出Vin和Vout的关系曲线，并作 出解释。
5. 图中MOS管的作用是什么？应该工作在什么工作区？
即NMOS开关不能传递最高电位，仅对低电位是比较理想的开关 相对的，PMOS开关不能传递最低电位，仅对高电位是比较理想的开关
6. 计算电路的小信号增益
7. 画出下图的小信号等效电路，推导Rin的表达式
8.
此课件下载可自行编辑修改，仅供参考！ 感谢您的支持，我们努力做得更好！谢谢
CMOS模拟集成电路设计复习 题一
2. 画出一个典型P阱CMOS工艺反向器的垂直剖面示意图， 要求器件的各个端口正确连接输入、输出、电源电位和地 电位
3. 什么是MOSFET小信号跨导，给出饱和区MOSFET小信 号跨导的三种表达形式
4. 什么是 MOSFET的亚阈区，指出亚阈区的电流与栅源 电压的关系
(完整版)集成电路设计复习题及解答
集成电路设计复习题绪论1．画出集成电路设计与制造的主要流程框架。
2．集成电路分类情况如何？集成电路设计1．层次化、结构化设计概念，集成电路设计域和设计层次2．什么是集成电路设计？集成电路设计流程。
（三个设计步骤：系统功能设计逻辑和电路设计版图设计）3．模拟电路和数字电路设计各自的特点和流程4．版图验证和检查包括哪些内容？如何实现？5．版图设计规则的概念，主要内容以及表示方法。
为什么需要指定版图设计规则？6．集成电路设计方法分类？（全定制、半定制、PLD）7．标准单元/门阵列的概念，优点/缺点，设计流程8．PLD设计方法的特点，FPGA/CPLD的概念9．试述门阵列和标准单元设计方法的概念和它们之间的异同点。
10．标准单元库中的单元的主要描述形式有哪些？分别在IC设计的什么阶段应用？11．集成电路的可测性设计是指什么？Soc设计复习题1.什么是SoC？2.SoC设计的发展趋势及面临的挑战？3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么？5.什么是软硬件协同设计？6.常用的可测性设计方法有哪些？7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路，什么是异步电路，各有什么特点？10.逻辑综合的概念。
11.什么是触发器的建立时间（Setup Time），试画图进行说明。
12.什么是触发器的保持时间（Hold Time），试画图进行说明。
13. 什么是验证，什么是测试，两者有何区别？14.试画图简要说明扫描测试原理。
绪论1、 画出集成电路设计与制造的主要流程框架。
2、集成电路分类情况如何？集成电路设计1． 层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计．将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。
集成电路设计基础期末考试复习题
全部复习题均可在教材上找到参考答案！！！1.摩尔定律的内容：单位面积芯片上所能容纳的器件数量，每12-18个月翻一番。
2.摩尔定律得以保持的途径：特征尺寸不断缩小、增大芯片面积及单元结构的改进。
3.图形的加工是通过光刻和刻蚀工艺完成的。
4.在场区中，防止出现寄生沟道的措施：足够厚的场氧化层、场区注硼、合理的版图。
5.形成SOI材料的三种主要技术：注氧隔离技术、键合减薄技术、智能剥离技术。
6.实际的多路器和逆多路器中输入和输出一般是多位信息，如果对m个n位数据进行选择，则需要n位m选一多路器。
7.在氧化层上形成所需要的图形的步骤：甩胶、曝光、显影、刻蚀、去胶。
8.版图设计规则可以用两种形式给出：微米规则和λ规则。
9.常规CMOS结构的闩锁效应严重地影响电路的可靠性，解决闩锁效应最有效的办法是开发多晶硅技术。
10.要实现四选一多路器，应该用2位二进制变量组成4个控制信号，控制4个数据的选择。
11.摩尔分析了集成电路迅速发展的原因，他指出集成度的提高主要是三方面的贡献：特征尺寸不断缩小、芯片面积不断增大、器件和电路结构的不断改进。
12.缩小特征尺寸的目的：使集成电路继续遵循摩尔定律提高集成密度；提高集成度可以使电子设备体积更小、速度更高、功耗更低；降低单位功能电路的成本，提高产品的性能/价格比，使产品更具竞争力。
13.N阱CMOS主要工艺步骤：衬底硅片的选择→制作n阱→场区氧化→制作硅栅→形成源、漏区→形成金属互连线。
14.解决双极型晶体管纵向按比例缩小问题的最佳方案之一，就是采用多晶硅发射极结构，避免发射区离子注入对硅表面的损伤。
15.n输入与非门设计考虑，根据直流特性设计：Kr=KN/KP=n3/2；根据瞬态特性设计：Kr=KN/KP=n。
n输入或非门设计考虑，根据直流特性设计：Kr=KN/KP=n-3/2；根据瞬态特性设计：Kr= Kr=KN/KP=1/n.16.CE等比例缩小定律要求器件的所有几何尺寸，包括横向和纵向尺寸，都缩小k倍；衬底掺杂浓度增大K倍；电源电压下降K倍。
模拟集成电路设计期末试卷
(2)
2、画出差动对的输入输出特性曲线（ΔID~ΔVin）。
要求：（1）标出曲线中关键转折点和极限点的坐标；
（2）由图分析：通过什么措施可以使差动对的线性度更好。
解：
其中， ，增大ISS或减小W/L，可使电路的线性更好。
四．简答（（每题7分，共21分））
1、“MOS器件即使没有传输电流也可能导通”，这种说法正确么？为什么？
《模拟集成电路设计原理》期末考试
一．填空题（每空1分，共14分）
1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。
2、放大应用时，通常使MOS管工作在_饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来表示电压转换电流的能力。
4、（9分）画出下图共源极高频模型的小信号等效电路，并利用小信号模型精确推导系统的极点频率。
解：（1）I3=I4=50μA，I5=I6=200μA，I7=500μA
（2）γ=0：VP=0.368V
γ=0.45V-1：VTH1（VP=0.368V）=0.78V，VP1=0.288V；VTH2（VP1=0.288V）=0.764V，VP2=0.304；VTH3（VP2=0.304V）=0.767V，VP3=0.301；VTH4（VP3=0.301V）=0.766V，VP4=0.302；VTH5（VP4=0.302V）=0.766V，VP4=0.302…….所以VP≈0.302V
解：可能。当 时，器件工作在深线性区，此时虽然足够的VGS可以满足器件的导通条件，但是VDS很小，以至于没有传输电流
五．分析计算题（共34分）
（下列题目中使用教材表2.1所列的器件数据，所有器件尺寸都是有效值，单位均为微米。）
(整理)集成电路设计习题答案1-5章
CH11．按规模划分，集成电路的发展已经经历了哪几代？它的发展遵循了一条业界著名的定律，请说出是什么定律？晶体管-分立元件-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。
MOORE定律2．什么是无生产线集成电路设计？列出无生产线集成电路设计的特点和环境。
拥有设计人才和技术，但不拥有生产线。
特点：电路设计，工艺制造，封装分立运行。
环境：IC产业生产能力剩余，人们需要更多的功能芯片设计3．多项目晶圆（MPW）技术的特点是什么？对发展集成电路设计有什么意义？MPW：把几到几十种工艺上兼容的芯片拼装到一个宏芯片上，然后以步行的方式排列到一到多个晶圆上。
意义：降低成本。
4．集成电路设计需要哪四个方面的知识？系统，电路，工具，工艺方面的知识CH21．为什么硅材料在集成电路技术中起着举足轻重的作用 ?原材料来源丰富，技术成熟，硅基产品价格低廉2．GaAs和InP材料各有哪些特点? P10,11 3．怎样的条件下金属与半导体形成欧姆接触？怎样的条件下金属与半导体形成肖特基接触？接触区半导体重掺杂可实现欧姆接触，金属与掺杂半导体接触形成肖特基接触4．说出多晶硅在CMOS工艺中的作用。
P13 5．列出你知道的异质半导体材料系统。
GaAs/AlGaAs, InP/ InGaAs, Si/SiGe, 6．SOI材料是怎样形成的，有什么特点?SOI绝缘体上硅，可以通过氧隔离或者晶片粘结技术完成。
特点：电极与衬底之间寄生电容大大减少，器件速度更快，功率更低7. 肖特基接触和欧姆型接触各有什么特点？肖特基接触：阻挡层具有类似PN结的伏安特性。
欧姆型接触：载流子可以容易地利用量子遂穿效应相应自由传输。
8. 简述双极型晶体管和MOS晶体管的工作原理。
P19,21CH31．写出晶体外延的意义，列出三种外延生长方法，并比较各自的优缺点。
意义：用同质材料形成具有不同掺杂种类及浓度而具有不同性能的晶体层。
外延方法:液态生长，气相外延生长，金属有机物气相外延生长2．写出掩膜在IC制造过程中的作用，比较整版掩膜和单片掩膜的区别，列举三种掩膜的制造方法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1． MOSFET 跨导g m 是如何定义的。
在不考虑沟道长度调制时，写出MOSFET 在饱和区的g m 与
V GS −V TH 、√D 和1V GS −V TH 的关系表示式。
画出它们各自的变化曲线。
2． MOSFET 的跨导g m 是如何定义的。
在考虑沟道长度调制时，写出MOSFET 在饱和区的g m 与
V GS −V TH 、√D 和1
V GS −V TH 的关系表示式。
画出它们各自的变化曲线。
3． 画出考虑体效应和沟道长度调制效应后的MOSFET 小信号等效电路。
写出r o 和g mb 的定
义，并由此定义推出r o 和g mb 表示式。
4． 画出由NMOS 和PMOS 二极管作负载的MOSFET 共源级电路图。
对其中NMOS 二极管负载共
源级电路，推出忽略沟道长度调制效应后的增益表示式，分析说明器件尺寸和偏置电流对增益的影响。
对PMOS 二极管负载的共源级电路，对其增益表示式作出与上同样的分析。
5． 画出MOS 共源共栅级电路的电路图和其对应的小信号等效电路图。
并推出此共源共栅
级电路的电压增益和输出电阻表示式。
6． 画出带源极负反馈电阻的以电阻作负载的MOS 共源级电路的电路图和其对应的小信号
等效电路图。
写出此电路的等效跨导定义式，并由此推出在不考虑沟道长度调制和体效应情况下的小信号电压增益表示式。
画出其漏电流和跨导随V in 的变化曲线图。
7． 画出带源极负反馈电阻的以电阻作负载的MOS 共源级电路的电路图和其对应的小信号
等效电路图。
写出此电路的等效跨导定义式，并由此推出考虑沟道长度调制和体效应情 况下的小信号电压增益表示式。
画出其漏电流和跨导随V in 的变化曲线图。
8． 画出以二极管连接的MOS 为负载的差动对和以电流源为负载的差动对的电路图。
并求
出这两种电路的小信号增益。
9．下图给出一个电阻负载共源级放大器的高频模型。
画出其小信号等效电路。
并由此等效
电路推出其传输函数。
就此传输函数，简要说明电路的零极点分布情况。
10．对如下图所示的共源级电路，画出其含有噪声的电路模型。
并根据此模型图写出其输出
噪声电压V n ，out 2̅̅̅̅̅̅̅̅̅和输入噪声电压V n ，in 2̅̅̅̅̅̅̅̅。
11．下图是一个电路系统的环路增益波特图，由图分析此系统的极点和零点情况。
指出系统的稳定性，写出系统的开环和闭环传输函数，并由此求出闭环系统的极点公式来。
12．下图给出了一个采用共源共栅的两级运放电路。
分析指出其极点位置，画出其环路增益的波特图。
如要对此电路进行密勒补偿，补偿电容加在哪里，其值应等于多少？
13．下图所示的电路，在忽略体效应的情况下，分析写出I out的表示式。
并就此表示式进行简要的分析说明。
14．对下图所示的有反馈的共栅级电路，忽略沟道长度调制，分析给出其开环和闭环输入阻抗表示式。
并作简要分析说明。
15．对下图（a）所示的电路，简要分析并明其功能。
根据图（b）的简化等效电路，推出V out/V in的关系表达式。
图（a）图（b）。