集成电路设计基础_期末考试题
A集成电路设计期末考试试题
集成电路设计期末考试试题（ A ）卷参考答案一、填空题（每空一分，共20分）1. 2 12. Q=CV GE3. 衬底掺杂浓度4. 体效应5. 沟道中载流子的迁移率阈值电压V T随温度的变化6. MOS管的栅宽偏置电流7. 1/A2 1/A2 8. 温度垂直电场水平电场9. 互连线电阻电容电感传输线10. CXXXXXXX N+ N- V ALUE＜IC=INCOND＞二、简答题（每题10分，共60分）1.答：A当沟道长度L减小时阈值电压降低，而沟道宽度W变窄时引起阈值电压提高；B随着Vds的增加，在漏区的耗尽层宽度会有所增加，导致阈值电压提高。
C 实际栅长有一部分覆盖在氧化层上，氧化层下面会引起耗尽电荷，栅电压要加的较大才能使沟道反型。
D 栅电压增加时，表面迁移率会下降E 当Vds增大时，MOS管的漏端沟道被夹断并进入饱和区，Vds进一步增大，使沟道的有效长度减小2. 答：A源漏扩散电阻，在金属栅与硅栅技术的CMOS 工艺中，与漏源区同时制成，，方块电阻为20-100欧，不宜制作大电阻，误差为±20%，不能制作精密电阻。
B P/N阱扩散电阻，该结构电阻值较大，为1000-5000欧，面积也大，误差为±40%。
C 注入电阻。
由于离子注入精度可以控制掺杂浓度和注入深度，且横向扩散小，方块电阻为50-1000欧，可以制作大电阻而不占用大面积D 多晶硅电阻。
方块电阻为30-200欧，，难以制作精密电阻E薄膜电阻，该电阻的线性度好。
3. 答：4答：SPICE软件包含三个内建MOS场效应管模型：①1级模型通过电流—电压的平方律特性描述,考虑了衬底调制效应和沟道长度调制效应。
②2级模型是一个详尽解析的MOSFET模型。
考虑了沟道电压的影响，对基本方程进行了一系列半经验性的修正。
③3级模型是一个半经验模型。
在精确描述各种二级效应的同时，可以节省计算时间，引入了模拟静电反馈效应的经验模型、迁移率调制系数和=饱和电场系数。
模拟集成电路设计期末试卷..
模拟集成电路设计期末试卷..《模拟集成电路设计原理》期末考试⼀．填空题（每空1分，共14分）1、与其它类型的晶体管相⽐，MOS器件的尺⼨很容易按____⽐例____缩⼩，CMOS电路被证明具有_较低__的制造成本。
2、放⼤应⽤时，通常使MOS管⼯作在_ 饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来表⽰电压转换电流的能⼒。
3、λ为沟长调制效应系数，对于较长的沟道，λ值____较⼩___（较⼤、较⼩）。
4、源跟随器主要应⽤是起到___电压缓冲器___的作⽤。
5、共源共栅放⼤器结构的⼀个重要特性就是_输出阻抗_很⾼，因此可以做成___恒定电流源_。
6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输⼊电平的变化会引起差动输出的改变。
7、理想情况下，_电流镜_结构可以精确地复制电流⽽不受⼯艺和温度的影响，实际应⽤中，为了抑制沟长调制效应带来的误差，可以进⼀步将其改进为__共源共栅电流镜__结构。
8、为⽅便求解，在⼀定条件下可⽤___极点—结点关联_法估算系统的极点频率。
9、与差动对结合使⽤的有源电流镜结构如下图所⽰，电路的输⼊电容C in为__ C F（1－A）__。
10、λ为沟长调制效应系数，λ值与沟道长度成___反⽐__（正⽐、反⽐）。
⼆．名词解释（每题3分，共15分）1、阱解：在CMOS⼯艺中，PMOS管与NMOS管必须做在同⼀衬底上，其中某⼀类器件要做在⼀个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。
2、亚阈值导电效应解：实际上，V GS=V TH时，⼀个“弱”的反型层仍然存在，并有⼀些源漏电流，甚⾄当V GS3、沟道长度调制解：当栅与漏之间的电压增⼤时，实际的反型沟道长度逐渐减⼩，也就是说，L 实际上是V DS 的函数，这种效应称为沟道长度调制。
4、等效跨导Gm 解：对于某种具体的电路结构，定义inD V I ??为电路的等效跨导，来表⽰输⼊电压转换成输出电流的能⼒ 5、⽶勒定理解：如果将图（a ）的电路转换成图（b ）的电路，则Z 1=Z/(1-A V )，Z 2=Z/(1-A V -1)，其中A V =V Y /V X 。
集成电路设计基础期末考试题
集成电路设计基础 2010-11年第一学期试题⼀一.填空题（20分）1、目前，国内已引进了12英寸0.09um芯片生产线，由此工艺线生产出来的集成电路特征尺寸是0.009um （大小），指的是右图中的 W （字母）。
2、CMOS工艺可分为 p阱 、 n阱 、 双阱 三种。
在CMOS工艺中，N阱里形成的晶体管是 p （PMOS，NMOS）。
3、通常情况下，在IC中各晶体管之间是由 场氧 来隔离的；该区域的形成用到的制造工艺是 氧化 工艺。
4.集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指 光刻 ，包括 晶圆涂光刻胶 、 曝光 、 显影 、 烘干 四个步骤；其中曝光方式包括 ① 接触式 、②非接触式 两种。
5、阈值电压V T是指 将栅极下面的si表面从P型Si变成N型Si所必要的电压，根据阈值电压的不同，常把MOS区间分成 耗尽型 、 增强型 两种。
降低V T的措施包括： 降低杂质浓度 、 增大Cox 两种。
二、名词解释（每词4分，共20分）①多项目晶圆（MPW）②摩尔定律③掩膜④光刻⑤外延三、说明（每题5分共10分）① 说明版图与电路图的关系。
② 说明设计规则与工艺制造的关系。
四、简答与分析题（10分）1、数字集成电路设计划分为三个综合阶段，高级综合,逻辑综合,物理综合；解释这三个综合阶段的任务是什么？2、分析MOSFET尺寸能够缩小的原因。
五、综合题（共4小题，40分）1.在版图的几何设计规则中，主要包括各层的最小宽度、层与层之间的最小间距、各层之间的最小交叠。
把下图中描述的与多晶硅层描述的有关规则进行分类： （1）属于最小宽度是： （2）属于层与层之间的最小间距的是: （3）属于各层之间的最小交叠是：2．请提取出下图所代表的电路原理图。
画出用MOSFET构成的电路。
图2 图3 图 4 3、图4是一个标准的CMOS 反相器电路，V TN 和V TP 分别为NMOS 、PMOS晶体管的阈值电压，讨论PMOS 和NMOS 晶体管导通和截至的条件。
集成电路设计原理考核试卷
4.描述模拟集成电路与数字集成电路在设计原则和实现技术上的主要区别，并给出一个实际应用中模拟集成电路的例子。
标准答案
一、单项选择题
1. B
2. B
3. D
4. D
5. B
6. D
7. C
8. C
9. B
10. D
17.在集成电路设计中，以下哪些方法可以提高电路的抗干扰能力？( )
A.采用差分信号传输
B.使用屏蔽技术
C.增加电源滤波器
D.提高工作频率
18.以下哪些类型的触发器在数字电路中常见？( )
A. D触发器
B. JK触发器
C. T触发器
D. SR触发器
19.以下哪些技术可以用于提高集成电路的数据处理速度？( )
3.以下哪些是数字集成电路的基本组成部分？( )
A.逻辑门
B.触发器
C.寄生电容
D.晶体管
4.以下哪些技术可以用于提高集成电路的频率？( )
A.减小晶体管尺寸
B.采用高介电常数材料
C.增加电源电压
D.优化互连线设计
5.在CMOS工艺中，以下哪些结构可以用来实现反相器？( )
A. PMOS晶体管
B. NMOS晶体管
11. C
12A
16. B
17. A
18. A
19. C
20. B
二、多选题
1. ABD
2. AB
3. AD
4. AB
5. AB
6. AB
7. ABCD
8. AB
9. ABCD
10. AC
11. ABC
10微电子《集成电路设计原理》试卷(B卷)
（增大、减小、
命题人
题号
线
陈初侠
一Байду номын сангаас
统分人
二 三
复核人
四
V，Y3=
V。
得分 一、填空题： （共 30 分）
10. （6 分） 写出下列电路输出信号的逻辑表达式： Y1= Y2=
VDD C B A
；
得分
评卷人
；C2=
。
VDD C4 C3 C2 C1
考试时间
VDD A
P4 P3
订
1.（2 分）
考场（教室）
3.CMOS 反相器中的 NMOS 管和 PMOS 管是增强型还是耗尽型,为什么？
线
得分
评卷人
四、分析设计题： （共 38 分）
考试时间
订
4.简述传输门阵列的优缺点。
1.（12 分）标准 0.13 m CMOS 工艺,PMOS 管 W/L= 0.26 m / 0.13
m ，栅氧厚度为 tox 2.6nm ，室温下空穴迁移率 n 80 cm2 /
班级
第 2 页 共 3 页（B 卷）
2． （12 分）如图所示，M1 和 M2 两管串联，且 VB VG VT VA ，请问： 1) 若都是 PMOS，它们各工作在什么状态? 2) 证明两管串联的等效导电因子是
Keff K1K2 /( K1 K2 ) 。
3． （14 分）设计一个 CMOS 两输入或非门，要求在最坏情况下输 出上升时间和下降时间不大于 0.5ns。已知，CL=1pF，VDD=5V，
' VTN=0.8V，VTP=-0.9V，采用 0.6μm 工艺，有 K N 120 106 A / V 2 ,
2019-2020华南农业大学集成电路设计期末考试试卷
华南农业大学期末考试试卷20019-2020学年第1学期考试科目：__集成电路设计__考试类型：（闭卷）考试考试时间：__100__分钟一．填空题（本大题共11小题，每空2分，共22分）1．集成电路版图是__________________________________________________。
2．集成电路SPICE仿真软件中二极管字母代号为_______，MEG表示_______。
3．集成电路设计软件包括_______和_______等。
4．版图设计中工艺层之间限制包括________和________等。
5．为保证版图设计正确而采用的检索包括________和________等。
6．Verilog HDL两种数据类型包括________和________。
7．Verilog HDL测试平台的作用是______________________________________。
8．Verilog HDL中非阻塞赋值表示_____________________________________。
9．IP复用是SOC设计关键，常见IP模块可分为_______、_______等三种类型。
10．Verilog语言中Assign #2 Sum=A^B表示含义是_______________________。
11．SPICE中二极管瞬态模型中电容包括________、________等。
二．判断题（本大题共10小题，每小题2分，共20分）1．SPICE MOSFET模型级别由模型标记参数LEVEL说明。
（）2．集成电路设计软件Tanner EDA包括S-Edit，L-Edit等。
（）3．Verilog语言中在initial语句中被赋值的变量须定义为wire类型。
（）4．版图设计中可以微米为单位，也可以为单位。
（）5．SPICE网表文件第一行为标题语句，不可缺少。
（）6．Verilog语言中if语句使用范围不全面时可生成并不想要的锁存器。
2020—2021学年非毕业班集成电路设计与集成系统专业《数字逻辑电路》期末考试题及答案(试卷A)
院系： 专业班级： 学号： 姓名： 座位号：XXX 大学2020—2021学年非毕业班集成电路设计与集成系统专业《数字逻辑电路》期末考试题及答案（试卷A ）题 号 一 二 三 四 五 总分 评卷人 分 值 20 20 10 20 30 100得 分得 分一、 选择题;（每小题2分，共20分）。
1、将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（ ）。
A 、采样；B 、量化；C 、保持；D 、编码；2、8个输入端的编码器按二进制数编码时，输出端的个数是教研室主任审核(签名)： 教学主任(签名)：课程代码： 适用班级：命题教师：任课教师：院系： 专业班级： 学号： 姓名： 座位号：（ ）。
A 、2个；B 、3个；C 、4个；D 、8个；3、下列电路中，不属于组合逻辑电路的是（ ）。
A 、译码器；B 、全加器；C 、寄存器；D 、编码器；4、CMOS 数字集成电路与TTL 数字集成电路相比突出的优点是（ ）。
A 、微功耗；B 、高速度；C 、高抗干扰能力；D 、电源范围宽；5、指出下列各式中哪个是四变量A 、B 、C 、D 的最大项（ ）。
A 、ABC ；B 、A+B+C+D ；C 、D ABC ； D 、B AC ；6、同步时序电路和异步时序电路比较，其差异在于后者（ ）。
院系： 专业班级： 学号： 姓名： 座位号：A 、没有触发器；B 、没有统一的时钟脉冲控制；C 、没有稳定状态；D 、输出只与内部状态有关；7、两片74LS290芯片扩展而成的计数器，最大模数是（ ）。
A 、80；B 、20；C 、54；D 、100；8、由与非门组成的基本RS 触发器不允许输入的变量组合S 、R 为（ ）。
A 、1==S R ； B 、10==S R 、； C 、01==S R 、；D 、==S R ；9、逻辑函数的表示方法中具有唯一性的是（ ）。
A 、真值表；B 、表达式；C 、表达式；D 、卡诺图；10、将TTL 与非门作非门使用，则多余输入端应做的处理是（ ）。
2020—2021学年上学期集成电路设计与集成系统专业《电子技术基础》期末考试题试卷(试卷五)
2020—2021学年上学期集成电路设计与集成系统专业《电子技术基础》期末考试题试卷（试卷五）一、填空题。
1．一个理想运放应具备下列条件： ①、开坏电压放大倍数A od →＿＿＿＿＿＿＿＿＿＿＿＿； ②、输入电阻r id →＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿； ③、输出电阻r od →＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿； ④、共模抑制比K CMR →＿＿＿＿＿＿＿＿＿＿＿＿＿＿。
22．比例运算放大器的闭环电压放大倍数与集成运放本身的参数＿＿＿＿，与外围电阻＿＿＿＿的比值有关，这是引入＿＿＿的结果。
3．差动输入放大电路输入和输出电压关系的公式是＿＿＿＿＿＿＿＿＿。
4．在同相比例运算电路当R f ＝0,R 1=∞时，这是电路称为＿＿＿＿＿＿。
5．功率放大器通常位于多级放大器的＿＿＿＿＿＿＿＿＿级，其主要任务是放大＿＿＿＿＿＿。
院（系） 班级 姓名 学号……………………………………………装…………………………订………………………线……………………………………………6．双电源互补对称功放电路简称＿＿＿电路，单电源互补对称功放电路简称＿＿＿电路。
7．功放电路出现交越失真，可在两功放管之间串入＿＿＿＿，供给功放管一定的＿＿＿＿＿＿，使之在静态时处于＿＿＿＿＿状态，从而消除交越失真。
8．复合管的电流放大系数约等于两只管子电流放大系数＿＿＿＿＿＿＿。
9．复合管组合的原则是：（1）、保证参与复合的每只管子三个电极的＿＿＿＿＿＿＿按各自的正确方向流动；（2）、复合管的类型由＿＿＿＿＿＿＿＿＿＿＿＿＿＿管子的类型所决定。
10．复合管的优点是＿＿＿＿＿＿＿，缺点是＿＿＿＿＿＿，使其热稳定性变差，克服这一缺点，可在第一只管子的发射极接一＿＿＿＿＿。
11． LM386有两个信号输入端，脚2为＿＿＿＿＿＿＿＿＿，脚3为＿＿＿＿＿＿＿＿＿＿＿＿＿。
脚1 和8之间用外接电阻、电容元件以调整电路的＿＿＿＿＿＿＿＿＿＿＿＿＿＿。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路设计基础 2010-11年第一学期试题
一、填空题（20分）
1、目前，国内已引进了12英寸0.09um
芯片生产线，由此工艺线生产出来的集成
电路特征尺寸是0.009um （大
小），指的是右图中的W （字
母）。
2、CMOS工艺可分为p阱、n阱、双阱
三种。
在CMOS工艺中，N阱里形成的晶体管是p （PMOS，NMOS）。
3、通常情况下，在IC中各晶体管之间是由场氧来隔离的；该区域的形成用到的制造工艺是氧化工艺。
4.集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指光
刻，包括晶圆涂光刻胶、曝光、显影、烘干四个步骤；
其中曝光方式包括①接触式、②非接触式两种。
5、阈值电压V T是指将栅极下面的si表面从P型Si变成N型Si所必要的电压，根据阈值电压的不同，常把MOS区间分成耗尽型、增强型两种。
降低V T 的措施包括：降低杂质浓度、增大Cox 两种。
二、名词解释（每词4分，共20分）
①多项目晶圆（MPW）
②摩尔定律
③掩膜
④光刻
⑤外延
三、说明（每题5分共10分）
①说明版图与电路图的关系。
②说明设计规则与工艺制造的关系。
四、简答与分析题（10分）
1、数字集成电路设计划分为三个综合阶段，高级综合,逻辑综合,物理综合；解释这
三个综合阶段的任务是什么？
2、分析MOSFET尺寸能够缩小的原因。
五、综合题（共4小题，40分）
1、在版图的几何设计规则中，主要包括各层的最小宽度、层与层之间的最小间距、各
层之间的最小交叠。
把下图中描述的与多晶硅层描述的有关规则进行分类：
（2）属于层与层之间的最小间距的是:
（3）属于各层之间的最小交叠是：
2．请提取出下图所代表的电路原理图。
画出用MOSFET构成的电路。
图2 图3 图 4
3、图4是一个标准的CMOS反相器电路，V TN和V TP分别为NMOS、PMOS
晶体管的阈值电压，讨论PMOS和NMOS晶体管导通和截至的条件。
4、分析下述电路的功能，并写出真值表、函数表达式。
图5 图6
F。