组合逻辑电路
合集下载
组合逻辑电路
Y2 A2 A1 A0 m2 Y3 A2 A1A0 m3
Y6 A2 A1A0 m6 Y7 A2 A1A0 m7
3. 5. 2二进制译码器的应用
一、用译码器实现组合逻辑电路
因为n个输入变量的二进制泽码器的输出为其对应的2n个最小 项(或最小项的反)，而任一逻辑函数均可表示为最小项表达 式(即标准与或式)的形式，故利用二进制泽码器和门电路可 实现单输出或多输出组合逻辑电路的设计。使用方法为:当泽 码器的输出为低电平有效时，选用与非门;当泽码器的输出为 高电平有效时，选用或门。
(4) 分析电路的逻辑功能。由真值表可以看出:当A, B输入状 态相同时，Y=0;当A同时，Y=1。故此电路具有异或门的逻 辑功能，所以该电路是由4B输入状态不个与非门构成的异或 逻辑电路。
上一页 下一页 返回
3.2 组合逻辑电路的分析
「例3.2.2]已知组合逻辑电路如图3.2.2所示，试分析该电路 的逻辑功能。
当输入A3=1时，低位片CT74LS138(1)因A3 =1而禁止泽码， 输出 Y0 ~ Y7 均为高电平1,高位片CT74LS138(2)工作，这时 输入A3A2A1A0 ，在1000~1111之间变化时， Y8 ~ Y15 对应的输 出端输出有效的低电平0。
中，I 7的优先级别最高，I6 次之，其余依此类推，I 0 的级别最 低。
上一页 下一页 返回
3. 4 编码器
也就是说，当 I7 =0时，其余输入信号不沦是0还是1都不起作 用，电路只对 I 7 进行编码，输出 Y2Y1Y0 = 000，此码为反码，其 原码为111，其余类推。可见，这8个输入信号优先级别的高 低次序依次为 I 7、I 6、I 5、I 4、I 3、I 2、I1、I 0
3. 5. 1二进制译码器 将输入二进制代码按其原意转换成对应特定信号输出的逻辑
实验报告组合逻辑电(3篇)
第1篇一、实验目的1. 理解组合逻辑电路的基本概念和组成原理；2. 掌握组合逻辑电路的设计方法；3. 学会使用逻辑门电路实现组合逻辑电路；4. 培养动手能力和分析问题、解决问题的能力。
二、实验原理组合逻辑电路是一种在任意时刻，其输出仅与该时刻的输入有关的逻辑电路。
其基本组成单元是逻辑门，包括与门、或门、非门、异或门等。
通过这些逻辑门可以实现各种组合逻辑功能。
三、实验器材1. 74LS00芯片（四路2输入与非门）；2. 74LS20芯片（四路2输入或门）；3. 74LS86芯片（四路2输入异或门）；4. 74LS32芯片（四路2输入或非门）；5. 逻辑电平转换器；6. 电源；7. 连接线；8. 实验板。
四、实验步骤1. 设计组合逻辑电路根据实验要求，设计一个组合逻辑电路，例如：设计一个3位奇偶校验电路。
2. 画出逻辑电路图根据设计要求，画出组合逻辑电路的逻辑图，并标注各个逻辑门的输入输出端口。
3. 搭建实验电路根据逻辑电路图，搭建实验电路。
将各个逻辑门按照电路图连接，并确保连接正确。
4. 测试电路功能使用逻辑电平转换器产生不同的输入信号，观察输出信号是否符合预期。
五、实验数据及分析1. 设计的3位奇偶校验电路逻辑图如下：```+--------+ +--------+ +--------+| | | | | || A1 |---| A2 |---| A3 || | | | | |+--------+ +--------+ +--------+| | || | || | |+-------+-------+||v+--------+| || F || |+--------+```2. 实验电路搭建及测试根据逻辑电路图，搭建实验电路，并使用逻辑电平转换器产生不同的输入信号（A1、A2、A3），观察输出信号F是否符合预期。
（1）当A1=0，A2=0，A3=0时，F=0，符合预期；（2）当A1=0，A2=0，A3=1时，F=1，符合预期；（3）当A1=0，A2=1，A3=0时，F=1，符合预期；（4）当A1=0，A2=1，A3=1时，F=0，符合预期；（5）当A1=1，A2=0，A3=0时，F=1，符合预期；（6）当A1=1，A2=0，A3=1时，F=0，符合预期；（7）当A1=1，A2=1，A3=0时，F=0，符合预期；（8）当A1=1，A2=1，A3=1时，F=1，符合预期。
第4章 组合逻辑电路
25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)
组合逻辑电路分析
数字电子技术
组合逻辑电路分析
1.1 组合逻辑电路的定义
Fi fi ( X1, X 2 , X n )
输 入
X1 X2
信
号 Xn
组合逻辑 电路
( i=1，2，…，m)
F1 输 F2 出信
号 Fm
图4-1 组合逻辑电路框图
特点
由逻辑门电路组成 输出与输入之间不存在反馈回路
1.1 组合逻辑电路的定义
Y1 A Y3 Y1 Y2 A B
Y2 B Y4 A B
A
B
Y
0
0
1
0
1
0
1Leabharlann 0011
1
Y Y3 Y4
（4）该电路实现的是同或逻辑功能。
2．多输出组合逻辑电路的分析 【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。
图4-3 多输出组合逻辑电路图（来自QuartusII）
解：（1）写出所有输出逻辑函数表达式，并对其进行化简。
1.3 组合逻辑电路分析
1.单输出组合逻辑电路的分析
【例4-1】已知逻辑电路如图4-2所示，分析该电路逻辑功能。
A
Y1 Y3
Y
B
Y2
Y4
图4-2 单输出组合逻辑电路图
（2）化简逻辑电路的输出函数表达式：
Y Y3 Y4 A B A B
（3）列出真值表 表4-1 例4-1 真值表
解：（1）写出各输出的逻辑函数表达式：
1
1
0
1
1
L1
L2
L3
0
1
0
0
0
1
1
0
0
0
1
0
（3）逻辑功能说明。 该电路是一位二进制数比较器，
组合逻辑电路分析
1.1 组合逻辑电路的定义
Fi fi ( X1, X 2 , X n )
输 入
X1 X2
信
号 Xn
组合逻辑 电路
( i=1，2，…，m)
F1 输 F2 出信
号 Fm
图4-1 组合逻辑电路框图
特点
由逻辑门电路组成 输出与输入之间不存在反馈回路
1.1 组合逻辑电路的定义
Y1 A Y3 Y1 Y2 A B
Y2 B Y4 A B
A
B
Y
0
0
1
0
1
0
1Leabharlann 0011
1
Y Y3 Y4
（4）该电路实现的是同或逻辑功能。
2．多输出组合逻辑电路的分析 【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。
图4-3 多输出组合逻辑电路图（来自QuartusII）
解：（1）写出所有输出逻辑函数表达式，并对其进行化简。
1.3 组合逻辑电路分析
1.单输出组合逻辑电路的分析
【例4-1】已知逻辑电路如图4-2所示，分析该电路逻辑功能。
A
Y1 Y3
Y
B
Y2
Y4
图4-2 单输出组合逻辑电路图
（2）化简逻辑电路的输出函数表达式：
Y Y3 Y4 A B A B
（3）列出真值表 表4-1 例4-1 真值表
解：（1）写出各输出的逻辑函数表达式：
1
1
0
1
1
L1
L2
L3
0
1
0
0
0
1
1
0
0
0
1
0
（3）逻辑功能说明。 该电路是一位二进制数比较器，
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
第9章组合逻辑电路
P1 A
P2 B C
P3 BC P4 P1 P2 A(B C)
P5 A P3 ABC
Y P4 P5 A(B C) ABC
（2）用卡诺图化简输出函数表达式。
Y A(B C) ABC A(B C) ABC AB AC AB AC
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表9.2 真值表
9.1.3组合逻辑电路的设计
（3）由真值表写出输出变量函数表达式并化简：
Y ABC ABC ABC ABC AB BC AC （4）画出逻辑电路如图9.2所示。
AB
C 00 01 11 10
A
00 0 1 0
（1）确定输入、输出变量，定义逻辑状态的含义。
设A、B、C代表三个人，作为电路的三个输入变量，当A、 B、C为1时表示同意，为0表示不同意。将Y设定为输出变 量，代表决意是否通过的结果，当Y为1表示该决意通过， 当Y为0表示决意没有通过。
（2）根据题意列出真值表，如表9.2所示。
A
B
C
Y
0
0
0
0
0
• （2）根据真值表写逻辑表达式，并化简成最简“与或” 逻辑表达式。
• （3）选择门电路和型号。 • （4）按照门电路类型和型号变换逻辑函数表达式 • （5）根据逻辑函数表达式画逻辑图。
• 例9.2 设计一个三人表决器电路，当两个或两个以上的人 表示同意时，决意才能通过。 解：根据组合逻辑电路的设计方法，可按如下步骤进行。
第3章-组合逻辑电路
一、二进制译码器（最小项译码器） 输入：一组二进制代码 输出：一组与输入代码一一对应的高、低电平信号。
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
《数字电子技术》第3章 组合逻辑电路
Y1 I2 I3 I6 I7
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《电子线路》陈振源主编
第8章 组合逻辑电路
10
HEP
（2）典型译码器 74LS138的逻辑图及 外引脚排列如右图所示，它有3条输入线A0 、 A1 、A2 ，8条输出线Y0 ～Y7 ，输出低电平时表 示有信号，高电平表示无信号。
74LS138集成译码器引脚功能图
《电子线路》陈振源主编
第8章 组合逻辑电路
《电子线路》陈振源主编
第8章 组合逻辑电路
16
8.4 数据选择器及分配器
数据选择器和数据分配器构成的数据总线传输系统如图所示。
HEP
数据传输示意
8.4.1 数据选择器
8选1数据选择器74HC151的作用相当于单刀八掷开关。
74HC151引脚排列图
74HC151逻辑功能示意
《电子线路》陈振源主编
第8章 组合逻辑电路
74HCl39等效功能
《电子线路》陈振源主编
第8章 组合逻辑电路
19ห้องสมุดไป่ตู้
HEP
2．8 路数据分配器
二进制译码器74LS138可用作8路数据分配器。使用时将74LS138的A0、A1、A2 作为数据分配器的地址输入端，将 S 、 S 脚并接后作为数据分配器的使能端 EN ， C B 另一使能端SA作为数据输入端。
4LSl47集成电路引脚功能图
《电子线路》陈振源主编
第8章 组合逻辑电路
9
HEP
8.3 译码器
译码的功能是把某种代码“翻译”成一个相应的输出信号，例如把编码器产生 的二进制码复原为原来的十进制数就是一个典型的应用。
8.3.1 通用译码器
通用译码器常用的有二进制译码器、二一十进制译码器。
1．二进制译码器
《电子线路》陈振源主编
第8章 组合逻辑电路
3
HEP 例题 读右图，分析电路的逻辑功能。 解：第一步，根据电路逐级写出逻辑表达式。
Y1 ABC Y2 AY1 A ABC Y3 BY1 B ABC Y4 CY1 C ABC Y Y2 Y3 Y4 A ABC B ABC C ABC
74LS138用作8路数据分配器
《电子线路》陈振源主编
第8章 组合逻辑电路
20
HEP
应用实例
图（a）为数据选择器74LS251与数据分配器74LS138通过总线相联，构成的 典型的数据总线传输系统，功能如图（b）所示。
（a）逻辑电路 数据总线传输系统
（b）功能示意图
《电子线路》陈振源主编
第8章 组合逻辑电路
《电子线路》陈振源主编
第8章 组合逻辑电路
15
HEP
应用实例
用显示译码器CT5449构成的闪烁数码显示器如下图所示。
闪烁数码显示器
图中CC4011构成多谐振荡器，当E端为高电平时，振荡器输出1Hz左右的矩 形脉冲耦合到CT5449的消隐控制端。当矩形脉冲高电平时， BI =1，显示器正常 显示；当矩形脉冲的低电平时， BI =0，显示器不能正常工作，即显示器七段全 灭，不显示。因此，显示器是以每秒一次的频率闪烁显示。
（1）类型 将二进制码按其原意翻译成相应的输出信号的电路，称为二进制 译码器。2—4线译码器，即有2条输入线A0、A1，有4种输入信息00、01、10、11， 输出的4条线Y0～Y3分别代表0、1、2、3四个数字。
2—4线译码器
3—8线译码器
3—8线译码器则有3条输入线A0、A1、A2，8条输出线Y0～Y7。
3位二进制编码器示意图
《电子线路》陈振源主编
第8章 组合逻辑电路
6
HEP
3位二进制编码器的逻辑函数表 达式 ：
编码输出
Y0=I1+I3+I5+I7
Y1=I2+I3+I6+I7 Y2=I4+I5+I6+I7 普通编码器在任何时刻只能对 0、1、2、…、7中的一个输入信号 进行编号，不允许同时输入两个1。
例题逻辑电路
第二步，对逻辑表达式进行化简。
Y A ABC B ABC C ABC
A B C） （ ABC A B C ABC A B C ABC
第三步，由化简逻辑函数表达式列出真值表。 第四步，根据真值表分析确定逻辑功能为： “ 一致判别电路”
《电子线路》陈振源主编
8.1 组合逻辑电路的基本知识 8.2 编码器 8.3 译码器 8.4 数据选择器及分配器 本章小结
《电子线路》陈振源主编
第8章 组合逻辑电路
2
HEP
8.1 组合逻辑电路的基本知识
8.1.1 组合逻辑电路的读图方法
组合逻辑电路的读图一般按以的步骤进行：
组合逻辑电路的读图步骤
根据给定的逻辑原理电路图，由输入到输出逐级推导出输出逻辑函数表达式。 对所得到的表达式进行化简和变换，得到最简式。 依据简化的逻辑函数表达式列出真值表，根据真值表分析、确定电路所完成 的逻辑功能。
二一十进制编码器示意图
《电子线路》陈振源主编
第8章 组合逻辑电路
8
HEP 74LS147是一种常用的842lBCD码集成优先编码器，它有 I 0、I1、I 2、I 3 I9 的 10个输入端，有 Y0、Y1、Y2、Y3的4位BCD码输出。输入、输出均为低电平有效，即0 表示有信号，1表示无信号，其真值表见下表。
11
HEP
2．二—十进制译码器
将BCD码翻译成对应的10个十进制输出信 号的电路称为二一十进制译码器。
74LS42译码器的集成电路引脚排列如右图 所示。
74LS42译码器引脚功能
《电子线路》陈振源主编
第8章 组合逻辑电路
12
HEP
8.3.2 显示译码器
显示译码器的功能是将输入的BCD码译成能用于显示器件的十进制数的信号， 并驱动显示器显示数字。显示译码器通常由显示译码集成电路和显示器两部分组成。
CT5449外引脚排图
《电子线路》陈振源主编
第8章 组合逻辑电路
14
HEP
应用提示
对于共阴极数码管，与其配套的显示译码集成电路的输出端Ya~Yg必须是低 电平有效的，对于共阳极数码管，与其配套的显示译码集成电路的输出端Ya~Yg应 为高电平有效的。
装接显示译码器时，若出现数码管没有任何显示的故障，应先检查数码管 的公共端有没有漏接线，消隐控制端的电平设置是否正确；其次应检查数码管与 显示译码集成电路是否配套。 数码管的显示若出现缺段的故障，应先查显示译码集成电路与数码管的连 接是否良好；其次可通过替换数码管以确定器件是否良好；若数码管没问题，则 是译码集成电路有问题，应更换之。 若出现数码管显示偏暗的问题。首先用万用表测工作电压是否偏低，不正 常时应排除电源电路的故障；其次可通过适当调小数码管的限流电阻值来提高显 示亮度。
第8章 组合逻辑电路
24
《电子线路》陈振源主编
第8章 组合逻辑电路
22
HEP
谢谢！
Thanks !
《电子线路》编写组制作
Chen-zhenyuan@
本资料仅供课堂教学使用 图文未经允许不得复制出版
《电子线路》陈振源主编
第8章 组合逻辑电路
23
HEP
教材简介
书名：电子线路（双色）（附学习卡） 作者：陈振源 出版单位：高等教育出版社 出版日期：2006-06-01 书号：7-04-018716-7 适用层次：中职 定价：29.20 本书参照教育部颁布的中等职业学校电子线路教学大纲，根据近几年中职生源的变化情况， 贯彻落实“以服务为宗旨，以就业为导向，以能力为本位”的职业教育办学指导思想，结合相关 行业的职业技能鉴定规范，力图贴近生产实际，贴近岗位需求。 本书的主要内容包括半导体器件、放大电路基础、常用放大器、直流稳压电源、正弦波振荡 器、高频信号处理电路、数字电路基础、组合逻辑电路、集成触发器、时序逻辑电路、脉冲波形 的产生与变换等。教材中的“应用实例”和“应用提示”具有工程背景，在实践性、实用性和针 对性方面凸显了本书的职教特色。 本书采用双色印刷，图文并茂，表述简约清楚，重点突出，元器件外形多采用实物图片，部 分典型电路图有对应的实物连接图，适宜中等职业教育电子信息类专业学生使用。 本书附学习卡，登录高等教育出版社“”4A网络教学平台，可获得网上教 学资源。 本书可作为中等职业学校电子信息类专业电子线路课程教材，也可作为岗位培训教材。 《电子线路》陈振源主编
3位二进制编码器逻辑图
《电子线路》陈振源主编
第8章 组合逻辑电路
7
HEP
8.2.2 二—十进制编码器
将十进制数0~9的十个数字编成二进制代码的电路，叫做二一十进制编码器。 二—十进制编码器的功能示意如下图， I0、I1、I2、…I9表示10个输入端，分别 代表十进制数0、1、2、…、9的10个数字。编码器的输出Y0、Y1、Y2、Y3表示 8421BCD编码。
显示译码器的组成
1.数码显示器
半导体数码管实物照片如图所示，它是将7个发光二极管（LED）排列成“日” 字形状制成的。
（a）实物照片
(b)发光线段分段图
(c)发光线段组成的数字图形
七段数码显示器
《电子线路》陈振源主编
第8章 组合逻辑电路
13
HEP 半导体数码管的7个发光二极管内部接法可分为共阴极和共阳极两种 。
第8章 组合逻辑电路
4
HEP
8.1.2 组合逻辑电路的设计
组合逻辑电路的设计就是根据给定的功能要求，画出实现该功能的逻辑电路。 组合逻辑电路的设计步骤为：
组合逻辑电路的设计步骤
根据实际问题的逻辑关建立真值表； 由真值表写出逻辑函数表达式； 化简逻辑函数式； 根据逻辑函数式画出由门电路组成的逻辑电路图。
21
HEP
本章小结
第8章 组合逻辑电路
10
HEP
（2）典型译码器 74LS138的逻辑图及 外引脚排列如右图所示，它有3条输入线A0 、 A1 、A2 ，8条输出线Y0 ～Y7 ，输出低电平时表 示有信号，高电平表示无信号。
74LS138集成译码器引脚功能图
《电子线路》陈振源主编
第8章 组合逻辑电路
《电子线路》陈振源主编
第8章 组合逻辑电路
16
8.4 数据选择器及分配器
数据选择器和数据分配器构成的数据总线传输系统如图所示。
HEP
数据传输示意
8.4.1 数据选择器
8选1数据选择器74HC151的作用相当于单刀八掷开关。
74HC151引脚排列图
74HC151逻辑功能示意
《电子线路》陈振源主编
第8章 组合逻辑电路
74HCl39等效功能
《电子线路》陈振源主编
第8章 组合逻辑电路
19ห้องสมุดไป่ตู้
HEP
2．8 路数据分配器
二进制译码器74LS138可用作8路数据分配器。使用时将74LS138的A0、A1、A2 作为数据分配器的地址输入端，将 S 、 S 脚并接后作为数据分配器的使能端 EN ， C B 另一使能端SA作为数据输入端。
4LSl47集成电路引脚功能图
《电子线路》陈振源主编
第8章 组合逻辑电路
9
HEP
8.3 译码器
译码的功能是把某种代码“翻译”成一个相应的输出信号，例如把编码器产生 的二进制码复原为原来的十进制数就是一个典型的应用。
8.3.1 通用译码器
通用译码器常用的有二进制译码器、二一十进制译码器。
1．二进制译码器
《电子线路》陈振源主编
第8章 组合逻辑电路
3
HEP 例题 读右图，分析电路的逻辑功能。 解：第一步，根据电路逐级写出逻辑表达式。
Y1 ABC Y2 AY1 A ABC Y3 BY1 B ABC Y4 CY1 C ABC Y Y2 Y3 Y4 A ABC B ABC C ABC
74LS138用作8路数据分配器
《电子线路》陈振源主编
第8章 组合逻辑电路
20
HEP
应用实例
图（a）为数据选择器74LS251与数据分配器74LS138通过总线相联，构成的 典型的数据总线传输系统，功能如图（b）所示。
（a）逻辑电路 数据总线传输系统
（b）功能示意图
《电子线路》陈振源主编
第8章 组合逻辑电路
《电子线路》陈振源主编
第8章 组合逻辑电路
15
HEP
应用实例
用显示译码器CT5449构成的闪烁数码显示器如下图所示。
闪烁数码显示器
图中CC4011构成多谐振荡器，当E端为高电平时，振荡器输出1Hz左右的矩 形脉冲耦合到CT5449的消隐控制端。当矩形脉冲高电平时， BI =1，显示器正常 显示；当矩形脉冲的低电平时， BI =0，显示器不能正常工作，即显示器七段全 灭，不显示。因此，显示器是以每秒一次的频率闪烁显示。
（1）类型 将二进制码按其原意翻译成相应的输出信号的电路，称为二进制 译码器。2—4线译码器，即有2条输入线A0、A1，有4种输入信息00、01、10、11， 输出的4条线Y0～Y3分别代表0、1、2、3四个数字。
2—4线译码器
3—8线译码器
3—8线译码器则有3条输入线A0、A1、A2，8条输出线Y0～Y7。
3位二进制编码器示意图
《电子线路》陈振源主编
第8章 组合逻辑电路
6
HEP
3位二进制编码器的逻辑函数表 达式 ：
编码输出
Y0=I1+I3+I5+I7
Y1=I2+I3+I6+I7 Y2=I4+I5+I6+I7 普通编码器在任何时刻只能对 0、1、2、…、7中的一个输入信号 进行编号，不允许同时输入两个1。
例题逻辑电路
第二步，对逻辑表达式进行化简。
Y A ABC B ABC C ABC
A B C） （ ABC A B C ABC A B C ABC
第三步，由化简逻辑函数表达式列出真值表。 第四步，根据真值表分析确定逻辑功能为： “ 一致判别电路”
《电子线路》陈振源主编
8.1 组合逻辑电路的基本知识 8.2 编码器 8.3 译码器 8.4 数据选择器及分配器 本章小结
《电子线路》陈振源主编
第8章 组合逻辑电路
2
HEP
8.1 组合逻辑电路的基本知识
8.1.1 组合逻辑电路的读图方法
组合逻辑电路的读图一般按以的步骤进行：
组合逻辑电路的读图步骤
根据给定的逻辑原理电路图，由输入到输出逐级推导出输出逻辑函数表达式。 对所得到的表达式进行化简和变换，得到最简式。 依据简化的逻辑函数表达式列出真值表，根据真值表分析、确定电路所完成 的逻辑功能。
二一十进制编码器示意图
《电子线路》陈振源主编
第8章 组合逻辑电路
8
HEP 74LS147是一种常用的842lBCD码集成优先编码器，它有 I 0、I1、I 2、I 3 I9 的 10个输入端，有 Y0、Y1、Y2、Y3的4位BCD码输出。输入、输出均为低电平有效，即0 表示有信号，1表示无信号，其真值表见下表。
11
HEP
2．二—十进制译码器
将BCD码翻译成对应的10个十进制输出信 号的电路称为二一十进制译码器。
74LS42译码器的集成电路引脚排列如右图 所示。
74LS42译码器引脚功能
《电子线路》陈振源主编
第8章 组合逻辑电路
12
HEP
8.3.2 显示译码器
显示译码器的功能是将输入的BCD码译成能用于显示器件的十进制数的信号， 并驱动显示器显示数字。显示译码器通常由显示译码集成电路和显示器两部分组成。
CT5449外引脚排图
《电子线路》陈振源主编
第8章 组合逻辑电路
14
HEP
应用提示
对于共阴极数码管，与其配套的显示译码集成电路的输出端Ya~Yg必须是低 电平有效的，对于共阳极数码管，与其配套的显示译码集成电路的输出端Ya~Yg应 为高电平有效的。
装接显示译码器时，若出现数码管没有任何显示的故障，应先检查数码管 的公共端有没有漏接线，消隐控制端的电平设置是否正确；其次应检查数码管与 显示译码集成电路是否配套。 数码管的显示若出现缺段的故障，应先查显示译码集成电路与数码管的连 接是否良好；其次可通过替换数码管以确定器件是否良好；若数码管没问题，则 是译码集成电路有问题，应更换之。 若出现数码管显示偏暗的问题。首先用万用表测工作电压是否偏低，不正 常时应排除电源电路的故障；其次可通过适当调小数码管的限流电阻值来提高显 示亮度。
第8章 组合逻辑电路
24
《电子线路》陈振源主编
第8章 组合逻辑电路
22
HEP
谢谢！
Thanks !
《电子线路》编写组制作
Chen-zhenyuan@
本资料仅供课堂教学使用 图文未经允许不得复制出版
《电子线路》陈振源主编
第8章 组合逻辑电路
23
HEP
教材简介
书名：电子线路（双色）（附学习卡） 作者：陈振源 出版单位：高等教育出版社 出版日期：2006-06-01 书号：7-04-018716-7 适用层次：中职 定价：29.20 本书参照教育部颁布的中等职业学校电子线路教学大纲，根据近几年中职生源的变化情况， 贯彻落实“以服务为宗旨，以就业为导向，以能力为本位”的职业教育办学指导思想，结合相关 行业的职业技能鉴定规范，力图贴近生产实际，贴近岗位需求。 本书的主要内容包括半导体器件、放大电路基础、常用放大器、直流稳压电源、正弦波振荡 器、高频信号处理电路、数字电路基础、组合逻辑电路、集成触发器、时序逻辑电路、脉冲波形 的产生与变换等。教材中的“应用实例”和“应用提示”具有工程背景，在实践性、实用性和针 对性方面凸显了本书的职教特色。 本书采用双色印刷，图文并茂，表述简约清楚，重点突出，元器件外形多采用实物图片，部 分典型电路图有对应的实物连接图，适宜中等职业教育电子信息类专业学生使用。 本书附学习卡，登录高等教育出版社“”4A网络教学平台，可获得网上教 学资源。 本书可作为中等职业学校电子信息类专业电子线路课程教材，也可作为岗位培训教材。 《电子线路》陈振源主编
3位二进制编码器逻辑图
《电子线路》陈振源主编
第8章 组合逻辑电路
7
HEP
8.2.2 二—十进制编码器
将十进制数0~9的十个数字编成二进制代码的电路，叫做二一十进制编码器。 二—十进制编码器的功能示意如下图， I0、I1、I2、…I9表示10个输入端，分别 代表十进制数0、1、2、…、9的10个数字。编码器的输出Y0、Y1、Y2、Y3表示 8421BCD编码。
显示译码器的组成
1.数码显示器
半导体数码管实物照片如图所示，它是将7个发光二极管（LED）排列成“日” 字形状制成的。
（a）实物照片
(b)发光线段分段图
(c)发光线段组成的数字图形
七段数码显示器
《电子线路》陈振源主编
第8章 组合逻辑电路
13
HEP 半导体数码管的7个发光二极管内部接法可分为共阴极和共阳极两种 。
第8章 组合逻辑电路
4
HEP
8.1.2 组合逻辑电路的设计
组合逻辑电路的设计就是根据给定的功能要求，画出实现该功能的逻辑电路。 组合逻辑电路的设计步骤为：
组合逻辑电路的设计步骤
根据实际问题的逻辑关建立真值表； 由真值表写出逻辑函数表达式； 化简逻辑函数式； 根据逻辑函数式画出由门电路组成的逻辑电路图。
21
HEP
本章小结