最新哈工大数电期末试题+答案
数电期末考试题库及答案
数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是：A. 与运算B. 或运算C. 非运算D. 异或运算答案：A2. 下列哪个不是TTL逻辑门的类型？A. 与非门B. 或非门C. 与门D. 异或门答案：D3. 一个D触发器的输出Q在时钟脉冲的上升沿时：A. 翻转B. 保持不变C. 变为高电平D. 变为低电平答案：A4. 在数字电路中，一个4位二进制计数器的最大计数是：A. 8B. 16C. 15D. 145. 一个简单的RS触发器具有：A. 一个稳定的输出B. 两个稳定的输出C. 一个不稳定的输出D. 两个不稳定的输出答案：A6. 以下哪个是同步时序电路的特点？A. 存储单元的时钟输入是独立的B. 存储单元的时钟输入是共享的C. 存储单元的时钟输入是异步的D. 存储单元的时钟输入是随机的答案：B7. 在数字电路设计中，使用布尔代数的目的是：A. 简化逻辑表达式B. 增加电路复杂性C. 减少电路的功耗D. 提高电路的可靠性答案：A8. 一个8位移位寄存器可以存储多少位二进制数？A. 4B. 8C. 16D. 32答案：B9. 在数字电路中，一个三态输出门可以处于以下哪种状态？B. 低电平C. 高阻态D. 所有上述状态答案：D10. 一个二进制计数器在计数过程中，如果遇到一个无效的输入，它将：A. 停止计数B. 继续计数C. 重置为零D. 跳转到下一个有效状态答案：A二、多项选择题（每题3分，共15分）1. 下列哪些是数字电路中常用的逻辑门？A. 与门B. 或门C. 非门D. 异或门E. 与非门答案：ABCDE2. 数字电路中的触发器可以用于：A. 存储数据B. 计数C. 产生时钟信号D. 作为逻辑门E. 以上都不是答案：ABC3. 下列哪些是数字电路的优点？A. 高速度B. 高可靠性C. 易于集成D. 低功耗E. 以上都不是答案：ABCD4. 在数字电路中，同步电路与异步电路的区别在于：A. 同步电路的时钟信号是共享的B. 异步电路的时钟信号是独立的C. 同步电路的时钟信号是独立的D. 异步电路的时钟信号是共享的E. 以上都不是答案：AB5. 以下哪些因素会影响数字电路的性能？A. 温度B. 电源电压C. 信号传输延迟D. 噪声E. 以上都不是答案：ABCD三、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的主要区别。
(完整版)数字电路期末复习试题和答案解析
数字电路期末复习题及答案一、填空题1数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 _ 和_0 ___ 来表示。
2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A BCD +A+B+C+ __________ 。
6、逻辑函数F=A B A B A B AB = ________ 0 _______ 。
7、OC门称为集电极开路门，多个OC门输出端并联到一起可实现丄与功能。
8、TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2 个稳态，存储8位二进制信息要__8 ________________________个触发器。
1 0、一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S = 0且R= 0的信号。
11、一个基本RS触发器在正常工作时，不允许输入R=S= 1的信号，因此它的约束条件是RS=0 。
1 2、在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
、选择题1 一位十六进制数可以用 C 位一进制数来表示。
A 1B . 2 C.4D162、十进制数25用8421BCD码表示为 B 。
A 10 101B . 0010 0101 C.100101 D .101013、以下表达式中符合逻辑运算法则的是D。
数电期末考试试题及答案
数电期末考试试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是以下哪三种？A. 与、或、非B. 与、异或、同或C. 与、或、异或D. 与、同或、非答案：A2. 下列哪个不是组合逻辑电路的特点？A. 有记忆功能B. 输出只依赖于当前输入C. 结构简单D. 响应速度快答案：A3. 触发器的主要用途是什么？A. 存储信息B. 放大信号C. 转换信号D. 滤波答案：A4. 以下哪个不是数字电路的优点？A. 抗干扰能力强B. 可靠性高C. 集成度高D. 功耗大答案：D5. 一个4位二进制计数器的最大计数范围是多少？A. 8B. 16C. 32D. 64答案：B6. 以下哪个是同步时序逻辑电路的特点？A. 电路中存在多个时钟信号B. 电路中的触发器是异步的C. 电路中的触发器是同步的D. 电路中的触发器是无关紧要的答案：C7. 一个D触发器的输出Q与输入D的关系是？A. Q = DB. Q = ¬ DC. Q = D + ¬ DD. Q = D * ¬ D答案：A8. 以下哪个是数字电路设计中常用的优化方法？A. 增加冗余B. 减少冗余C. 增加噪声D. 减少噪声答案：B9. 布尔代数的基本运算有哪些？A. 与、或、非B. 加、减、乘C. 同或、异或、非D. 乘、除、模答案：A10. 以下哪个是数字电路中常用的存储元件？A. 电容B. 电感C. 电阻D. 二极管答案：A二、简答题（每题10分，共30分）1. 简述数字电路与模拟电路的区别。
答案：数字电路处理的是离散的数字信号，而模拟电路处理的是连续的模拟信号。
数字电路具有更高的抗干扰能力，可靠性高，易于集成，功耗相对较低。
模拟电路则在信号处理方面更为灵活，但容易受到噪声干扰，集成度相对较低。
2. 解释什么是时序逻辑电路，并给出一个例子。
答案：时序逻辑电路是一种具有存储功能的数字电路，其输出不仅取决于当前的输入，还取决于电路的历史状态。
哈工大模电期末考试题及答案
哈工大 2008 年 秋 季学期模拟电子技术 试 题一、 填空（16分）1、在电流控制方式上，双极型晶体管是__电流控制电流源____型，而场效应管是__电压控制电流源___型；二者比较，一般的由_____场效应管___构成的电路输入电阻大。
2、放大电路中，为了不出现失真，晶体管应工作在___放大___区，此时发射结___正偏______，集电结___反偏______。
3、负反馈能改善放大电路性能，为了提高负载能力，应采用___电压___型负反馈，如果输入为电流源信号，宜采用___并联___型负反馈。
4、正弦波振荡电路应满足的幅值平衡条件是___AF=1____。
RC 振荡电路、LC 振荡电路及石英晶体振荡电路中，___石英晶体振荡电路___的频率稳定性最好。
5、直流电源的组成一般包括变压器、_整流电路__、_滤波电路_和_稳压电路_。
6、下列说法正确的画√，错误的画×（1）放大电路的核心是有源器件晶体管，它能够实现能量的放大，把输入信号的能量放大为输出信号的能量，它提供了输出信号的能量。
（ × ）（2）共集组态基本放大电路的输入电阻高，输出电阻低，能够实现电压和电流的放大。
（ ×）（3）图1所示的文氏桥振荡电路中，对于频率为012f RCπ=的信号，反馈信号U f 与输出信号U o 反相，因此在电路中引入了正反馈环节，能产生正弦波振荡。
（ × ）第 1 页 （共 8 页）图1二、（18分）基本放大电路及参数如图2所示，U BE =0.7V ，R bb ’=300Ω。
回答下列各问： （1） 请问这是何种组态的基本放大电路？（共射、共集、共基） （2） 计算放大电路的静态工作点。
（3） 画出微变等效电路。
（4） 计算该放大电路的动态参数：uA ，R i 和R o （5） 若观察到输出信号出现了底部失真，请问应如何调整R b 才能消除失真。
图2答：（1）是共射组态基本放大电路（1分）（2）静态工作点Q ：Vcc=I BQ *R b +U BEQ +(1+β) I BQ *R e ，即15= I BQ *200k Ω+0.7V+51* I BQ *8k Ω， ∴I BQ =0.0235mA （2分） ∴I CQ =βI BQ =1.175mA ， （2分） ∴U CEQ =V cc-I CQ *R C -I EQ *R E ≈V cc-I CQ *(R C +R E )=15-1.175*10=3.25V （2分） （3）微变等效电路o（4分）（4）r be =r bb ’+(1+β)U T /I EQ =0.2+51*26/1.175=1.33K Ω A u =-β(R c //R L )/r be =-50*1.32/1.33=-49.6（2分） Ri=R b //r be ≈1.33K Ω; （2分） Ro ≈Rc=2K Ω（2分） （5）是饱和失真，应增大R b（1分）第 2 页 （共 8 页）三、（24分）回答下列各问。
数字电路期末考试题及答案
数字电路期末考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑（AND）B. 或逻辑（OR）C. 非逻辑（NOT）D. 异或逻辑（XOR）答案：C2. 下列哪个不是数字电路的特点？A. 精确度高B. 稳定性好C. 功耗大D. 抗干扰能力强答案：C3. 一个简单的触发器可以存储多少位二进制信息？A. 1位B. 2位C. 3位D. 4位答案：A4. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B5. 在数字电路中，同步计数器与异步计数器的主要区别是：A. 同步计数器速度更快B. 同步计数器结构更复杂C. 同步计数器计数更准确D. 异步计数器计数更准确答案：A6. 一个4位二进制计数器最多能计数到：A. 15B. 16C. 8D. 4答案：B7. 以下哪个是数字电路中常用的存储元件？A. 电阻B. 电容C. 电感D. 晶体管答案：D8. 以下哪个不是数字电路中的逻辑门？A. NANDB. NORC. XORD. TRIAC答案：D9. 一个完整的数字电路设计流程包括以下哪些步骤？A. 需求分析B. 电路设计C. 仿真测试D. 所有选项答案：D10. 以下哪个是数字电路中的时序逻辑电路？A. 门电路B. 触发器C. 运算放大器D. 模数转换器答案：B二、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的区别。
答案：数字电路主要处理离散的数字信号，具有逻辑功能，而模拟电路处理连续的模拟信号，主要用于信号放大、滤波等。
2. 解释什么是触发器，并说明其在数字电路中的作用。
答案：触发器是一种具有记忆功能的逻辑电路，能够存储一位二进制信息。
在数字电路中，触发器用于存储数据，实现计数、定时等功能。
3. 什么是组合逻辑电路？请举例说明。
答案：组合逻辑电路是由逻辑门组成的电路，其输出只依赖于当前的输入状态，不具有记忆功能。
最新哈工大数电期末试题+答案
一、选择与填空（共8分）1．函数表达式Y =C D C B A +++，则其对偶式为（不必化简）： Y '= 。
2．图1-2为CMOS 工艺数字逻辑电路，写出F 的表达式：F = 。
Fo /mVu u图1-2 图1-33．图1-3为4位 （逐次逼近型、双积分型、流水线型）A/D 转换器的转换示意图，转换结果为 。
4．对于一个8位D/A 转换器，若最小输出电压增量为0.01V ，当输入代码为01001101时，输出电压u o = V ，分辨率= 。
5．已知时钟脉冲频率为f cp ，欲得到频率为0.25f cp 的矩形波，哪种电路一定无法实现该功能（ ）A ．四进制计数器；B ．四位二进制计数器；C ．单稳态触发器；D ．施密特触发器。
6．某EPROM 有8条数据线，10条地址线，其存储容量为 字节。
一、（8分）每空1分1. ()A B CDC +；2. X A XB +或X B A F X ；3. 逐次逼近型，0101；4. 0.77V ，8121-或0.0039； 5. D ； 6. 210二、回答下列问题（共10分）1．电路如图2-1所示。
V 5CC =V ，R 取值合适，写出F 的表达式（不必化简）。
3210图2-1解： 3210F ABS ABS ABS ABS =⋅⋅⋅————————————————3分2．卡诺图化简：(),,,(0,1,2,3,5,8)P A B C D m =∑，约束条件为：0ABD BCD ABC ++= 解：AB CD000111100001111011ΦΦΦ0111001ΦΦ——————————2分P AD BD =+——————————————1分3．在图2-3中，用一片74LS160和一片74LS161，配合必要的逻辑门电路，构成128进制计数器。
要求：使用置数方式，且74LS160为低位芯片，74LS161为高位芯片。
Q D 74LS160RCO Q C Q B Q A ET EP D C B A CR LD CPQ D RCO Q C Q B Q A ET EP D C B A CR LDCP74LS161图2-3解：Q D 74LS160RCO Q C Q B Q A ET EP D C B A CR LDCPQ D RCO Q C Q B Q A ET EP D CB A CR LDCP74LS161111CP——4分三、(10分)一个保险箱有3个按键，当3个键都不按下时，保险箱关闭，不报警；当只有一个按键按下时，保险箱仍关闭，但报警；当有2个按键按下时，保险箱打开，不报警；当三个按键同时按下时，保险箱打开，但要报警。
黑龙江工商学院《数字电路》2021-2022学年第一学期期末试卷
一、选择题（每小题3分，共15分）1. 在以下哪种数字电路中，输出值与输入值无关？A. 与门B. 或门C. 非门D. 异或门2. 以下哪个选项可以实现逻辑函数F = A'B + AB'？A. 与非门B. 异或门C. 或非门D. 与或非门3. 在数字电路中，多路选择器的作用是：A. 将多个输入信号转换为一个输出信号B. 将一个输入信号转换为多个输出信号C. 将多个输入信号转换为多个输出信号D. 将输入信号进行逻辑运算后输出4. 在以下哪个选项中，实现了逻辑函数F = A'B + AC + BC'？A. 与非门和或非门B. 或非门和与非门C. 与或非门和非门D. 异或门和与非门5. 在数字电路中，与门和或门的输出信号不受下列哪个因素的影响？A. 输入信号的数量B. 输入信号的幅值C. 输入信号的时序D. 输入信号的相位二、多选题（每小题4分，共20分）1. 以下哪些选项是常见的数字电路组件？A. 与门B. 或门C. 非门D. 异或门2. 在数字电路中，以下哪些操作可以实现逻辑运算？A. 与运算B. 或运算C. 非运算D. 异或运算3. 以下哪些选项是数字电路中的存储元件？A. 锁存器B. 反锁存器C. 计数器D. 寄存器4. 在数字电路中，以下哪些选项是常见的时序元件？A. 时钟B. 触发器C. 计数器D. 反馈电路5. 以下哪些选项是数字电路中的组合电路？A. 加法器B. 时钟门C. 编码器D. 解码器三、名词解释（每小题5分，共15分）1. 电子开关2. 加法器3. 解码器四、简答题（每小题10分，共20分）1. 请解释一下多路选择器和多路解码器之间的区别和应用场景。
2. 请解释一下时钟触发触发器和边沿触发触发器之间的区别，并举例说明它们在数字电路设计中的不同应用。
五、应用题（每小题15分，共30分）1. 一个数字时钟电路由一个十进制计数器和一个显示屏组成，计数器每隔一秒自动加 1，显示屏上显示的是当前时间的小时和分钟。
2022年哈尔滨工业大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年哈尔滨工业大学数据科学与大数据技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。
A.在400ns内，存储器可向CPU提供2位二进制信息B.在l00ns内，每个体可向CPU提供27位二进制信息C.在400ns内，存储器可向CPU提供2位二进制信息D.在100ns内，每个体可向CPU提供2位二进制信息2、假定编译器将赋值语句“x=x+3；”转换为指令“add xaddr，3”，其中xaddr是x对应的存储单元地址。
若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写（Write Trough）方式，则完成该指令功能需要访问主存的次数至少是（）。
A.0B.1C.2D.343、十进制数-0.3125的8位移码编码为（）。
A.D8HB.58HC.A8HD.28H4、下列为8位移码机器数[x]移，当求[-x]移时，（）将会发生溢出。
A.11111111B.00000000C.10000000D.011l1l115、串行运算器结构简单，其运算规律是（）。
A.由低位到高位先行进行进位运算B.由低位到高位先行进行借位运算C.由低位到高位逐位运算D.由高位到低位逐位运算6、在集中式总线控制中，响应时间最快的是（）。
A.链式查询B.计数器定时查询C.独立请求D.分组链式查询7、某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。
若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（）。
A.20nsB.40nsC.50nsD.80ns8、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。
该机的MIPS数是（）。
A.100B.200C.400D.6009、CPU中不包括（）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、选择与填空（共8分）1．函数表达式Y =C D C B A +++，则其对偶式为（不必化简）： Y '= 。
2．图1-2为CMOS 工艺数字逻辑电路，写出F 的表达式：F = 。
Fo /mVu u图1-2 图1-33．图1-3为4位 （逐次逼近型、双积分型、流水线型）A/D 转换器的转换示意图，转换结果为 。
4．对于一个8位D/A 转换器，若最小输出电压增量为0.01V ，当输入代码为01001101时，输出电压u o = V ，分辨率= 。
5．已知时钟脉冲频率为f cp ，欲得到频率为0.25f cp 的矩形波，哪种电路一定无法实现该功能（ ）A ．四进制计数器；B ．四位二进制计数器；C ．单稳态触发器；D ．施密特触发器。
6．某EPROM 有8条数据线，10条地址线，其存储容量为 字节。
一、（8分）每空1分1. ()A B CDC +；2. X A XB +或X B A F X ；3. 逐次逼近型，0101；4. 0.77V ，8121-或0.0039； 5. D ； 6. 210二、回答下列问题（共10分）1．电路如图2-1所示。
V 5CC =V ，R 取值合适，写出F 的表达式（不必化简）。
3210图2-1解： 3210F ABS ABS ABS ABS =⋅⋅⋅————————————————3分2．卡诺图化简：(),,,(0,1,2,3,5,8)P A B C D m =∑，约束条件为：0ABD BCD ABC ++= 解：AB CD000111100001111011ΦΦΦ0111001ΦΦ——————————2分P AD BD =+——————————————1分3．在图2-3中，用一片74LS160和一片74LS161，配合必要的逻辑门电路，构成128进制计数器。
要求：使用置数方式，且74LS160为低位芯片，74LS161为高位芯片。
Q D 74LS160RCO Q C Q B Q A ET EP D C B A CR LD CPQ D RCO Q C Q B Q A ET EP D C B A CR LDCP74LS161图2-3解：Q D 74LS160RCO Q C Q B Q A ET EP D C B A CR LDCPQ D RCO Q C Q B Q A ET EP D CB A CR LDCP74LS161111CP——4分三、(10分)一个保险箱有3个按键，当3个键都不按下时，保险箱关闭，不报警；当只有一个按键按下时，保险箱仍关闭，但报警；当有2个按键按下时，保险箱打开，不报警；当三个按键同时按下时，保险箱打开，但要报警。
试设计此逻辑电路。
要求：输入变量为A 、B 、C ，按键按下取值为“1”，否则取值为“0”。
输出变量分别为保险箱开锁信号X 和报警信号Y ，保险箱打开时X =1，关闭时X =0；报警时Y =1，不报警时Y =0。
1．列写真值表，并用输入变量A , B , C 最小项和的形式分别表示输出X 和Y （按照ABC 的顺序确定最小项下标）；2．在图3(a)中，用最小项译码器74LS138和与门实现该逻辑电路；3．在图3(b)中，用双4选1数据选择器74LS153和非门实现该逻辑电路（要求变量A , B 接入选择变量输入端）。
BIN/OCTB 1E 3E 2E 1B 2B 0Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 774LS138 2DEN 1MUX 1Y D 074LS1532Y EN 21DA 1A 0D 1D 2D 3D 0D 1D 2D 3图3(a) 图3(b)三、（10分） 1.2分 (,,)(3,5,6,7)X A B C m =∑————————1分(,,)(1,2,4,7)Y A B C m =∑—————————1分2.————————————————————3分4210),,(m m m m C B A X = 6530),,(m m m m C B A Y =BIN/OCTB AC 1 0 0X B1E3E2E1B2B0Y0Y1Y2Y3Y4Y5Y6Y774LS138Y3.————————————————————3分ABCCABCBACBAmCBAX+++==∑)7,6,5,3(),,(ABCCBACBACBAmCBAY+++==∑)7,4,2,1(),,(X Y四、(8分)电路如图4所示，设电路均为TTL工艺，74LS85为四位数码比较器。
其中A4和B4为高位；当[A4A3A2A1]=[B4B3B2B1]时，Y A=B=1，否则Y A=B=0。
1．说明虚线框中电路作为独立电路模块时的功能；2．若希望以[Q4Q3Q2Q1]作为输出，电路构成七进制计数器，则[I4 I3 I2 I1]应取多少？并画出完整的状态转换图，判断电路能否自启动。
J KJKQ JKQQ JKQ(A>B)iA4A3A2A1CP8574LSdR dR dR dR(A=B)i(A<B)iA<B A=B A>BA=BYQ1Q2Q3Q4B4B3B2B1I4I3I2I1111111图4四、（8分）1. 十六进制异步减法计数器————————2分2. 若I4I3I2I1 =1001————————————2分则当A 4A 3A 2A 1为1001时，1A B Y ==，d 0R =，计数器异步清零。
状态1001不能稳定存在，不是有效状态。
故该电路有7个有效状态，为七进制减法计数器。
其状态转换图为1514138765432101291110————————3该电路可以自启动。
——————————————————1五、由中规模16进制加法计数器74LS163和2/8分频异步计数器74LS93构成的电路如图5所示。
(10分) 1．给出虚线框内电路中74LS163的输出[Q d Q c Q b Q a ]的完整状态转换表和完整状态转换图，并说明构成几进制计数器；2．用D 触发器和必要的门电路实现虚框内的电路功能，给出最简与或形式的驱动方程即可，不必画出电路图；3．若图中时钟CP 的频率为1792Hz ，计算74LS163的输出Q d 的频率和占空比； 4．分别计算图中74LS93的输出D Q 和A Q 的频率。
图5五、（10分）1. ——————————————————————3分 状态转换表Q d Q c Q b Q a CP 1000000011000000001110001110011001001001101110109876543211011111101111000012131414进制计数器。
2. ——————————————————3分Q 3n Q 2n00011110000111100001Q 1n Q 0n001000000100010101101000011111011110000011111001101000001100状态方程： 13313032101221101110210102120n n n n n n n n nn n n n nn n n n nn n n n n nQ Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q ++++=++=+=+=+驱动方程：3313032102211011021002120n n n n n n n nn n n nn n n nn n n n nD Q Q Q Q Q Q Q Q D Q Q Q Q D Q Q Q Q Q D Q Q Q Q =++=+=+=+3.——————————————————2分d 128Hz Q f =， 占空比D=50%。
4. ——————————————————2分D 16Hz Q f =；A 8Hz Q f =。
六、(10分)由2/5分频异步计数器74LS90和存储器构成的电路如图6(a)所示。
1．画出[Q D Q C Q B Q A ]的状态转换图（画出正常计数循环内的状态即可）； 2．设初始时刻[Q D Q C Q B ,Q A ]=[0 0 0 0 ]，给定时钟CP ，D 3、D 2、D 1、D 0的波形如图6(b)所示。
请用A 3、A 2、A 1、A 0的与或标准型分别表示D 3、D 2、D 1、D 0（按A 3A 2A 1A 0的顺序确定最小项编号），并在图6(a)中画出ROM 阵列中的存储内容。
3．图6(a)中检测电路的输入如图6(b)所示，D 3与D 2，D 1与D 0分别为两组方波信号，试设计该检测电路，要求当X 接D 0、Y 接D 1时，Z 稳定后输出为1；当X 接D 2，Y 接D 3时，Z 稳定后输出为0。
PC图6(a)CP D 0123456789101112131415D 1D 2D 3图6(b)六、（10分）1．————————————————2分2. ————————————————6分3(2,4,6,8)D m =∑ 2(1,4,6,8)D m =∑ 1(3,4,5,6)D m =∑ 0(1,2,3,4)D m =∑PC3 ————————————————2分YXZ还有X 、Y 颠倒，下降沿触发也对七、（共6分）1．请在图7-1 中将下列Verilog 程序描述的逻辑电路图补充完整。
（3分） module circuit1(clk, Dsr, Q, Qsr); input clk, Dsr; output Qsr; output[4:1] Q;reg [4:1] Q;reg Qsr;always @(posedge clk)beginQ[1]<=Dsr; 图7-1 Q<=Q<<1; Qsr<= Q[4]; endendmodule2．根据下面的Verilog 语言描述的电路功能，在图7-2中画出Q 的波形（设起始时刻Q 为高电平）。
（3分）module circuit2(Q, clk, rst); input rst, clk; output Q; reg Q;always @(negdge clk) begin if(rst) Q<=0; elseQ<=~Q; end endmodulerst clk Q图7-2七、（6分）1. ——————————————3分FF1FF2FF3D2. ——————————————3分rst clk Q八、图8所示是一个时钟发生电路。
设触发器的初始状态Q =0，二极管为理想二极管。
1．分析该电路中虚线框内为何种电路； 2．画出图中u 1、u 2及u 3的波形； 3．计算u 1、u 2及u 3的时钟频率。
（8分）u 2u 3图8八、1．555构成多谐振荡器；——————————————2分 2．——————————————3分u112345678 u2u33．——————————————3分u1频率为50kHz；u2及u3的频率为25kHz。