数字电子技术--组合逻辑电路
合集下载
数字电子技术第四章(阎石第六版)
' RBI • 灭零输入 ：置0时可将整数位或小数位多余 的零熄灭。
• 灭灯输入/灭零输出 BI ' RBO' ：双功能输入输出端。 • BI ' 0 ，无论输入状态是什么，数码管熄灭。 ' RBO 0 ，表示译码器将本来应该显示的零熄灭了 •
《数字电子技术基础》第六版
例：利用 和 RBO 的配合，实现多位显示系 统的灭零控制
Ye ( A2 A1' A0 )'
' ' ' Y f ( A3 A2 A0 A2 A1 A1 A0 )' ' ' Yg ( A3 A2 A1' A2 A1 A0 )'
《数字电子技术基础》第六版
附加控制端的功能和用法
' LT • 灯测试输入
• LT ' 0 时，七段数码管同时亮，检查各段能否正 常发光，平时应置 LT ' 1
与或形式
与非-与非形式
《数字电子技术基础》第六版
4.4 若干常用组合逻辑电路 4.4.1 编码器 • 编码：将输入的每个高/低电平信号变成一 个对应的二进制代码 • 普通编码器 • 优先编码器
《数字电子技术基础》第六版
一、普通编码器
• 特点：任何时刻 只允许输入一个 编码信号。 • 例：3位二进制 普通编码器
0
0 0 1 0
0
0 0 0 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
《数字电子技术基础》第六版
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
• 灭灯输入/灭零输出 BI ' RBO' ：双功能输入输出端。 • BI ' 0 ，无论输入状态是什么，数码管熄灭。 ' RBO 0 ，表示译码器将本来应该显示的零熄灭了 •
《数字电子技术基础》第六版
例：利用 和 RBO 的配合，实现多位显示系 统的灭零控制
Ye ( A2 A1' A0 )'
' ' ' Y f ( A3 A2 A0 A2 A1 A1 A0 )' ' ' Yg ( A3 A2 A1' A2 A1 A0 )'
《数字电子技术基础》第六版
附加控制端的功能和用法
' LT • 灯测试输入
• LT ' 0 时，七段数码管同时亮，检查各段能否正 常发光，平时应置 LT ' 1
与或形式
与非-与非形式
《数字电子技术基础》第六版
4.4 若干常用组合逻辑电路 4.4.1 编码器 • 编码：将输入的每个高/低电平信号变成一 个对应的二进制代码 • 普通编码器 • 优先编码器
《数字电子技术基础》第六版
一、普通编码器
• 特点：任何时刻 只允许输入一个 编码信号。 • 例：3位二进制 普通编码器
0
0 0 1 0
0
0 0 0 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
《数字电子技术基础》第六版
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
《数字电子技术基础》第五版：第四章 组合逻辑电路
74HC42
二－十进制译码器74LS42的真值表
序号 输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元
数字电子技术基础组合逻辑电路（半加器`全加器及逻辑运算）
一、实验目的
1. 掌握组合逻辑电路的功能测试。
2. 验证半加器和全加器的逻辑功能。
3. 学会二进制数的运算规律。
二、实验原理及其实验元件
实验原理：参照指导书对应内容结合自己理解写
实验箱、芯片（74LS00、74LS10、74LS54、74LS86）、导线。
三、实验内容及其步骤
数字电子技术基础
组合逻辑电路（半加器、全加器及逻辑运算）
[班级] [姓名] [学号]
[日期]
2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。
用一片（74LS86）和（74LS00）组成半加器。
3.测试用异或门、与或门和非门组成的全加
器的逻辑功能。
S
CO
设计性实验
设计一个“三个一至电路”。
电路有三个输入端，一个输出端。
当三个输入端变量A、B、C状态一致时，输出F为“1”；当三个变量状态不一致时，输出F为“0”。
（要求：用与非门组成电路。
）
步骤：
1)列真值表：
2)写出逻辑表达式:
()()
ABC
C
B
A
F⋅
=
3)画逻辑电路图：
A
B
C
F
4)验证：
所得实验结论与理论值相等，说明实验成功。
5)按下图连接实验电路。
A
B。
数字电子技术基础 第4章
在将两个多位二进制数相加时，除了最低位以外，每一 位都应该考虑来自低位的进位，即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加，所用 的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号
二、多位加法器
1、串行进位加法器（速度慢）
数字电子技术基础 第四章 组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述
数字电路分两类：一类为组合逻辑电路，另一类 为时序逻辑电路。 一、组合逻辑电路的特点
任何时刻的输出仅仅取决于该时刻的输入，与电路原 来的状态无关。 电路中不能包含存储单元。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法
最简单逻辑电路：器件数最少，器件种类最少， 器件之间的连线最少。 步骤：
1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式，画出逻辑电路 的连接图 6、工艺设计
通常仅在大规模集成电 路内部采用这种结构。 图4.3.7 用二极管与门阵列组成的3线－8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线－8线译码器74LS138
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线－16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
4.2.2 组合逻辑电路的设计方法
数字电子技术 第三章 组合逻辑电路
2021/6/10
23
3.2.2 二进制编码器
由于每次操作只有一个输入信号，即输入IR、IY、IG 具有互斥性，根据表3.5，将输出变量取值为1对应的输入 变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的逻辑 关系表达式如下。
Y0 = IR + IG Y1 = IY + IG
对Y1、Y0两次取非，得
5. 断开开关S1、S2，观察发光二极管的发光情况，记 录观察到的结果。
2021/6/10
39
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现象。
2021/6/10
图3.18 闭合S1、断开S2时观察到的现象
40
3.3.2 二进制译码器
1. 译码器的基本功能 二进制译码真值表如表3.11所示。
2021/6/10
27
3.2.2 二进制编码器
表中的“×”号表示：有优先级高的输入信号输入时， 优先级低的输入信号有输入还是无输入，不影响编码器的 输出。
2021/6/10
28
3.2.2 二进制编码器
3. 集成8线-3线优先编码器 集成8线-3线优先编码器74LS148、74LS348的引脚排 列完全相同，如图3.12（a）所示。
第四步，判断逻辑电路的逻辑功能。其方法是：根据
真值表进行推理判断。在实际应用中，当逻辑电路很复杂
时，一般难以用简明扼要的文字来归纳其逻辑功能，这时
就用真值表来描述其逻辑功能。
2021/6/10
7
3.1.2 组合逻辑电路的分析
2. 分析举例 【例3.1】 试分析图3.1所示电路的逻辑功能。
解：画出图3.1所示电路的逻辑图如图3.4所示。
数字电子技术实验-组合逻辑电路设计
实验箱使用注意事项
学生在使用实验箱时，应注意遵守实验室规定，正确连接电源和信号线， 避免短路和过载等事故发生。
实验工具介绍
实验工具类型
数字电子技术实验中常用的实验工具包括万用表、示波器、信号 发生器和逻辑分析仪等。
实验工具功能
这些工具用于测量电路的各种参数，如电压、电流、波形等，以及 验证电路的功能和性能。
01
02
03
逻辑门
最基本的逻辑元件，如与 门、或门、非门等，用于 实现基本的逻辑运算。
触发器
用于存储一位二进制信息， 具有置位、复位和保持功 能。
寄存器
由多个触发器组成，用于 存储多位二进制信息。
组合逻辑电路的设计方法
列出真值表
根据逻辑功能，列出输入和输 出信号的所有可能取值情况。
写出表达式
根据真值表，列出输出信号的 逻辑表达式。
05 实验结果与分析
实验结果展示
实验结果一
根据给定的逻辑函数表达式，成 功设计了对应的组合逻辑电路， 实现了预期的逻辑功能。
实验结果二
通过仿真软件对所设计的组合逻 辑电路进行了仿真测试，验证了 电路的正确性和稳定性。
实验结果三
在实际硬件平台上搭建了所设计 的组合逻辑电路，经过测试，实 现了预期的逻辑功能，验证了电 路的可实现性。
路图。
确保电路图清晰易懂，标注必要 的说明和标注。
检查电路图的正确性，确保输入 与输出之间的逻辑关系正确无误。
连接电路并测试
根据逻辑电路图，正确连接各 逻辑门和输入输出端口。
检查连接无误后，进行功能测 试，验证电路是否满足设计要 求。
如果测试结果不符合预期，检 查电路连接和设计，并进行必 要的调整和修正。
数字电子技术实验-组合逻辑电路 设计
学生在使用实验箱时，应注意遵守实验室规定，正确连接电源和信号线， 避免短路和过载等事故发生。
实验工具介绍
实验工具类型
数字电子技术实验中常用的实验工具包括万用表、示波器、信号 发生器和逻辑分析仪等。
实验工具功能
这些工具用于测量电路的各种参数，如电压、电流、波形等，以及 验证电路的功能和性能。
01
02
03
逻辑门
最基本的逻辑元件，如与 门、或门、非门等，用于 实现基本的逻辑运算。
触发器
用于存储一位二进制信息， 具有置位、复位和保持功 能。
寄存器
由多个触发器组成，用于 存储多位二进制信息。
组合逻辑电路的设计方法
列出真值表
根据逻辑功能，列出输入和输 出信号的所有可能取值情况。
写出表达式
根据真值表，列出输出信号的 逻辑表达式。
05 实验结果与分析
实验结果展示
实验结果一
根据给定的逻辑函数表达式，成 功设计了对应的组合逻辑电路， 实现了预期的逻辑功能。
实验结果二
通过仿真软件对所设计的组合逻 辑电路进行了仿真测试，验证了 电路的正确性和稳定性。
实验结果三
在实际硬件平台上搭建了所设计 的组合逻辑电路，经过测试，实 现了预期的逻辑功能，验证了电 路的可实现性。
路图。
确保电路图清晰易懂，标注必要 的说明和标注。
检查电路图的正确性，确保输入 与输出之间的逻辑关系正确无误。
连接电路并测试
根据逻辑电路图，正确连接各 逻辑门和输入输出端口。
检查连接无误后，进行功能测 试，验证电路是否满足设计要 求。
如果测试结果不符合预期，检 查电路连接和设计，并进行必 要的调整和修正。
数字电子技术实验-组合逻辑电路 设计
数字电子技术(第四版)(孙津平)章 (4)
图 3.22 例8的连接图
3. 例9
试用八选一数据选择器74LS151产生逻辑函数
解 把逻辑函数变换成最小项表达式：
八选一数据选择器的输出逻辑函数表达式为
若将式中A2、A1、A0用A、B、C来代替, D0=D1=D3= D6=1, D2=D4=D5=D7=0，画出该逻辑函数的逻辑图， 如图 3.23所示。
1. 74LS151是一种典型的集成电路数据选择器。 如图3.21所示 是74LS151的管脚排列图。 它有三个地址端A2A1A0。 可选择
D0～D7八个数据， 具有两个互补输出端W和Ｗ。 其功能如表3.12
所示。
图 3.21 74LS151 （a） 符号图; (b) 管脚图
2. 例 8 用两片74LS151连接成一个十六选一的数据选择器。 解 十六选一的数据选择器的地址输入端有四位， 最高
止工作。
图3.18 例7的连接图
3.4 数据选择器和数据分配器
3.4.1 数据选择器
数据选择器按要求从多路输入选择一路输出， 根据输入端 的个数分为四选一、 八选一等等。 其功能相当于如图3.19所示 的单刀多掷开关。
图3.19 数据选择器示意图
如图3.20所示是四选一选择器的逻辑图和符号图。 其
2. 非二进制编码器(以二-十进制编码器为例) 二-十进制编码器是指用四位二进制代码表示一位十进制数 的编码电路， 也称１0线-４线编码器。四位二进制代码共有16 种组合状态， 而0～9共10个数字只用其中 10 个状态， 所以二-十进制编码方案很多。 最常见是8421 BCD码编码器，
如图3.7所示。 其中,输入信号I0～I9代表0～9共10个十进制信号， 输出信号Y0～Y3为相应二进制代码。
话铃响用1表示， 铃没响用0表示。 当优先级别高 的信号有效时， 低级别的则不起作用， 这时用×表示； 用
《数字电子技术基础》复习指导（第四章）
《数字电⼦技术基础》复习指导（第四章）第四章组合逻辑电路⼀、本章知识点(⼀)概念1.组合电路：电路在任⼀时刻输出仅取决于该时刻的输⼊，⽽与电路原来的状态⽆关。
电路结构特点：只有门电路，不含存储（记忆）单元。
2.编码器的逻辑功能：把输⼊的每⼀个⾼、低电平信号编成⼀个对应的⼆进制代码。
优先编码器：⼏个输⼊信号同时出现时，只对其中优先权最⾼的⼀个进⾏编码。
3.译码器的逻辑功能：输⼊⼆进制代码，输出⾼、低电平信号。
显⽰译码器：半导体数码管(LED数码管)、液晶显⽰器(LCD)4.数据选择器：从⼀组输⼊数据中选出某⼀个输出的电路，也称为多路开关。
5.加法器半加器：不考虑来⾃低位的进位的两个1位⼆进制数相加的电路。
全加器：带低位进位的两个 1 位⼆进制数相加的电路。
超前进位加法器与串⾏进位加法器相⽐虽然电路⽐较复杂，但其速度快。
6.数值⽐较器：⽐较两个数字⼤⼩的各种逻辑电路。
7.组合逻辑电路中的竞争⼀冒险现象竞争：门电路两个输⼊信号同时向相反跳变(⼀个从1变0，另⼀个从0变1)的现象。
竞争-冒险：由于竞争⽽在电路输出端可能产⽣尖峰脉冲的现象。
消除竞争⼀冒险现象的⽅法：接⼊滤波电容、引⼊选通脉冲、修改逻辑设计(⼆)组合逻辑电路的分析⽅法分析步骤：1.由图写出逻辑函数式，并作适当化简；注意：写逻辑函数式时从输⼊到输出逐级写出。
2.由函数式列出真值表；3.根据真值表说明电路功能。
(三)组合逻辑电路的设计⽅法设计步骤：1.逻辑抽象：设计要求----⽂字描述的具有⼀定因果关系的事件。
逻辑要求---真值表(1) 设定变量--根据因果关系确定输⼊、输出变量；(2)状态赋值：定义逻辑状态的含意输⼊、输出变量的两种不同状态分别⽤0、1代表。
(3)列出真值表2.由真值表写出逻辑函数式真值表→函数式，有时可省略。
3.选定器件的类型可选⽤⼩规模门电路，中规模常⽤组合逻辑器件或可编程逻辑器件。
4.函数化简或变换式(1)⽤门电路进⾏设计：从真值表----卡诺图/公式法化简。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
级最高。 解：
A 15
3.3.2 译码器
译码器是能够实现译码功能的电路。 1．二进制译码器 1）译码器74LS138
图3-5 中规模集成3位二进制译码器
当 S11 ， S2S30时，控制端有效，输出函数表达
式为：Y0A 2 A1A 0Y
1
A 2 A1A 0
Y
2
A 2 A1A 0
Y
3
A 2 A1A 0
Y 4 A 2 A 1 A 0
Y 5 A 2 A 1 A 0
Y 6 A 2 A 1 A 0
Y
7
A 2 A1 A 0
表3-5 中规模集成3线-8线译码器74LS138的真值表
[例3-4]试用两片74LS138实现一个4线-16线译码器，要求将 4位二进制代码0000~1111分别译成16个低电平信号。 解：
2）用74LS138实现多输出逻辑函数的步骤： a) 将待求函数式化成最小项和的形式，并转换成与非-与非 式； b) 画逻辑图。
[例3-5]试用74LS138实现多输出逻辑函数：
Z1 BC ABC ABC Z2 ABC AC Z3 ABC AB BC
解：a)将待求函数式化成最小项和的形式：
Yf A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0 YgA3A2A1A0A3A2A1A0A3A2A1A0
化简得：
Y
a
A3 A2
A1 A0
A2
A0
A3 A1
Y b A3 A1 A2 A1 A0 A2 A1 A0
Y
c
A3 A2
A2
A1 A0
Y d A2 A1 A0 A2 A1 A0 A2 A1 A0
数字电子技术--组合逻辑电路
第3章 组合逻辑电路
3.1 组合逻辑电路的分析方法
3.2 组合逻辑电路的设计方法
3.3 若干常用的组合逻辑电路
3.4 组合逻辑电路中的竞争冒险现象
3.1 组合逻辑电路的分析方法
数字电路分类：组合逻辑电路和时序逻辑电路。 组合电路逻辑功能特点：任意时刻的输出仅取决于该时刻的 输入，而与信号作用前电路原来的状态无关； 时序电路逻辑功能特点：任意时刻的输出不仅取决于该时刻 的输入，而与信号作用前电路原来的状态有关。
类推，将 I 7 编成111代码。
2）二进制优先编码器
图3-4 3位二进制优先编码器的逻辑图
表3-4 3位二进制优先编码器74LS148的真值表
[例3-3]试用两片74LS148实现一个16线-4线优先编码器，将
A 15 ~ A 0 16个低电平信号编成1111~0000代码。要求 A 15 优先
图3-1 输入、输出组合逻辑电路的框图
图3-1中输出变量与输入变量之间可表示为：
y
1
y
2
f 1x1, x2 ,
f
x ,
21
x 2 ,
xm xm
y
n
f
x x, ,
n1 2
xm
组合电路的分析步骤： 1. 由已知的逻辑图，写出相应的逻辑函数式； 2.对函数式进行化简； 3.根据化简后的函数式列真值表，找出其逻辑功能。
转换成与非-与非式得： ZZ12m m11m m23m m54m m61•m m31••m m42•m5•m6 Z3m0m5m6m7m0•m5•m6•m7
b)画逻辑图： 令 A 2A ， A 1 B ， A 0 C
2．显示译码器 显示译码器:用于驱动显示器的译码器。 七段半导体数码管，是由七段独立的发光二极管组成，通过 这七段独立的发光二极管的不同点亮组合，来显示０～９十 个不同的数字。
[例3-1]试分析图3-3所示电路的逻辑功能，并指出该电路 的用途。
图3-2 例3-1的逻辑图
解：1.由逻辑图，写函数式：YA B C A B CAC B ABC
2.化简得： YA BBC CA
3.列真值表：
3.2 组合逻辑电路的设计方法
组合电路的设计分为：SSI设计和MSI设计，SSI设计的基本 单元电路为门电路，MSI设计的基本单元电路为中规模集成 电路。
组合电路的设计步骤：
1. 进行逻辑抽象； 2. 写出逻辑函数式； 3. 选定设计所用器件的类型； 4.化简或变换； 5.画逻辑图。
[例3-2]设计一个三变量的多数表决电路。当输入变量中有两 个或两个以上同意时，提议被通过；否则，提议不被通过。 解：1.进行逻辑抽象：
2.写出逻辑函数式：YA B C A B CAC B ABC
Z 1B C AC B A B C A B C A B C AC B A B C m 1 m 2 m 5 m 6 Z 2A B C A C A B C A B C A B C m 1 m 3 m 4 Z 3A B C A B A B C A B C AB A C C B A B C m 0 m 5 m 6 m 7
3.选定器件类型为小规模集成电路的设计。
4.化简得：YA BBC CA
5.画逻辑图：
3.3 若干常用的组合逻辑电路 3.3.1 编码器
编码器是能够实现编码功能的电路。 1 二进制编码器 1）二进制普通编码器
图3-3 3位二进制普通编码器的逻辑图
表3-3 3位二进制普通编码器的真值表
逻辑功能：将 I 0 编成000代码，将I 1 编成001代码，…依次
Y
e
A0
A2 A1
Y f Y g
A3 A2 A0 A3 A2 A1
A2 A1 A1 A0 A2 A1 A0
图3-7 七段显示译码器7448的逻辑图
用七段显示译码器7448直接驱动共阴极的七段半导体数码 管的驱动电路：
图3-8 七段显示译码驱动电路
LT ：称为灯测试输入端，低电平有效。当 LT =0时，数码 管显示数字8，表明该数码管正常工作；否则，数码管不能正 常显示。数码管正常显示时，应令端接高电平。
(a) 外形图
(b)共阴极 图3-6 半导体数码管
(c) 共阳极
表3-6 七段显示译码器的真值表
写函数式：
Ya A3A2A1A0A3A2A1A0A3A2A1A0 YbA3A2A1A0A3A2A1A0
YYdcA A33A A22A A11A A00A3A2A1A0A3A2A1A0A3A2A1A0
YeA3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0
RBI ：称为灭零输入端，低电平有效，用于将无效的零灭掉
。
BI RBO ：称为消隐输入/灭零输出端，均为低电平有效
A 15
3.3.2 译码器
译码器是能够实现译码功能的电路。 1．二进制译码器 1）译码器74LS138
图3-5 中规模集成3位二进制译码器
当 S11 ， S2S30时，控制端有效，输出函数表达
式为：Y0A 2 A1A 0Y
1
A 2 A1A 0
Y
2
A 2 A1A 0
Y
3
A 2 A1A 0
Y 4 A 2 A 1 A 0
Y 5 A 2 A 1 A 0
Y 6 A 2 A 1 A 0
Y
7
A 2 A1 A 0
表3-5 中规模集成3线-8线译码器74LS138的真值表
[例3-4]试用两片74LS138实现一个4线-16线译码器，要求将 4位二进制代码0000~1111分别译成16个低电平信号。 解：
2）用74LS138实现多输出逻辑函数的步骤： a) 将待求函数式化成最小项和的形式，并转换成与非-与非 式； b) 画逻辑图。
[例3-5]试用74LS138实现多输出逻辑函数：
Z1 BC ABC ABC Z2 ABC AC Z3 ABC AB BC
解：a)将待求函数式化成最小项和的形式：
Yf A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0 YgA3A2A1A0A3A2A1A0A3A2A1A0
化简得：
Y
a
A3 A2
A1 A0
A2
A0
A3 A1
Y b A3 A1 A2 A1 A0 A2 A1 A0
Y
c
A3 A2
A2
A1 A0
Y d A2 A1 A0 A2 A1 A0 A2 A1 A0
数字电子技术--组合逻辑电路
第3章 组合逻辑电路
3.1 组合逻辑电路的分析方法
3.2 组合逻辑电路的设计方法
3.3 若干常用的组合逻辑电路
3.4 组合逻辑电路中的竞争冒险现象
3.1 组合逻辑电路的分析方法
数字电路分类：组合逻辑电路和时序逻辑电路。 组合电路逻辑功能特点：任意时刻的输出仅取决于该时刻的 输入，而与信号作用前电路原来的状态无关； 时序电路逻辑功能特点：任意时刻的输出不仅取决于该时刻 的输入，而与信号作用前电路原来的状态有关。
类推，将 I 7 编成111代码。
2）二进制优先编码器
图3-4 3位二进制优先编码器的逻辑图
表3-4 3位二进制优先编码器74LS148的真值表
[例3-3]试用两片74LS148实现一个16线-4线优先编码器，将
A 15 ~ A 0 16个低电平信号编成1111~0000代码。要求 A 15 优先
图3-1 输入、输出组合逻辑电路的框图
图3-1中输出变量与输入变量之间可表示为：
y
1
y
2
f 1x1, x2 ,
f
x ,
21
x 2 ,
xm xm
y
n
f
x x, ,
n1 2
xm
组合电路的分析步骤： 1. 由已知的逻辑图，写出相应的逻辑函数式； 2.对函数式进行化简； 3.根据化简后的函数式列真值表，找出其逻辑功能。
转换成与非-与非式得： ZZ12m m11m m23m m54m m61•m m31••m m42•m5•m6 Z3m0m5m6m7m0•m5•m6•m7
b)画逻辑图： 令 A 2A ， A 1 B ， A 0 C
2．显示译码器 显示译码器:用于驱动显示器的译码器。 七段半导体数码管，是由七段独立的发光二极管组成，通过 这七段独立的发光二极管的不同点亮组合，来显示０～９十 个不同的数字。
[例3-1]试分析图3-3所示电路的逻辑功能，并指出该电路 的用途。
图3-2 例3-1的逻辑图
解：1.由逻辑图，写函数式：YA B C A B CAC B ABC
2.化简得： YA BBC CA
3.列真值表：
3.2 组合逻辑电路的设计方法
组合电路的设计分为：SSI设计和MSI设计，SSI设计的基本 单元电路为门电路，MSI设计的基本单元电路为中规模集成 电路。
组合电路的设计步骤：
1. 进行逻辑抽象； 2. 写出逻辑函数式； 3. 选定设计所用器件的类型； 4.化简或变换； 5.画逻辑图。
[例3-2]设计一个三变量的多数表决电路。当输入变量中有两 个或两个以上同意时，提议被通过；否则，提议不被通过。 解：1.进行逻辑抽象：
2.写出逻辑函数式：YA B C A B CAC B ABC
Z 1B C AC B A B C A B C A B C AC B A B C m 1 m 2 m 5 m 6 Z 2A B C A C A B C A B C A B C m 1 m 3 m 4 Z 3A B C A B A B C A B C AB A C C B A B C m 0 m 5 m 6 m 7
3.选定器件类型为小规模集成电路的设计。
4.化简得：YA BBC CA
5.画逻辑图：
3.3 若干常用的组合逻辑电路 3.3.1 编码器
编码器是能够实现编码功能的电路。 1 二进制编码器 1）二进制普通编码器
图3-3 3位二进制普通编码器的逻辑图
表3-3 3位二进制普通编码器的真值表
逻辑功能：将 I 0 编成000代码，将I 1 编成001代码，…依次
Y
e
A0
A2 A1
Y f Y g
A3 A2 A0 A3 A2 A1
A2 A1 A1 A0 A2 A1 A0
图3-7 七段显示译码器7448的逻辑图
用七段显示译码器7448直接驱动共阴极的七段半导体数码 管的驱动电路：
图3-8 七段显示译码驱动电路
LT ：称为灯测试输入端，低电平有效。当 LT =0时，数码 管显示数字8，表明该数码管正常工作；否则，数码管不能正 常显示。数码管正常显示时，应令端接高电平。
(a) 外形图
(b)共阴极 图3-6 半导体数码管
(c) 共阳极
表3-6 七段显示译码器的真值表
写函数式：
Ya A3A2A1A0A3A2A1A0A3A2A1A0 YbA3A2A1A0A3A2A1A0
YYdcA A33A A22A A11A A00A3A2A1A0A3A2A1A0A3A2A1A0
YeA3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0A3A2A1A0
RBI ：称为灭零输入端，低电平有效，用于将无效的零灭掉
。
BI RBO ：称为消隐输入/灭零输出端，均为低电平有效