EDA--调频信号发生器
EDA--调频信号发生器
EDA--调频信号发生器湖南人文科技学院课程设计报告课程名称：VHDL语言与EDA课程设计设计题目：调频信号发生器系别：信息学院专业：电子信息工程班级：一班学生姓名: 姚靖瑜何渡余建佳学号: 13409112 13409115 13409120 起止日期: 2016年6月16日指导教师:姚毅教研室主任：指导教师评语：指导教师签名：年月日成绩评定项目权重成绩1、设计过程中出勤、学习态度等方面2、课程设计质量与答辩3、设计报告书写及图纸规范程度总成绩教研室审核意见：教研室主任签字：年月日教学系审核意见：主任签字：年月日摘要本文介绍一种利用EDA技术和VHDL语言，在QuartusⅡ环境下，设计的一种调频信号发生器。
EDA 技术是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关开发软件,自动完成用软件的方式设计的电子系统到硬件系统实现,最终形成集成电子系统或专用集成芯片的一门新技术。
介绍一种基于DDS 原理,并采用FPGA 芯片和VHDL 开发语言设计的任意函数调频的任意波形信号发生器,给出了设计方案和在GW48 CK型EDA 集成电路开发系统上实现的实验结果。
关键词:调频；信号发生器；DDS；FPGA；VHDL；QuartusⅡ目录设计要求 (1)1、方案论证与对比 (1)1.1方案对比 (1)1.2方案选择 (2)2、工作原理及过程 (2)2.1DDS的基本原理 (2)2.2基本流程图 (3)3、模块设计 (3)3.1MATLAB设计 (3)3.1.1 顶层原理图设计 (3)3.1.2 Smulink模型仿真 (4)3.1.3 Signalcompiler的使用 (4)3.2Q UARTUS II设计 (6)3.2.1 顶层原理图模块 (6)3.2.2 高速A/D转换器TLC5510 (6)3.2.3 调试与操作说明 (7)3.2.4 顶层文件设计 (8)4、问题分析 (9)5、心得体会 (9)6、元件清单 (10)7、致谢 (10)参考文献.................................................................................................. 错误！未定义书签。
EDA正弦波信号发生器的设计
利用LPM 设计正弦信号发生器一、设计目的：进一步熟悉maxplu sII 及其LPM 设计的运用。
二、设计要求：1、利用原理图输入方式。
2、信号数据点值自行想法实现。
3、得出正确时序仿真文件。
三、设计原理：图1 正弦信号发生器结构框图图1所示的正弦波信号发生器的结构由三部分组成计数器或地址发生器（这里选择8位），正弦信号数据ROM （8位地址线，8位数据线），含有256个8位数据（一个周期）。
四、VHDL 顶层设计。
设计步骤：1、建立.mif 格式文件建立C 语言文件sin.cpp ，运行产生sin.exe 文件。
sin.cpp 程序代码：#include <iostream>#include <cmath>#include <iomanip>using namespace std;int main(){int i;float s;VHDL 顶层设计sin.vhd8位计数器 （地址发生器） 正弦波数据 存储ROM 产生波形数据cout<<"WIDTH=8;\nDEPTH=256;\n\nADDRESS_RADIX=HEX;\nDA TA_R ADIX=HEX;\n\nCONTENT\nBEGIN\n";for(i=0;i<256;i++){s=sin(atan(1)*8*i/256);cout<<" "<<i<<" : "<<setbase(16)<<(int)((s+1)*255/2)<<";"<<endl;}cout<<"END"<<endl;return 0;}把上述程序编译后，在DOS命令行下执行命令：sin.exe > sin.mif;将生成的sin.mif 文件。
EDA实验-正弦波信号发生器设计
实验八正弦信号发生器的设计一、实验目的1、学习用VHDL设计波形发生器和扫频信号发生器。
2、掌握FPGA对D/A的接口和控制技术,学会LPM_ROM在波形发生器设计中的实用方法。
二、实验仪器PC机、EDA实验箱一台Quartus II 6.0软件三、实验原理如实验图所示，完整的波形发生器由4部分组成：• FPGA中的波形发生器控制电路,它通过外来控制信号和高速时钟信号，向波形数据ROM 发出地址信号，输出波形的频率由发出的地址信号的速度决定；当以固定频率扫描输出地址时，模拟输出波形是固定频率,而当以周期性时变方式扫描输出地址时,则模拟输出波形为扫频信号。
•波形数据ROM中存有发生器的波形数据,如正弦波或三角波数据。
当接受来自FPGA的地址信号后，将从数据线输出相应的波形数据，地址变化得越快,则输出数据的速度越快，从而使D/A输出的模拟信号的变化速度越快。
波形数据ROM可以由多种方式实现，如在FPGA外面外接普通ROM;由逻辑方式在FPGA中实现（如例6）；或由FPGA中的EAB模块担当,如利用LPM_ROM实现。
相比之下，第1种方式的容量最大，但速度最慢；，第2种方式容量最小，但速度最最快;第3种方式则兼顾了两方面的因素；• D/A转换器负责将ROM输出的数据转换成模拟信号，经滤波电路后输出。
输出波形的频率上限与D/A器件的转换速度有重要关系,本例采用DAC0832器件。
DAC0832是8位D/A转换器,转换周期为1µs,其引脚信号以及与FPGA目标器件典型的接口方式如附图2—7所示。
其参考电压与＋5V工作电压相接（实用电路应接精密基准电压）.DAC0832的引脚功能简述如下：•ILE(PIN 19）：数据锁存允许信号,高电平有效，系统板上已直接连在＋5V上。
•WR1、WR2(PIN 2、18）：写信号1、2，低电平有效。
•XFER（PIN 17)：数据传送控制信号,低电平有效。
•VREF(PIN 8）:基准电压，可正可负,－10V～＋10V.•RFB(PIN 9)：反馈电阻端。
基于EDA技术的三角波信号发生器
１１ ． 本课题 目 前发展状况 在研制 、 生产、 测试和维修各种电子器件 、 部件 以
及整机设备时 ， 都需要有信号源 ， 由它产生不 同频率 、 不 同波形。 的将 电压 、 有 电流信号并加到被测器件 、 设 备上 ， 用其他测量仪器观察、 测量被测者的输 出响应 ， 以分析确定他们的性能参数。 这种提供测试用电信号 的装置 ， 统称为信号发生器 ， 用在 电子测量领域 ， 也称
该波形发生器主要是通过 ５ ． 校准仪表 。输出频率、 幅度准确的信号 ， 校准仪 设计实现 的三角波发生器。 外部输入信号的不 同而引起三角波形幅值的变化 。 本 表的衰减器、 增益及亥 度。 ４ Ｐ Ａ为核心 ，以单片机为主要控制器件 ， 此外信号源在调试雷达 、 电视 、 多路通讯 系统和 系统是 以 Ｆ Ｇ
电子计算机 、 检修电子仪器也是十分重要的设备。 １ ． ２课题的提 出与意义 信号发生器是科研及工程 实践 中最重 要的仪器 之一 ， 以往多用硬件组成， 系统结 构 比较复杂 ， 可维护 性和可操作性不佳。随着计算机技术的发展 ， 信号发 生器 的设计制作越来越多地使用计算机技术 ， 种类繁 多， 价格 、 性能差异很大 。 在各种类信号发生器中 ， 三角波信号发生器是最 普通 的一类 。其原因是三角信号容 易产生 ， 容易描述 又是 比较广泛的载波信号 。显然 ， 由于信号发生器 的 性能 ， 被测器件 、 设备各项性能参数的测量质量 ， 将直 接依赖于信号发生器的性能。 如果波形发生器单纯地 以单 片机 ８Ｃ 为核心 ９５ １ 而设计 ， 则很难通过滤波电路在示波器上显示出波形 图。 但近年来随着数字 电子技术 的飞速发展和电子设 计 技术 的不 断提 高 ，可编程 逻辑 器件 （ Ｃ Ｌ 、 如 Ｐ Ｄ ＦＧ ） Ｐ Ａ 的应用 ， 已得 到广泛 的普及 ， 这些器件 为数字 系统的设计带来 了极大的灵活性。 这些器件可以通过
EDA课程设计(信号发生器)
课程设计报告2010 ～ 2011 学年第一学期设计题目：基于FPGA可调信号发生器学院：专业：课程名称： EDA原理与应用学生姓名：时间： 2011年1月指导教师：目录一、系统总体设计---------------------------------------------------------------------2二、系统功能模块设计---------------------------------------------------------------21、矩阵键盘模块------------------------------------------------------------32、频率显示模块-----------------------------------------------------------113、波形数据ROM初始化数据文件设计--------------------------------134、频率、幅度改变模块--------------------------------------------------145、DA转化模块-----------------------------------------------------------186、示波器检测-------------------------------------------------------------18三、结束语---------------------------------------------------------------------------191、矩阵键盘模块:矩阵键盘又称为行列式键盘，它是用4条I/O线作为行线，4条I/O线作为列线组成的键盘。
在行线和列线的每一个交叉点上，设置一个按键，这样键盘中按键的个数是4×4个。
这种行列式键盘结构能够有效地提高系统中I/O口的利用率。
EDA课程设计--DDS信号发生器
电子课程设计电子课程设计------DDS信号发生器合成器信号发生器合成器学院：学院：专业班级：专业班级：专业班级：姓名：姓名：姓名：学号：学号：学号：指导老师：指导老师：指导老师：2012年12月直接数字频率合成器（直接数字频率合成器（DDS DDS DDS））一、 设计任务与要求直接数字频率综合技术，直接数字频率综合技术，即即DDS 技术，是一种新型的频率合成技术和信号产生方法。
利用EDA 技术和FPGA 实现直接数字频率合成器DDS 的设计。
的设计。
设计要求：设计要求：1、 利用QuartusII 软件实验箱实现DDS 的设计；的设计；2、 通过实验箱上的开关输入DDS 的频率和相位控制字，的频率和相位控制字，并能用示波器观并能用示波器观察加以验证；察加以验证；3、 系统具有清零和使能的功能；系统具有清零和使能的功能；4、DDS 中的波形存储器模块用Altera 公司的Cyclone 系列FPGA 芯片中的ROM 实现。
实现。
二、 总体框图N 位Mf图1 DDS 总体框图总体框图低通滤波器品累加器品频率控制字相位寄存器加法器品相位控制字品正弦查找表品数模转换器品时钟源品1、 模块的功能模块的功能（1） 频率预置和调节电路频率预置和调节电路不变量不变量K 称作相位增量，也叫频率控制字。
此模块实现频率控制量的输入。
入。
（2） 相位累加器相位累加器相位累加器是一个带有累加功能的N 位加法器，它以设定的N 位频率控制字K 作为步长进行线性累加，当其和满时，计数器清零，并进行重新运算，它使输出频率正比于时钟频率和相位增量之积。
它使输出频率正比于时钟频率和相位增量之积。
（3） 相位寄存器相位寄存器 相位寄存器是一个相位寄存器是一个N 位的寄存器，它对输入端输入的数据进行寄存，当下一个时钟到来时，输出寄存的数据。
下一个时钟到来时，输出寄存的数据。
相位相位 频率控频率控频率控f 量化量化制字K 序列序列 N 位 N 位N 位图图2 2 相位累加器相位累加器相位累加器相位累加器的组成相位累加器的组成相位累加器的组成=N =N 位加法器位加法器+N +N 位寄存器位寄存器相位累加器的作用：在时钟的作用下，进行相位累加相位累加器的作用：在时钟的作用下，进行相位累加注意：当相位累加器累加满量时就会产生一次溢出，完成一个周期当相位累加器累加满量时就会产生一次溢出，完成一个周期 的动作。
基于EDA技术的调频信号发生器的设计
基于EDA技术的调频信号发生器的设计
李逢玲;郑飞
【期刊名称】《现代电子技术》
【年(卷),期】2006(29)8
【摘要】EDA技术是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关开发软件,自动完成用软件的方式设计的电子系统到硬件系统实现,最终形成集成电子系统或专用集成芯片的一门新技术.介绍一种基于DDS原理,并采用FPGA芯片和VHDL开发语言设计的任意函数调频的任意波形信号发生器,给出了设计方案和在GW48_CK型EDA集成电路开发系统上实现的实验结果.
【总页数】3页(P10-12)
【作者】李逢玲;郑飞
【作者单位】佛山科学技术学院,广东,佛山,528000;佛山职业技术学院,广东,佛山,528000
【正文语种】中文
【中图分类】TN911.7
【相关文献】
1.基于EDA技术的函数信号发生器设计 [J], 陈祖武
2.基于EDA技术的数字波形信号发生器的设计 [J], 兰如波;罗黎;雷艳
3.基于EDA技术的正弦信号发生器设计 [J], 高锐
4.基于EDA仿真技术的函数信号发生器的设计 [J], 张秀艳;李雪冰
5.基于EDA技术的数字式信号发生器的设计 [J], 王武乔
因版权原因，仅展示原文概要，查看原文内容请购买。
EDA论文+序列信号发生器的设计
序列信号发生器的设计吴书娜 物理系 2005级 电子信息工程（1+3）班摘要：在数字信号的传输和数字系统的测试中，有时需要用到一组特定的串行数字信号，产生序列信号的电路称为序列信号发生器[1]。
本设计中选用目前应用较广泛的VHDL 硬件电路描述语言，实现对序列信号发生器的硬件电路描述，在ALTERA 公司的EDA 软件平台MAX+PLUS Ⅱ环境下通过了编译、仿真，并下载到CPLD 器件上进行编程制作，实现了序列信号的发生过程。
关键字：序列信号 VHDL EDA 仿真 MAX+PLUS Ⅱ一、前言：电子设计技术的核心就是EDA 技术，EDA 是指以计算机为工作平台，融合应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD 通用软件包，主要能辅助进行三方面的设计工作，即IC 设计、电子电路设 和PCB 设计[2]。
EDA 技术已有30年的发展历程，大致可分为三个阶段。
70年代为计算机辅助设计（CAD ）阶段，人们开始用计算机辅助进行IC 版图编辑、PCB 布局布线，取代了手工操作。
80年代为计算机辅助工程（CAE ）阶段。
与CAD 相比，CAE 除了有纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计。
CAE 的主要功能是：原理图输人，逻辑仿真，电路分析，自动布局布线，PCB 后分析[3]。
90年代为ESDA 阶段。
尽管CAD/CAE 技术取得了巨大的成功，但并没有把人从繁重的设计工作中彻底解放出来。
在整个设计过程中，自动化和智能化程度还不高，各种EDA 软件界面千差万别，学习使用困难并且互不兼容，直接影响到设计环节间的衔接。
基于以上不足，人们开始追求贯彻整个设计过程的自动化，即电子系统设计自动化（ESDA ）。
EDA 技术是电子设计领域的一场革命，目前正处于高速发展阶段，每年都有新的EDA 工具问世，广大电子工程人员应该尽早掌握这一先进技术，这不仅是提高设计效率的需要，更是我国电子工业在世界市场上生存、竟争与发展的需要。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
湖南人文科技学院课程设计报告课程名称：VHDL语言与EDA课程设计设计题目：调频信号发生器系别：信息学院专业：电子信息工程班级：一班学生姓名: 姚靖瑜何渡余建佳学号: 13409112 13409115 13409120 起止日期: 2016年6月16日指导教师:姚毅教研室主任：指导教师评语：指导教师签名：年月日成绩评定项目权重成绩1、设计过程中出勤、学习态度等方面2、课程设计质量与答辩3、设计报告书写及图纸规范程度总成绩教研室审核意见：教研室主任签字：年月日教学系审核意见：主任签字：年月日摘要本文介绍一种利用EDA技术和VHDL语言，在QuartusⅡ环境下，设计的一种调频信号发生器。
EDA 技术是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关开发软件,自动完成用软件的方式设计的电子系统到硬件系统实现,最终形成集成电子系统或专用集成芯片的一门新技术。
介绍一种基于DDS 原理,并采用FPGA 芯片和VHDL 开发语言设计的任意函数调频的任意波形信号发生器,给出了设计方案和在GW48 CK型EDA 集成电路开发系统上实现的实验结果。
关键词:调频；信号发生器；DDS；FPGA；VHDL；QuartusⅡ目录设计要求 (1)1、方案论证与对比 (1)1.1方案对比 (1)1.2方案选择 (2)2、工作原理及过程 (2)2.1DDS的基本原理 (2)2.2基本流程图 (3)3、模块设计 (3)3.1MATLAB设计 (3)3.1.1 顶层原理图设计 (3)3.1.2 Smulink模型仿真 (4)3.1.3 Signalcompiler的使用 (4)3.2Q UARTUS II设计 (6)3.2.1 顶层原理图模块 (6)3.2.2 高速A/D转换器TLC5510 (6)3.2.3 调试与操作说明 (7)3.2.4 顶层文件设计 (8)4、问题分析 (9)5、心得体会 (9)6、元件清单 (10)7、致谢 (10)参考文献 .................................................................................................. 错误！未定义书签。
附录一AD5510控制程序 .. (11)附录二顶层文件程序 (12)调频信号发生器设计要求1）能将FPGA内部产生的低频信号进行调制，也能选择外部输入的幅度小于4V的低频模拟信号进行调制2）输出信号的载波频率为100KHz。
3）输出波形峰-峰值大于2V。
1、方案论证与对比1.1方案对比方案1：使用DDS 芯片控制产生低频信号和高频载波信号，使ADC0509 采样外部的低频信号。
以单刀双掷开关选择内部或外部信号输入，在示波器上显示调制波形。
原理图1如下：图1 方案一原理图方案2：基于EDA技术,由软件MADLAB和DSP Builder设计完成调频信号发生器模块的原理图。
然后通过MADLAB中的Signa Compiler将模块转换成VHDL语言。
再在QuartusII中编译、仿真、下载完成设计要求。
原理图2如下:图2 方案2原理图1.2方案选择方案一由于DDS芯片产生的信号波形、功能和控制方式固定，不能满足具体需求；方案二则是基于硬件设计的语言，很容易对硬件电路实现编程下载。
经比较我们选择了方案二。
2、工作原理及过程2.1 DDS的基本原理直接数字频率合成技术（Direct Digital Frequency Syn2thesis ，DDFS ,简称DDS) 是从相位概念出发直接合成所需波形的一种新的频率合成技术[1 ] 。
他在相对带宽、频率转换时间、相位连续性、正交输出、高分辨率以及集成化等一系列性能指标方面已远远超过了传统频率合成技术[4 ] 。
当累加器的N 很大时,最低输出频率可达Hz ,mHz ,甚至μHz级,即DDS 的最低合成频率接近于零频。
如果f c 为50 MHz ,那么当N 为48 位其分辨率可达179 nHz。
转换时间最快可达10 ns 的量级,这都是传统频率合成所不能比拟的。
图3 所示为正弦输出的DDS 原理图。
图3 DDS原理图DDS 频率合成原理相位累加器的输入为频率控制字Δphase。
输出正弦波时,RAM 中存有一个周期正弦波波形取样点幅度值的编码,取样点数为2N 个。
在外部时钟的控制下,每来一个时钟,加法器将对被锁定的频率控制字Δphase 与累加器输出的累积相位数据不断累加,输出的相位序列(即相位码) 作为地址去寻址RAM,同时使RAM 存储器将相应地址单元的离散的正弦幅度编码输出。
该幅度码经过D/ A 变换后得到模拟的阶梯电压,再经过低通滤波器平滑后,得到所需的正弦信号。
当累加器的累积相位数超过2N 时,将该数减去2N作为初值再从头开始累加,如此不断循环。
在正弦波输出时,设DDS 的时钟频率为f clk ,频率控制字为Δphase ,相位累加器的位数为N ,则DDS 的输出频率为:f o = Δphase 3 f clk / 2 N (1)其中f clk / 2 N为频率分辨率,他由相位累加器的位数N 决定。
所以在DDS 结构及参考时钟确定的前提下,通过控制Δphase 就可以方便地控制输出频率f o 。
2.2 基本流程图图4 设计基本流程图3、模块设计3.1 MATLAB 设计3.1.1 顶层原理图设计其中元件AltBus3、ADDER1、Dly1和Bus4构成DDS1模块，产生调制波信号；AltBus2、ADDER4、Dly2和Bus5构成DDS2模块；Bus1、Bus2和input 组成输入控制字；Bus6、ADDER6、Busconcatenation 和inpunt1组成的是载波控制字；input3、input4和n_to_1 multiplexer 构成的是二选一控制器，input4端口输入的是内部信号，input1模块是加入的由tcl5510控制的外部高频信号。
Output 锁定的是FPGA 的高速DA 转换器将数字信号转化为模拟信号。
顶层原理图5如下；MATLAB/simulink 建模 系统仿真 转换成VHDL 语言 引脚锁定 下载/配置及实时测试测试和用示波器观察TLC5510的VHDL 语言打包成模块原理图建立成模块图5 顶层原理图3.1.2 Smulink模型仿真在模型编辑窗口中选择Simulink下的Statr命令，开始仿真，等待仿真结束，双击SCOP模块，打开Scope窗口。
调频信号发生器的仿真结束结果如图6所示：图6 MATLAB 仿真波形3.1.3 Signalcompiler的使用在Simulink中完成方正验证后，就需要将涉及转移到硬件上加以实现。
这是整个DSP Builder设计流程中最关键的一部，据此可以获得FPGA的VHDL RLT代码。
a、分析当前的模型双击模型中的Signalcompiler模块，单机Analyze按钮后，Signalcompiler就会对模块进行分析，检验模型又没有错误。
并在MATLAB主窗口弹出对话框，给出相关信心。
若又错误存在，Signalcompiler就会停止分析过程。
并把错误信息显示在MATLAB主窗口中；反之，在分析结束后打开Signalcompiler窗口。
b、设置Signalcompile在Signalcompiler窗口中，显示三个部分：1)项目设置选项Project Setting Options。
2)硬件编译流程Hardware Compilation。
3)信息框Message。
Signalcompile的设置都集中在项目设置部分。
在Device下拉列表中选择需要的器件系列，本实验选择Cyclone系列。
在Synthesis（综合）下拉列表中选择综合器件，共又三个选择，此处选择QuartusII。
c、把模型文件MDL转换成VHDL设置好Device和Synthesis后，右侧的硬件编译就会列出一个操作流程：1）Convert MDL to VHDL：将MDL转换成VHDL文件。
2）Synthesis：对转换好的VHDL文件进行综合。
3）QuartusII：Quartus编译适配，生成变成文件。
单机步骤1）的图标，完成Simulink文件到VHDL文件的转换。
转换完成后，在Message提示框中，显示Generated top level“fm”files，即顶层文件转换完成。
若有错误在Message提示框中会有简短的提示。
d、综合Synthesis单机步骤2）的图标，完成综合过程。
e、QuartusII适配单机步骤3）的图标，Quartus完成编译适配的过程，生成变成文件，即.pof文件和.sof文件。
3.2 QuartusII设计3.2.1 顶层原理图模块在QuartusII软件中打开从MATLAB中转换过来的工程文件，注意在自动生成的VHDL语言（见附录二）里的断口处添加“clock1 : out std_logic;clock2 : out std_logic;”语句，在“end architecture aDspBuilder;”之前添加“clock1<=clock; clock2<=clock; ”语句。
将VHDL语言打包成模块如图所示。
其中clock与AD5510的clk相连，接外部输入；sclrp接清零信号；intput[9:0]接AD5510的dout[7:0];input1[4;0]和input分别锁定试验箱的按键（引脚图）input4锁定按键控制选择内、外的调制波。
3.2.2 高速A/D转换器TLC55101）控制程序和模块TLC5510控制程序见附录一。
TLC5510控制模块如图8，oe为复位信号；din[7:0]接外部时钟信号；为clk接外部时钟信号，与模块fm的clock相连。
2）TLC5510引脚图级说明TLC5510 24引脚。
POSP表贴封装形式(NS)。
其引脚排列如图9所示：各引脚功能如下：AGND：模拟信号地；ANALOGIN：模拟信号输入端；CLK：时钟输入端；DGND：数字信号地；D1~D8：数据输出端口。
D1为数据最低位，D8为最高位；OE：输出使能端。
当OE为低时，D1～D8数据有效，当OE为高时，D1～D8为高阻抗；VDDA：模拟电路工作电源；VDDD：数字电路工作电源；REFTS：内部参考电压引出端之一，当使用内部电压分压器产生额定的2V基准电压时，此端短路至REFT端；REFT：参考电压引出端之二；REFB：参考电压引出端之三；REFBS：内部参考电压引出端之四，当使用内部电压基准器产生额定的2V基准电压时，此端短路至REFB端。