实验一基本运算器实验
计算机组成原理实验报告
重庆理工大学《计算机组成原理》实验报告学号 __***********____姓名 __张致远_________专业 __软件工程_______学院 _计算机科学与工程二0一六年四月二十三实验一基本运算器实验报告一、实验名称基本运算器实验二、完成学生：张致远班级115030801 学号11503080109三、实验目的1．了解运算器的组成结构。
2．掌握运算器的工作原理。
四、实验原理：两片74LS181 芯片以并/串形式构成的8位字长的运算器。
右方为低4位运算芯片，左方为高4位运算芯片。
低位芯片的进位输出端Cn+4与高位芯片的进位输入端Cn相连，使低4位运算产生的进位送进高4位。
低位芯片的进位输入端Cn可与外来进位相连，高位芯片的进位输出到外部。
两个芯片的控制端S0～S3 和M 各自相连，其控制电平按表2.6-1。
为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。
要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平。
当T4 脉冲来到的时候，总线上的数据就被锁存进DR1 或DR2 中了。
为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。
若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B 置低电平。
否则输出高阻态。
数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据。
其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。
总线数据显示灯（在BUS UNIT 单元中）已与内总线相连，用来显示内总线上的数据。
控制信号中除T4 为脉冲信号，其它均为电平信号。
由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相应时序信号引出端，因此，需要将“W/R UNIT”单元中的T4 接至“STATE UNIT”单元中的微动开关KK2 的输出端。
实验一运算器实验
实验一运算器实验简介：运算器是数据的加工处理部件，是CPU的重要组成部分，各类计算机的运算器结构可能有所不同，但是他们的最基本的结构中必须有算术/逻辑运算单元、数据缓冲寄存器、通用寄存器、多路转换器的数据总线的逻辑构件。
一、实验目的1、了解算术逻辑运算器（74LS181）的组成和功能。
2、掌握基本算术和逻辑运算的实现方法。
二、实验内容运用算术逻辑运算器74LS181 进行有符号数/无符号数的算术运算和逻辑运算。
三、实验元器件1、算术逻辑运算器（74LS181）。
2、三态门（74LS244、74LS245）及寄存器（74LS273、74LS373）。
3、二进制拨码开关SW-SPDT四、实验原理图1.1运算器电路原理图本实验的算术逻辑运算器电路如图 1.1所示：输入和输出单元跟上述实验相同：缓冲输入区八位拨码开关用来给出参与运算的数据，并经过三态门74LS245 和数据总线BUS相连，在控制开关SW_BUS处于高电平时允许输出到数据总线。
运算器则由两个74LS181以串行进位形式构成8位字长的算术/逻辑运算单元（ALU）：ALU_L4B的进位输出端CN+4与ALU_H4B的进位输入端CN相连，使低4位运算产生的进位送进高4位运算中。
其中ALU_L4B为低4位运算芯片，参与低四位数据运算，ALU_H4B为高4位运算芯片，参与高四位数据运算。
ALU_L4B的进位输入端CN通过三态门连接到二进制开关CN，控制运算器仅为，ALU_H4B的进位输出端CN+4经过反相器74LS04，通过三态门接到溢出标志位CF指示灯（CF=1，即ALU运算结果溢出）。
ALU 除了溢出标志位CF外，还有两个标志位：零标志位ZF（ZF=1，即ALU运算结果为0，ZF对应发光二极管点亮）和符号标志位SF（SF=1，即运算结果为负数；SF=0 即运算结果为正数或0对应发光二极管点亮）。
图 1.2 运算器通路图ALU 的工作方式可通过设置两个74181芯片的控制信号（S0、S1、S2、S3、M、CN）来实现, 其74LS181逻辑功能表由表1-1给出，运算器ALU 的输出经过三态门（两片74LS244或一片74LS245）和数据总线BUS 相连。
基本运算器实验
计算机科学与技术系实验报告专业名称_______ 计算机科学与技术_________课程名称________ 计算机组成原理__________项目名称________ 基本运算器实验__________班级_______________________________学号_______________________________姓名_______________________________同组人员_________________________________实验日期_________________________________一、实验目的与要求实验目的（1）了解运算器的组成结构（2）掌握运算器的工作原理实验要求（1）实验之前，应认真准备，写出实验步骤和具体设计内容，否则实验效率会很低, 次实验时间根本无法完成实验任务；（2）应在实验前掌握所以控制信号的作用，写出实验预习报告并带入实验室;（3）实验过程中，应认真进行实验操作，既不要因为粗心造成短路等事故而损坏设备，又要自习思考实验有关内容；（4）实验之后，应认真思考总结，写出实验报告，包括实验步骤和具体实验结果，遇到的问题和分析与解决思路。
还应写出自己的心得体会，也可以对教学实验提出新的建议等。
实验报告要上交老师。
二、实验逻辑原理图与分析画实验逻辑原理图逻辑原理图分析上图为运算器原理图。
如图所示运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B,三个部件同时接受来自A 和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM,各部件对操作数进行何种运算由控制信号S3- S0和CN来决定（三选一开关），任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。
如果是影响进位的运算，还将置进位标志FC,在运算结果输出前，置ALU零标志FZ。
ALU中所有模块集成在一片CPLD中。
(计算机组成原理)实验一运算器实验
D5
D4
D3
D2
CLK D1 D0
Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
D7
D DA2(74LS273)6
D5
D4
D3
D2
CLK D1 D0
返回
D7-D0
BUS TO ALU
Cn181
B-DA2 B-DA1
DA1，DA2：两片74LS273
❖ 74LS273：带清零端的8D寄存器 ❖ MR：异步清零信号（－－接＋5V） 返回 ❖ CP：时钟脉冲（－－B-DA1、 B-DA2）
74LS245
B0 B1 B2 B3 B4 B5 B6 B7
18 17 16 15 14 13 12 11
D0 D1
D2 D3 D4 D5 D6 D7
19 1
E D IR
地址
Ai
+5
❖ 只有当I/O-R#和Ai同时=0时E#打开，开关 值BUS(D7~D0)
2、Input Device
❖ 输入设备（开关）的工作过程：
0FFH+01H (算术加) 5BH+0A0H+FC(算术加) 5BH∧0A0H（逻辑与） 79H+32H+FC（算术加）
返回
（一）实验原理逻辑框图
T4
74299
299-B M
S0 S1 S2 S3
ALU UNIT
ALU (74LS181) T4
进位 判零 电路
ALU-B
CyCn CyNCn M Ci
B-DA1
DA1 (74LS273)
DA2 (74LS273)
B-DA2
I/O-R INPUT
Ai=“0”
实验一 运算器实验(接线参考)
实验一运算器实验一、实验目的：1．掌握运算器的组成及工作原理；2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。
二、预习要求：１复习本次实验所用的各种数字集成电路的性能及工作原理；２预习实验步骤，了解实验中要求的注意之处。
三、实验设备：EL-JY-II型计算机组成原理实验系统一套，排线若干。
四、电路组成：本模块由算术逻辑单元ALU 74LS181（U7、U8、U9、U10）、暂存器74LS273（U3、U4、U5、U6）、三态门74LS244（U11、U12）和控制电路（集成于EP1K10内部）等组成。
电路图见图1-1(a)、1-1(b)。
图1-1（a）ALU电路图1-1（b）ALU控制电路算术逻辑单元ALU是由四片74LS181构成。
74LS181的功能控制条件由S3、S2、S1、S0、 M、Cn决定。
高电平方式的74LS181的功能、管脚分配和引出端功能符号详见表1-1、图1-2和表1-2。
四片74LS273构成两个16位数据暂存器，运算器的输出采用三态门74LS244。
它们的管脚分配和引出端功能符号详见图1-3和图1-4。
图1-2 74LS181管脚分配表1-2 74LS181输出端功能符号74LS181功能表见表1－1，其中符号“＋”表示逻辑“或”运算，符号“*”表示逻辑“与”运算，符号“/”表示逻辑“非”运算，符号“加”表示算术加运算，符号“减”表示算术减运算。
选择 M=1逻辑操作 M=0 算术操作S3 S2 S1 S0 Cn=1（无进位）Cn=0（有进位）0 0 0 0 F=/A F=A F=A加10 0 0 1 F=/(A+B) F=A+B F=(A+B)加10 0 1 0 F=/A*B F=A+/B F=(A+/B)加10 0 1 1 F=0 F=减1(2的补)F=00 1 0 0 F=/(A*B) F=A加A*/B F=A加A*/B加10 1 0 1 F=/B F=(A+B)加A*/B F=(A+B)加A*/B加1 0 1 1 0 F=(/A*B+A*/B) F=A减B减1 F=A减B0 1 1 1 F=A*/B F=A*/B减1 F=A*/B1 0 0 0 F=/A+B F=A加A*B F=A加A *B加11 0 0 1 F=/(/A*B+A*/B) F=A加B F=A加B加11 0 1 0 F=B F=(A+/B)加A*B F=(A+/B)加A*B加1 1 0 1 1 F=A*B F=A*B减1 F=A*B1 1 0 0 F=1 F=A加A F=A加A 加11 1 0 1 F=A+/B F=(A+B)加A F=(A+B)加A加11 1 1 0 F=A+B F=(A+/B)加A F=(A+/B)加A加11 1 1 1 F=A F=A减1 F=A表1-1 74LS181功能表图1-3（a） 74LS273管脚分配图1-3（b）74LS273功能表图1-4（a） 74LS244管脚分配图1-4（b） 74LS244功能五、工作原理：运算器的结构框图见图1-5：算术逻辑单元ALU是运算器的核心。
计算机组成原理实验一运算器组成实验
实验一 运算器组成实验一、实验目的1．熟悉双端口通用寄存器堆的读写操作。
2．熟悉简单运算器的数据传送通路。
3．验证运算器74LS181的算术逻辑功能。
4．按给定数据，完成指定的算术、逻辑运算。
二、实验电路ALU-BUS#DBUS7DBUS0Cn#C三态门（244）三态门（244）ALU（181）ALU（181）S3S2S1S0MA7A6A5A4F7F6F5F4F3F2F1F0B3B2B1B0Cn+4CnCnCn+4LDDR2T2T2LDDR1LDRi T3SW-BUS#DR1（273）DR2（273）双端口通用寄存器堆RF（ispLSI1016）RD1RD0RS1RS0WR1WR0数据开关(SW7-SW0)数据显示灯A3A2A1A0B7B6B5B4图3.1 运算器实验电路LDRi T3AB三态门R S -B U S #图3.1示出了本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF 中。
RF(U54)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF 中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B 端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A 端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi 是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS上。
DR1(U47)和DR2(U48)各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU 的A输入端口，DR2接ALU的B输入端口。
运算器实验-计算机组成原理
实验题目运算器实验一、算术逻辑运算器1.实验目的与要求：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
2.掌握简单运算器的数据传送通道。
3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。
4.能够按给定数据，完成实验指定的算术/逻辑运算。
2.实验方案：（一）实验方法与步骤1实验连线按书中图1－2在实验仪上接好线后，仔细检查正确与否，无误后才接通电源。
每次实验都要接一些线，先接线再开电源，这样可以避免烧坏实验仪。
2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。
3 通过总线输出寄存器DR1和DR2的内容。
（二）测试结果3.实验结果和数据处理：1)SW-B=0时有效，SW-B=1时无效，因其是低电平有效。
ALU-B=0时有效，ALU-B=1时无效，因其是低电平有效。
S3,S2,S1,S0高电平有效。
2)做算术运算和逻辑运算时应设以下各控制端：ALU-B SW-B S3 S2 S1 S0 M Cn DR1 DR23)输入三态门控制端SW-B和输出三态门控制端ALU-B不能同时为“0”状态，否则存在寄存器中的数据无法准确输出。
4)S3,S2,S1,S0是运算选择控制端,有它们决定运算器执行哪一种运算;M是算术逻辑运算选择,M=0时,执行算术运算,M=1时,执行逻辑运算;Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关;、ALU-B是输出三态门控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
SW-B是输入三态门的控制端，控制“INPUT DEVICE”中的8位数据开关D7～D0的数据是否送到数据总线BUS上。
低电平有效。
5)DR1、DR2置数完成后之所以要关闭控制端LDDR1、LDDR2是为了确保输入数据不会丢失。
6)A+B是逻辑运算，控制信号状态000101；A加B是算术运算，控制信号状态100101。
实验一基本运算器
STAR COP2018实验仪一套、PC机一台。
实验
原理及电
路图
实验过程及
结果记录
实验结果
分析
根据实验步骤，一步一步操作，在A=58 B=AB的条件下，改变运算器的设置，使得运算器输出结果，并记录下来。
运算器显示结果和手算结果一致，说明整个实验非常成功。
运算结果表
运算类型
A
B
S3 S2 S1 S0
ALU=（）FC=（）FZ=（）FS=( )
算术运算
1000
0
ALU=（03）FC=（0）FZ=（0）FS=(0)
1000(FC=0)
1
ALU=（03）FC=（0）FZ=（0）FS=(0)
1000(FC=1)
ALU=（）FC=（）FZ=（）FS=( )
1001
0
ALU=（ab）FC=（0）FZ=（0）FS=(0)
1
1
说明：1-亮；0-灭
当rALU(K13)=0，如果S3S2S1S0的值是0000时，T2、T3节拍时，允许ALU结果输出；S3S2S1S0的值是其它数值，T3节拍时，允许ALU结果输出，显示于扩展区的二位数码管、DS94..DS101的LED上。
6、根据后边的“运算结果表”，改变K20（S0）、K21（S1）、K22（S2）、K23（S3）、K12（CN_I）的值，观察并记录运算器的输出。例如：S0=0，S1=0，S2=0，S3=0，ALU的D7_D0 = 58H；FC、FZ、FS、I不变。
其它
1100
X
FC=（0）
1101
X
EI=（0）
思考
收
获
感
想
X
ALU=（f3）FC=（0）FZ=（0）FS=(0)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
山西大学计算机与信息技术学院
实验一基本运算器实验
一、实验目的：
（1 ）了解运算器的组成结构
（2 ）掌握运算器的工作原理
二、实验内容：
1、实验原理：
本实验的原理如图1-1所示。
运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器 A和暂存器B,三个部件同时接受来自 A和B的数据各部件对操作数进行何种运算由控制信号S3,S0和 CN来决定，任何时候，多路选择开关只选择三部件中一
个部件的结果作为 ALU的输出。
如果是影响进位的运算，还将置进位标志 FC,在运算结果输出前，置ALU零标志。
ALU
中所有模
块集成在
一片
运算器部件由一片 CPLD实现。
ALU的输入和输出通过三态门74LS245连到CPU内总线上，另
外还有指示灯标明进位标志FC和零标志FZ。
图中除T4和CLR其余信号均来自于 ALU单元的排线
座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4, CLR都连接至 CON
单元的CLR按钮。
T4由时序单元的TS4提供，其余控制信号均由 CON单元的二进制数据开关模拟给出。
控制信号中除 T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。
表1-1运算器逻辑功能表（表中“ X ”为任意态，下同）
运算类型S3 S2 S1 S0CN 功能
逻辑运算0000 X
台匕
F=A （直通）能0001 X F=B （直通）
课程名称
2011级计算机科学与技术计算机组成原理课程设计实验日期
批改日期
实验名称学号专业班级指导教师
CPLD
0100
X F= A'
（FZ ）
0101
X F=A 不带进位循环右移 B （取低 3位）位
（FZ ）
0110
0 F=A 逻辑右移一位 （FZ ） 移位运算
1
F=A 带进位循环右移一位 （FC ，FZ ）
0111 0 F=A 逻辑左移一位 （FZ ）
1
F=A 带进位循环左移一位 （FC ，FZ ）
1000
X 置 FC=CN （FC ）
1001
X F=A 加 B （FC ，FZ ）
1010
X F=A 加B 加FC （FC ， FZ ） 算术运算
1011 X F=A 减 B （FC ， FZ ） 1100 X F=A 减 1 （FC ， FZ ）
1101
X F=A 加 1 （FC ， FZ ）
1110
X （保留）
1111
X
（保留）
算器零标志，表中功能栏内的 FC FZ 表示当前运算会影响到该标志。
ST 按钮，产生一个 T4上升沿，则将二进制数置入暂 中，暂存器A 的值通过ALU 单元的A7,A0八位 LED 灯显
示。
用输入开关向暂存器 B 置数。
拨动CON 单元的SD27,SD20数据开关，形成另外一个二进制数。
置LDA=0，LDB=1,连续按动时序单元的 ST 按钮，产生一个 T4上升沿，则将二进制数置入暂 中，暂存器B 的值通过ALU 单元的B7,B0八位 LED 灯显示。
改变运算器的功能设置，观察运算器的输出。
置 ALU_B=0、LDA=0 LDB=0,然后按表1-1置 S3、S2、S1、S0和Cn 的数值，并观察数据总线
LED 显示灯显示的结果。
2、实验步骤: ⑴
⑶ 查接线，
⑷ ① KK1、KK3置为’运行’档。
打开电源开关，如果听到有’嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检 直到错误排除。
然后按动 CON 单元的 用输入开关向暂存器 A 置数。
拨动CON 单元的SD27,SD20数据开关， CLR 按钮，将运算器的 A 、B 和FC 、FZ 清零。
形成用户指定的二进制数，数据显示亮为’1'，灭
为‘ 0'。
② 存器A （5）
① ② 存器B
置LDA=1, LDB=0连续按动时序单元的 按图1-2连接实验电路，并检查无误。
如果实验箱和PC 联机操作，则可通过软件中的数据通路图来观测实验结果， 方法是：打开软件，
选择联机软件的“【实验】一【运算器实验】”，打开运算器实验的数据通路图，如图 1-5所示。
进
行上面的手动操作， 每按动一次ST 按钮，数据通路图会有数据的流动，
反映当前运算器所做的操作，
或在软件中选择“【调试】一【单节拍】”，其作用相当于将时序单元的状态开关 KK2置为’单拍’
档后按动了一次 ST 按钮，数据通路图也会反映当前运算器所做的操作。
重复上述操作，并完成表 1-2。
然后改变A 、B 的值，验证FC 、FZ 的锁存功能。
1、 当需要用1 口、3 口线时，可用2 口、4 口替代，并且要注意连线两端的颜色一定要对应。
2、 打开实验箱的电源前，接好线路 并检查无误。
3、 插线、拔线前一定要关闭电源，切忌带电操作。
电源关闭后，至少间隔
30秒，再重启动。
4、 把FC 置1时可以先置 CN 为1,将s0s1s2s3为1000,然后连续按动时序单元的 ST 按钮，即
可。
UU B
Loe
:
ai
FC
K 、
5、打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源,
6、将时序与操作台单元的开关KK2置为’单拍’档，开关KK1 KK3置为’运行’档。
7、当s0s1s2s3为0111并且cn为1时是F=A带进位循环右移一位。
此时的循环代表是小循环而非大循环。
8记录数据时用16进制比用2进制简便。
9、三态门74LS245中的三态是开、关和高阻。
10、最终的数据是根据 D0~D7的指示灯亮暗来看出。