第三章内部存储器装置计算机组成基本原理
合集下载
数字逻辑与计算机组成原理：第三章 存储器系统(1)
A3 0
字线
地0 A2 0 址
译
A1
0码 器
A0 0
15
读 / 写选通
… …
…
0,0 … 0,7
16×8矩阵
15,0 … 15,7
0
…
7 位线
读/写控制电路
D0
… D7
(2) 重合法（双译码方式）
0 A4
0,00
…
0 A3
阵
A2
译
0码
31,0
…
A1
器 X 31
0 A0
… …
或低表示存储的是1或0。 T5和T6是两个门控管，读写操作时，两管需导通。
六管存储单元
保持
字驱动线处于低电位时，T5、T6 截止， 切断了两根位线与触发器之间的 联系。
六管存储单元
单译码方式
读出时: 字线接通 1)位线1和位线2上加高电平; 2)若存储元原存0，A点为低电
平，B点为高电平，位线2无电 流，读出0。
3)若存储元原存1，A点为高电 平，B点为低电平，位线2有电
流，读出1。
静态 RAM 基本电路的 读 操作（双译码方式）
位线A1
A T1 ~ T4 B
位线2
T5
行地址选择
T6
行选
T5、T6 开
列选
T7、T8 开
T7
T8
读选择有效
列地址选择 写放大器
写放大器
VA
T6
读放
读放
DOUT
T8 DOUT
DIN
1．主存与CPU的连接
是由总线支持的; 总线包括数据总线、地址总线和控制总线; CPU通过使用MAR（存储器地址寄存器）和MDR（存储
计算机组成原理第三章 第2讲 SRAM存储器
SRAM存储器
3.2 SRAM存储器
主存（内部存储器）是半导体存储器。根
据信息存储的机理不同可以分为两类：
相对而言 静态读写存储器(SRAM)：
• 存取速度快，一般用作Cache
动态读写存储器(DRAM)：
• 存储容量大，一般用作主存
3.2 SRAM存储器
一、基本的静态存储元阵列 1、存储元：
例1：图3.5(a)是SRAM的写入时序图。 其中R/W是读/写命令控制线，当R/W 线为低电平时，存储器按给定地址把 数据线上的数据写入存储器。请指出 图3.5(a)写入时序中的错误，并画出正 确的写入时序图。
3.2 SRAM存储器
3.2 SRAM存储器
写使能信号
3.2 SRAM存储器
三、存储器的读写周期 读周期
读出时间Taq 读周期时间Trc 写周期时间Twc 写时间Twd 读周期时间Trc=写时间Twd
写周期
存取周期
3.2 SRAM存储器
片选 读使能
3.2 SRAM存储器
片选 写使能
3.2 SRAM存储器
教材P69
用锁存器实现。 需要加电，无限期保持0或者1状态。
3.2 SRAM存储器
回顾译码器
可参考CAI动画
63
3.2 SRAM存储器
2、三组信号线
地址线：A0-A5，可指定26=64个存储单元 数据线：I/O0，I/O1 ，I/O2 ，I/O3
• 行线，列线 • 存储器的字长4位
控制线：读或写 存储位元、存储单元、字存储单元、最小寻址 单位、最小编址单位。
写入数据：
3.2 SRAM存储器
主存（内部存储器）是半导体存储器。根
据信息存储的机理不同可以分为两类：
相对而言 静态读写存储器(SRAM)：
• 存取速度快，一般用作Cache
动态读写存储器(DRAM)：
• 存储容量大，一般用作主存
3.2 SRAM存储器
一、基本的静态存储元阵列 1、存储元：
例1：图3.5(a)是SRAM的写入时序图。 其中R/W是读/写命令控制线，当R/W 线为低电平时，存储器按给定地址把 数据线上的数据写入存储器。请指出 图3.5(a)写入时序中的错误，并画出正 确的写入时序图。
3.2 SRAM存储器
3.2 SRAM存储器
写使能信号
3.2 SRAM存储器
三、存储器的读写周期 读周期
读出时间Taq 读周期时间Trc 写周期时间Twc 写时间Twd 读周期时间Trc=写时间Twd
写周期
存取周期
3.2 SRAM存储器
片选 读使能
3.2 SRAM存储器
片选 写使能
3.2 SRAM存储器
教材P69
用锁存器实现。 需要加电，无限期保持0或者1状态。
3.2 SRAM存储器
回顾译码器
可参考CAI动画
63
3.2 SRAM存储器
2、三组信号线
地址线：A0-A5，可指定26=64个存储单元 数据线：I/O0，I/O1 ，I/O2 ，I/O3
• 行线，列线 • 存储器的字长4位
控制线：读或写 存储位元、存储单元、字存储单元、最小寻址 单位、最小编址单位。
写入数据：
计算机组成原理教案(第三章)
3.主存物理地址的存储空间分布
以奔腾PC机主存为例，说明主存物理地址的存储空间概念
3.3.1只读存储器
1.ROM的分类
只读存储器简称ROM，它只能读出，不能写入。它的最 大优点是具有不易失性。
根据编程方式不同，ROM通常分为三类：
只读存 储器
定
义
优
点
缺
点
掩模式
数据在芯片制造过程中就 确定
可靠性和集成度高，价 不能重写 格便宜
存储 周期 存储 器带 宽
连续启动两次操作所需 间隔的最小时间
单位时间里存储器所存 取的信息量,
主存的速
度
数据传输速率 位/秒，字 技术指标 节/秒
3.2.1 SRAM存储器
1.基本存储元
六管SRAM存储元的电路图及读写操作图
2.SRAM存储器的组成
SRAM存储器的组成框图
存储器对外呈现三组信号线，即地址线、数据线、读/写控制线
主存地址空间分布如图所示。
3.3.2闪速存储器
1.什么是闪速存储器
闪速存储器是一种高密度、非易失性的读/写半导体存储器
2.闪速存储器的逻辑结构
28F256A的逻辑方框图
3.闪速存储器的工作原理
闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新 编程能力。 28F256A引入一个指令寄存器来实现这种功能。其作用是： (1)保证TTL电平的控制信号输入； (2)在擦除和编程过程中稳定供电； (3)最大限度的与EPROM兼容。 当VPP引脚不加高电压时，它只是一个只读存储器。 当VPP引脚加上高电压时，除实现EPROM通常操作外，通过指 令寄存器，可以实现存储器内容的变更。 当VPP=VPPL时，指令寄存器的内容为读指令，使28F256A成 为只读存储器，称为写保护。
计算机组成原理 第三章
1TB=230B
• 存取时间（存储的时间。
• 存储周期：是指连续启动两次读操作所需要间隔的最 小时间。 • 存储器的带宽（数据传输速率）：是单位时间里存储 器所存取的信息量。通常以位/秒或字节/秒来表示。
3.2 SRAM存储器
通常使用的半导体存储器分为随机存取存储器 （Random Access Memory，RAM）和只读存储器 （Read-Only Memory，ROM）。它们各自又有许多 不同的类型。
相连。
A15 A14
2:4 译码器
CPU
A0 A13
11 10 01 00 CE 16K×8
CE … 16K×8 WE
CE 16K×8
WE
CE 16K×8
WE
WE
WE
D0~D7 16K×8字扩展法组成64K×8 RAM
• 字位同时扩展：既增加存储单元的数量，也加长
各单元的位数
• 实际的存储器 往往 需要对字和位同时扩展，如
I/O1 ….. I/O4
WE 2114 CS A0 …. A9
CPU
A0 A9
WE 2114 CS A0 …. A9
A10 A11
wE
2:4 译 码 器
用16K×8位的芯片采用字扩展法组成64K×8位 的存储器连接图。 图中4个芯片的数据端与数据总线D0—D7相连， 地址总线低位地址A0—A13与各芯片的14位地址端相 连，而两位高位地址A14 ，A15 经译码器和4个片选端
CPU
A0
A0 A1 A2 A3 A4 A5 A6 A7 A 8 A9
A0 A1 A2 A3 A4 A5 A6 A7 A8 A9
A9 CS
假定使用8K×1的RAM存储器芯片，那么组成 8K×8位的存储器，每一片RAM是8192×1，故其地址
白中英计算机组成原理第三章答案
主存16MB
Cache块号需要14位
主存地址为24位 主存标记位有24－14－2 = 8位
顺序存储器和交叉存储器连续读出m=8个字的数据信息量为： q = 8×64 = 512位 顺序存储器所需要的时间为 t1 = m×T =8×100ns =800ns =8×10-7s 故顺序存储器的带宽为 W1= q/t1 = 512/(8×10-7) = 64×107[bit/s] 交叉存储器所需要的时间为 t2 = T+ (m-1)×τ= 100ns + (8-1)×50ns = 450ns =4.5×10-7s 故交叉存储器的带宽为 W1= q/t2 = 512/(4.5×10-7) = 113.8×107[bit/s]
9、CPU执行一段程序时，cache完成存取的次数为2420 次，主存完成存取的次数为80次， 已知cache存储周期为40ns，主存存储周期为240ns， 求cache/主存系统的效率和平均访问时间。
命中率 h = Nc/(Nc+Nm) = 2420/(2420+80) = 0.968
主存与Cache的速度倍率
第3章 内部存储器
1、设有一个具有20位地址和32位字长 的存储器，问：
①该存储器能存储多少字节的信息？
32 2 * 4M字节 = 220×32 bit 8 ②如果存储器有512K×8位SRAM芯片组成，需要多少片?
20
存储容量 = 存储单元个数×每单元字节数
需要做存储芯片的字位扩展；
位扩展：4片512K×8位芯片构成512K×32位的存储组； 字扩展：2组512K×32位存储组构成1M×32位的存储器；
15、假设主存容量16M×32位，Cache容量 64K×32位，主存与Cache之间以每块4×32位大 小传送数据，请确定直接映射方式的有关参数，并 画出主存地址格式。
白中英计算机组成原理第3章_内部存储器
存储器带宽
每秒从存储器进出信息的最大数量； 单位为位/秒或者字节/秒。
2014年12月14日星期日 12
求存储器带宽的例子
设某存储系统的存取周期为500ns，每个存取周期可 访问16位，则该存储器的带宽是多少？ 存储带宽= 每周期的信息量 / 周期时长 = 16位/(500 ╳10-9)秒 = 3.2 ╳ 107 位/秒 = 32 ╳ 106 位/秒 = 32M位/秒
第三章 内部存储器
目录
3.1 存储器概述
3.2 SRAM存储器 3.3 DRAM存储器 3.4 只读存储器和闪速存储器 3.5 并行存储器 3.6 CACHE存储器
（理解）
（理解） （掌握） （理解） （理解） （掌握）
2014年12月14日星期日
2
学习要求
理解存储系统的基本概念 熟悉主存的主要技术指标 掌握主存储器与CPU的连接方法
半导体存储器：用半导体器件(MOS管)组成的存储器； 软盘
磁表面存储器：用磁性材料(磁化作用)做成的存储器； 光盘存储器：用光介质(光学性质)构成的存储器； 光盘 按存取方式分 随机存储器：存取时间和存储单元的物理位臵无关； 顺序存储器：存取时间和存储单元的物理位臵有关；
半导体 存储器 磁带 硬盘 磁带
数据总线 MDR
•••
驱动器
•••
译码器
控制电路
•••
MAR
地址总线
2014年12月14日星期日
读
写
23
32K×8位的SRAM逻辑结构图
X方向： 8根地址线 输出选中 256行
动画演示： 3-3.swf
三维存储 阵列结构
输入输出时 分别打开不 同的缓冲器
读写、 选通 控制
计算机组成原理：第三章 主存储器和存储系统1
低位地址分配给芯片，高位地址形成片选逻辑。
芯片
芯片地址
片选信号
片选逻辑
1K
A9…A0
CS0
A11 A10
1KA9…A0Fra bibliotekCS1
A11 A10
1K
A9…A0
CS2
A11 A10
1K
A9…A0
CS3
A11A10
（6）连接方式：扩展位数,扩展单元数,连接控制线
A11
A10
A9
A8
片选
译码
CS0
CS1
CS2
RAM； 8K×8位RAM； 2K×8位ROM； 4K×8位ROM； 8K×8位ROM及74LS138译码器和
各种门电路，画出CPU与存储器的连接图，要求最小4K为系统程序区，相邻8K为用户程序
区。
（1）写出对应的二进制地址码
（2）确定芯片的数量及类型
（3）分配地址线
（4）确定片选信号
2. P86 — 4.6
A14
A15
MREQ
A0
…
…
A13
A12
A11
A10
A9
G1
G2A
G2B
C
B
A
&
Y4
…
PD/Progr
2K ×8位
ROM
…
…
…
D7
D4
D3
D0
Y5
WE
CPU与存储芯片的连接图
…
1K ×4位
RAM
…
…
1K ×4位
RAM
例2： 设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WE
芯片
芯片地址
片选信号
片选逻辑
1K
A9…A0
CS0
A11 A10
1KA9…A0Fra bibliotekCS1
A11 A10
1K
A9…A0
CS2
A11 A10
1K
A9…A0
CS3
A11A10
（6）连接方式：扩展位数,扩展单元数,连接控制线
A11
A10
A9
A8
片选
译码
CS0
CS1
CS2
RAM； 8K×8位RAM； 2K×8位ROM； 4K×8位ROM； 8K×8位ROM及74LS138译码器和
各种门电路，画出CPU与存储器的连接图，要求最小4K为系统程序区，相邻8K为用户程序
区。
（1）写出对应的二进制地址码
（2）确定芯片的数量及类型
（3）分配地址线
（4）确定片选信号
2. P86 — 4.6
A14
A15
MREQ
A0
…
…
A13
A12
A11
A10
A9
G1
G2A
G2B
C
B
A
&
Y4
…
PD/Progr
2K ×8位
ROM
…
…
…
D7
D4
D3
D0
Y5
WE
CPU与存储芯片的连接图
…
1K ×4位
RAM
…
…
1K ×4位
RAM
例2： 设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WE
计算机组成原理第三章存贮系统2
三、组相联映射方式
存贮系统
前两者的组合
Cache分组，组间采用直接映射方式，组内采用 全相联的映射方式
Cache分组U，组内容量V 映射方法（一对多）
q= j mod u 主存第j块内容拷贝到Cache的q组中的某行
地址变换
设主存地址x，看是不是在cache中，先y= x mod u， 则在y组中一次查找
计算机组成原理
一、全相联的映射方式
存贮系统
3、特点：
优点：冲突概率小，Cache的利用高。 缺点：比较器难实现，需要一个访问速度很快代
价高的相联存储器
4、应用场合：
适用于小容量的Cache
计算机组成原理
二、直接映射方式
存贮系统
1、映射方法（一对多）如：
i= j mod m
主存第j块内容拷贝到Cache的i行
由表达式看出，为提高访问效率，命中率h越接近1 越好，r值以5—10
命中率h与程序的行为、cache的容量、组织方式、 块的大小有关。
计算机组成原理
存贮系统
例 CPU执行一段程序时，cache完成存取
的次数为1900次，主存完成存取的次数为
100次，已知cache存取周期为50ns，主存
存取周期为250ns，求cache/主存系统的
存贮系统
1、将地址分为两部分（块号和字），在内存块 写入Cache时，同时写入块号标记；
2、CPU给出访问地址后，也将地址分为两部分 （块号和字），比较电路块号与Cache 表中 的标记进行比较，相同表示命中，访问相应单 元；如果没有命中访问内存，CPU 直接访问 内存，并将被访问内存的相对应块写入Cache。
相应行； 把行标记与
计算机组成原理期末试题及答案
第一章电脑系统概论电脑的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。
早起将运算器和控制器合在一起称为CPU〔中央处理器〕。
目前的CPU包含了存储器，因此称为中央处理器。
存储程序并按地址顺序执行，这是冯·诺依曼型电脑的工作原理，也是CPU自开工作的关键。
电脑系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。
习题：4冯·诺依曼型电脑的主要设计思想是什么？它包括那些主要组成部分？主要设计思想是：存储程序通用电子电脑方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？存储器所有存储单元的总数称为存储器的存储容量。
每个存储单元都有编号，称为单元地址。
如果某字代表要处理的数据，称为数据字。
如果某字为一条指令，称为指令字7指令和数据均存放在内存中，电脑如何区分它们是指令还是数据？每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序第二章运算方法和运算器按对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。
为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。
1第三章 内部存储器即CPU 能直接访问内存〔cache 、主存〕，双端口存储器和多模块交叉存储器属于并行存储器结构。
cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体系。
要求cache 的命中率接近于1适度地兼顾了二者的优点又尽量防止其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。
习题： 1设有一个具有20位地址和32位字长的存储器，问：〔1〕该存储器能存储多少个字节的信息？ 〔2〕如果存储器由512K ×8位SRAM 芯片组成，需要多少片；〔3〕需要多少位地址做芯片选择？(1)字节M 4832*220= (2)片84*28*51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，假设使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问：〔1〕 假设每个内存条16M ×64位，共需几个内存条？〔2〕每个内存条共有多少DRAM 芯片？ 〔3〕主存共需多少DRAM 芯片？CPU 如何选择各内存条？(1). 共需模块板数为m ：m=÷2^24=4(块)(2). 每个模块板内有DRAM 芯片数为32 (片)(3) 主存共需DRAM 芯片为：4*32=128 (片)每个模块板有32片DRAM 芯片，容量为16M ×64位，需24根地址线(A23~A0) 完成模块板内存储单元寻址。
计算机的基本组成部分及其工作原理
辅助教学软件（CAI）等
3.1.2 应用软件
❖ 系统软件与应用软件： 系统软件是以利用计算机本身的逻辑功 能，合理地组织用户使用计算机的硬件 和软件资源，以充分利用计算机的资源， 最大限度地发挥计算机效率，便于用户 使用、管理为目的。
而应用软件是用户利用计算机和它所提 供的系统软件，为解决自身的、特定的 实际问题而编制的程序和文档。
③．扇区(sector)：将各个磁道分成的若干个扇形的区域。 扇区是软盘的基本存储单位，一个扇区称为一个记录，计算 机在读、写数据时总是以一个或几个完整的扇区为单位。
扇区的编号从1开始。每个磁道上的扇区数可为8、9、 15或18。每个扇区存储512个字节。
3.1.2 系统软件
❖ (3)计算机高级语言 编译方式是用编译程序把用户高级语言源程序 整个地翻译成机器指令表示的程序，然后再执 行这个目标程序，最后得到计算机结果。 解释方式是用解释程序把用户高级语言源程序 逐句地进行翻译，译出一句即执行一句，边解 释边执行。 高级语言的出现是计算机发展中“最惊人的成 就”，高级语言不再依赖于机器，具有通用性。
3.1.2 系统软件
❖ 2)支撑软件 是支持其他软件的编制和维护的软件，是为 了对计算机系统进行测试、诊断和排除故障， 进行文件的编辑、传送、装配、显示、调试， 以及进行计算机病毒检测、防治等的程序。
3.1.2 系统软件
❖ 3)编译系统 要使计算机能够按照人的意图去工作， 就必须使计算机能接受人向它发出的各 种命令和信息，这就需要有用来进行人 和计算机交换信息的“语言”。 计算机语言有： 机器语言 汇编语言 高级程序设计语言。
3.1.2 系统软件
❖ (3)计算机高级语言 一种接近于自然语言，又可以使用数学表达式，还 相对独立于机器的工作方式。 高级语言并不能被机器所识别，必须要有一个能将 高级语言程序“翻译”成计算机所能识别的机器语 言目标程序的翻译程序。 被编译的程序叫源程序或源代码，经过翻译程序 “翻译”出来的结果程序称为目标程序。翻译程序 通常有编译和解释两种典型的实现途径。
3.1.2 应用软件
❖ 系统软件与应用软件： 系统软件是以利用计算机本身的逻辑功 能，合理地组织用户使用计算机的硬件 和软件资源，以充分利用计算机的资源， 最大限度地发挥计算机效率，便于用户 使用、管理为目的。
而应用软件是用户利用计算机和它所提 供的系统软件，为解决自身的、特定的 实际问题而编制的程序和文档。
③．扇区(sector)：将各个磁道分成的若干个扇形的区域。 扇区是软盘的基本存储单位，一个扇区称为一个记录，计算 机在读、写数据时总是以一个或几个完整的扇区为单位。
扇区的编号从1开始。每个磁道上的扇区数可为8、9、 15或18。每个扇区存储512个字节。
3.1.2 系统软件
❖ (3)计算机高级语言 编译方式是用编译程序把用户高级语言源程序 整个地翻译成机器指令表示的程序，然后再执 行这个目标程序，最后得到计算机结果。 解释方式是用解释程序把用户高级语言源程序 逐句地进行翻译，译出一句即执行一句，边解 释边执行。 高级语言的出现是计算机发展中“最惊人的成 就”，高级语言不再依赖于机器，具有通用性。
3.1.2 系统软件
❖ 2)支撑软件 是支持其他软件的编制和维护的软件，是为 了对计算机系统进行测试、诊断和排除故障， 进行文件的编辑、传送、装配、显示、调试， 以及进行计算机病毒检测、防治等的程序。
3.1.2 系统软件
❖ 3)编译系统 要使计算机能够按照人的意图去工作， 就必须使计算机能接受人向它发出的各 种命令和信息，这就需要有用来进行人 和计算机交换信息的“语言”。 计算机语言有： 机器语言 汇编语言 高级程序设计语言。
3.1.2 系统软件
❖ (3)计算机高级语言 一种接近于自然语言，又可以使用数学表达式，还 相对独立于机器的工作方式。 高级语言并不能被机器所识别，必须要有一个能将 高级语言程序“翻译”成计算机所能识别的机器语 言目标程序的翻译程序。 被编译的程序叫源程序或源代码，经过翻译程序 “翻译”出来的结果程序称为目标程序。翻译程序 通常有编译和解释两种典型的实现途径。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
❖ 辅助存储器
虚拟存储器
磁盘或光盘形式存放可读可写或只读内容
磁记录或光记录方式
以外设方式连接和访问
第三章内部存储器装置计算机组成 基本原理
3.1.3 主存储器的技术指标
❖ 存储容量 主存存储容量：以字节B（Byte）为基本单位 半导体存储器芯片：以位b （Bit）为基本单位 存储容量以210＝1024规律表达KB，MB，GB和TB 厂商常以103＝1000规律表达KB，MB，GB和TB
SRAM存储器的存储位元是一个触发器，它具有 两个稳定的状态。而DRAM存储器的存储位元是由 一个MOS晶体管和电容器组成的记忆电路，如图 3.6所示。
第三章内部存储器装置计算机组成Fra bibliotek基本原理第三章内部存储器装置计算机组成 基本原理
第三章内部存储器装置计算机组成 基本原理
第三章内部存储器装置计算机组成 基本原理
位扩展法
[例3] 用1M×8位的DRAM芯片设计2M×8位的 DRAM存储器
字扩展法
公式:
设计要求的存储器容量
d= 已知芯片存储容量
第三章内部存储器装置计算机组成 基本原理
思考题： 试用8K×8位的SRAM芯片组成32K×32位 的半导体存储器，问： 1、共需这样的SRAM芯片几片？ 2、试画出其组成框图。
第三章 内部存储器
第三章内部存储器装置计算机组成 基本原理
3.1 存储器概述 3.2 SRAM存储器 3.3 DRAM存储器 3.4 只读存储器和闪速存储器 3.5 并行存储器 3.6 cache
第三章内部存储器装置计算机组成 基本原理
3.1存储器概述
注意几个概念： 存储位元、存储单元、存储器
第三章内部存储器装置计算机组成 基本原理
❖ 刷新方式
集中式 分散式 异步式
第三章内部存储器装置计算机组成 基本原理
存储器容量的扩充
❖ 扩充原因： 存储器芯片的容量是有限的,为了满足实
际存储器的容量要求，需要对存储器进行扩 展。 ❖ 扩展方法 位扩展法 字扩展法（字存储容量扩展） 字位同时扩展法
第三章内部存储器装置计算机组成 基本原理
[例2] 利用1M×4位的SRAM芯片，设计一个存 储容量为1M×8位的SRAM存储器。
第三章内部存储器装置计算机组成 基本原理
3.2 随机读写存储器
❖ SRAM（静态RAM：Static RAM）
以触发器为基本存储单元 不需要额外的刷新电路 速度快，但集成度低，功耗和价格较高
❖ DRAM（动态RAM：Dynamic RAM）
以单个MOS管为基本存储单元 要不断进行刷新（Refresh）操作 集成度高、价格低、功耗小，但速度较SRAM慢
第三章内部存储器装置计算机组成 基本原理
基本的静态存储元阵列
第三章内部存储器装置计算机组成 基本原理
第三章内部存储器装置计算机组成 基本原理
第三章内部存储器装置计算机组成 基本原理
第三章内部存储器装置计算机组成 基本原理
第三章内部存储器装置计算机组成 基本原理
3.3 DRAM存储器
❖ 存储位元：
特点： ROM只能读，不能写。永久性的存储器。 分类： 掩模ROM和可编程ROM
第三章内部存储器装置计算机组成 基本原理
掩模ROM
❖ 利用掩模工艺制作。
第三章内部存储器装置计算机组成 基本原理
可编程ROM
❖ 分类 一次性编程ROM 可多次编程ROM（EPROM和E2PROM）
第三章内部存储器装置计算机组成 基本原理
主存、辅存、高速缓存、控制存储器 第三章内部存储器装置计算机组成 基本原理
第三章内部存储器装置计算机组成 基本原理
示意图
3.1.2 存储器的分级结构
❖ 寄存器
微处理器内部的存储单元
❖ 高速缓存（Cache）
完全用硬件实现主存储器的速度提高
❖ 主存储器
存放当前运行程序和数据，采用半导体存储器构成
① 地址线的连接； ② 数据线的连接； ③ 控制线的连接。
第三章内部存储器装置计算机组成 基本原理
❖ 存储器的技术指标： 存储容量、存取时间、存储周期、存储带宽 存储周期＝存取时间＋延迟时间
☼小常识： 内存：开机－del－CMOS－CasLatency
Time(简写为ＣＬ，通称延迟时间)，其后有 值2,2.5,3
EPROM存储元
第三章内部存储器装置计算机组成 基本原理
E2PROM存储元
第三章内部存储器装置计算机组成 基本原理
通用编程器
第三章内部存储器装置计算机组成 基本原理
第三章内部存储器装置计算机组成 基本原理
★ 按存储介质分
半导体存储器：用半导体器件组成的存储器 磁表面存储器：用磁性材料做成的存储器
★ 按存储方式分
随机存储器：任何存储单元的内容都能被随机存取， 且存取时间和存储单元的物理位置无关
顺序存储器：只能按某种顺序来存取，存取时间和存 储单元的物理位置有关
★ 按存储器的读写功能分：ROM，RAM ★ 按信息的可保存性分：非永久记忆，永久记忆 ★ 按在计算机系统中的作用分：
DRAM芯片的逻辑结构
第三章内部存储器装置计算机组成 基本原理
第三章内部存储器装置计算机组成 基本原理
第三章内部存储器装置计算机组成 基本原理
第三章内部存储器装置计算机组成 基本原理
刷新方式
❖ 刷新周期
从上次对整个存储器刷新结束时刻，到本次对整 个存储器完成全部刷新一遍为止的时间间隔
一般为2ms，4ms或8ms
❖ 存取时间（访问时间） 发出读/写命令到数据传输操作完成所经历的时间
❖ 存取周期 两次存储器访问所允许的最小时间间隔 存取周期大于等于存取时间
❖ 存储器带宽（数据传输速率） 单位时间里存储器所存取的信息量
第三章内部存储器装置计算机组成 基本原理
补充：存储器与CPU连接
CPU对存储器进行读/写操作，首先由地 址总线给出地址信号，然后要对存储器发出 读操作或写操作的控制信号，最后在数据总 线上进行信息交流。所以，存储器与CPU之 间，要完成:
第三章内部存储器装置计算机组成 基本原理
存储器模块条
第三章内部存储器装置计算机组成 基本原理
动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
第三章内部存储器装置计算机组成
基本原理
缓存
3.4 只读存储器和闪速存储器
❖ 只读存储器