2020年智慧树知道网课《EDA技术》课后章节测试满分答案
EDA技术课后答案
EDA习题第一章1、1 EDA得英文全称就是什么？EDA得中文含义就是什么？答:EDA即Electronic Design Automation得缩写,直译为:电子设计自动化。
1、2 什么叫EDA技术？答:EDA技术有狭义与广义之分,狭义EDA技术就就是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述得主要表达方式,以计算机、大规模可编程逻辑器件得开发软件及实验开发系统为设计工具,通过有关得开发软件,自动完成用软件得方式设计得电子系统到硬件系统得逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真,直至完成对于特定目标芯片得适配编译、逻辑映射、编程下载等工作,最终形成集成电子系统或专用集成芯片得一门新技术,或称为IES/ASIC自动设计技术。
1、3 利用EDA技术进行电子系统得设计有什么特点？答:①用软件得方式设计硬件;②用软件方式设计得系统到硬件系统得转换就是由有关得开发软件自动完成得;③设计过程中可用有关软件进行各种仿真;④系统可现场编程,在线升级;⑤整个系统可集成在一个芯片上,体积小、功耗低、可靠性高。
1、4 从使用得角度来讲,EDA技术主要包括几个方面得内容？这几个方面在整个电子系统得设计中分别起什么作用？答:EDA技术得学习主要应掌握四个方面得内容:①大规模可编程逻辑器件;②硬件描述语言;③软件开发工具;④实验开发系统。
其中,硬件描述语言就是重点。
对于大规模可编程逻辑器件,主要就是了解其分类、基本结构、工作原理、各厂家产品得系列、性能指标以及如何选用,而对于各个产品得具体结构不必研究过细。
对于硬件描述语言,除了掌握基本语法规定外,更重要得就是要理解VHDL得三个“精髓”:软件得强数据类型与硬件电路得惟一性、硬件行为得并行性决定了VHDL语言得并行性、软件仿真得顺序性与实际硬件行为得并行性;要掌握系统得分析与建模方法,能够将各种基本语法规定熟练地运用于自己得设计中。
EDA技术与应用课后习题答案
EDA技术与应用课后习题答案EDA技术与应用课后习题答案第一章1-1 EDA技术与ASIC设计和FPGA开发有什么关系? P3~4答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC 的设计和实现;FPGA和CPLD是实现这一途径的主流器件。
FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。
FPGA和CPLD的应用是EDA技术有机融合软硬件电子设计技术、SoC(片上系统)和ASIC设计，以及对自动设计与自动实现最典型的诠释。
1-2与软件描述语言相比，VHDL有什么特点? P6答：编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。
综合器将VHDL程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境;具有相对独立性。
综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。
l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么? P5 什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。
(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。
(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。
电子科技大学智慧树知到“电子信息工程”《EDA技术》网课测试题答案2
电子科技大学智慧树知到“电子信息工程”《EDA技术》网课测试题答案（图片大小可自由调整）第1卷一.综合考核(共15题)1.以下不属于EDA技术的特点是()。
A.用软件方式设计硬件B.用硬件方式设计软件C.设计过程中可仿真D.系统可现场编程2.下面关于信号和变量的比较，错误的是()。
A.信号赋值可以有延迟时间B.变量赋值无时间延迟C.变量可以看作硬件的一根连线D.进程对信号敏感3.在VHDL中，用语句()表示检测clock的下降沿。
A.clock’EVENTB.clock’EVENT AND clock=‘2’C.clok=‘1’D.clock’EVENT AND clock=‘1’4.库(LIBRARY)包括哪几大类?()A.IEEE 库、STD 库、面向ASIC的库、用户定义库B.IEEE 库、STD 库、WORK库、用户定义库C.IEEE 库、STD 库、WORK库、面向ASIC的库、用户定义库D.STD 库、WORK库、面向ASIC的库、用户定义库5.在VHDL的CASE语句中，条件语句中的“=>”不是操作符号，其作用相当于()。
A.IFB.THENC.ANDD.OR 6.在VHDL标识符命名规则中，以()开头的标识符是正确的。
A.字母B.数字C.字母或数字D.下划线7.执行MAX+PLUSII的()命令，可以为设计电路建立一个元件符号。
A.create default symbolB.simulatorpilerD.timing analyzer8.在VHDL中，IF语句中至少应有1个条件句，条件句必须由()表达式构成。
A.BITB.STD_LOGICC.BOOLEAND.INTEGER9.EDA的中文含义是()。
A.电子设计自动化B.计算机辅助计算C.计算机辅助教学D.计算机辅助制造10.执行MAX+PLUSII的()命令，可以对设计的电路进行仿真。
A.create default symbolpilerC.simulatorD.programmer11.在VHDL中，条件信号赋值语句WHEN_ELSE属于()语句。
EDA技术智慧树知到课后章节答案2023年下泰山学院
EDA技术智慧树知到课后章节答案2023年下泰山学院泰山学院绪论单元测试1.电子设计自动化的英文缩写是EDA。
答案:对2.EDA课程学习要求的五个一是指答案:一种器件——FPGA/CPLD;一种技术——EDA;一套软件——QuartusII;一个设计目标——数字系统;一种语言——HDL3.学好EDA技术课程的标志是最后可以利用EDA方法设计出一个复杂的数字电子系统。
答案:对4.小组合作学习的目的包括答案:互帮互学;分工协作以完成复杂任务;相互激励克服困难;通过交流锻炼表达能力5.混合式学习的内涵包括答案:理论学习与实践学习的混合;独立学习与合作学习的混合;线上线下学习的混合;老师讲授与学生自学的混合第一章测试1.基于硬件描述语言的数字系统设计目前不太常用的设计方法是（）设计法。
答案:自底向上2.综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程。
下面关于综合的描述错误的是答案:综合是纯软件的转换过程，与器件硬件结构无关。
3.所列哪个流程是基于EDA软件的正确的FPGA / CPLD设计流程答案:原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试4.IP核在EDA技术和开发中具有十分重要的地位，以版图文件方式提供的IP被称为（）。
答案:硬IP5.EDA技术的发展包括哪几个阶段？答案:CAE;CAD;EDA;ESDA第二章测试1.FPGA中的嵌入式存储器块如M9K容量是可编程的，可以实现的容量包含下面哪些？答案:1K*8bit;4K*2bit;8K*1bit;0.5K*16bit;2K*4bit2.所列选项属于简单PLD器件的是答案:GAL;PLA;PROM;PAL3.CPLD的可编程原理是基于什么结构？答案:查找表4.CPLD器件中包含三种基本可编程结构：答案:可编程逻辑宏单元LMC）;可编程内部互联PIA;可编程I/O单元IOB第三章测试1.JTAG标准接口是用来实现边界扫描测试的国际标准接口，实现测试只需要5个引脚：TDI、TDO、TCLK、TMS、TRST.答案:对2.在实验箱操作时，以下描述哪些是正确的？答案:在编程下载操作前必须先锁定引脚;主芯片外接时钟信号的输入引脚最好选择33脚即全局时钟引脚;实验箱操作时尽量不要带电拔插，以免造成器件损坏;锁定引脚后要再执行一遍编译操作才能把引脚锁定信息输入目标文件3.设计仿真文件常用的工具有答案:Zoom工具用来调整波形编辑器展示界面的大小;最常用的信号波形工具：时钟信号和计数器信号，以及高低电平”0“、“1”;设定仿真时间End Time;Node Fider工具用来选择工程需要展示的输入输出节点4.VHDL源程序的文件名应与（）相同，否则无法通过编译。
EDA课后题答案
第一章1.什么叫EDA技术？及狭义定义（书P1）Electronic Design Automation--电子设计自动化。
EDA的广义定义范围包括：半导体工艺设计自动化、可编程器件设计自动化、电子系统设计自动化、印刷电路板设计自动化、仿真与测试、故障诊断自动化、形式验证自动化统称EDA工程。
2.EDA发展历程：CAD- CAE -EDA3 .EDA技术的主要内容实现载体（硬件基础）：大规模可编程逻辑器件(PLD_Programmable Logic Device)描述方式：硬件描述语言(HDL_Hard descripation Lauguage，VHDL，Verilog HDL等)设计工具：开发软件、开发系统硬件验证：实验开发系统FPGA 在结构上主要分为三个部分，即可编程逻辑单元，可编程输入/输出单元和可编程连线三个部分。
CPLD在结构上主要包括三个部分，即可编程逻辑宏单元，可编程输入/输出单元和可编程内部连线。
4.硬件描述语言(HDL_Hardware Description Language)VHDL：IEEE标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言。
系统级抽象描述能力较强。
Verilog：支持的EDA工具较多，适用于RTL级和门电路级的描述，其综合过程较VHDL 稍简单，门级开关电路描述能级较强，但其在高级描述方面不如VHDL。
ABEL：一种支持各种不同输入方式的HDL，系统级抽象描述能力差，适应于门级电路描述。
5. 仿真工具功能仿真（也叫前仿真、系统级仿真、行为仿真）验证系统的功能。
时序仿真（也叫后仿真、电路级仿真）：验证系统的时序特性、系统性能。
6. EDA的工程设计流程（P8）第二章1.在系统可编程技术(ISP)定义ISP(In_System Programmability/Programming)是指对器件、电路板、整个电子系统进行逻辑重构和修改功能的能力。
EDA技术实用教程课后习题答案
第一章1-1 EDA 技术与ASIC 设计和FPGA 开发有什么关系?答：利用EDA 技术进行电子系统设计的最后目标是完成专用集成电路ASIC 的设计和实现；FPGA 和CPLD 是实现这一途径的主流器件。
FPGA 和CPLD 通常也被称为可编程专用IC，或可编程ASIC。
FPGA 和CPLD 的应用是EDA 技术有机融合软硬件电子设计技术、SoC（片上系统）和ASIC 设计，以及对自动设计与自动实现最典型的诠释。
1-2 与软件描述语言相比，VHDL 有什么特点? P6答：编译器将软件程序翻译成基于某种特定CPU 的机器代码，这种代码仅限于这种CPU 而不能移植，并且机器代码不代表硬件结构，更不能改变CPU 的硬件结构，只能被动地为其特定的硬件电路结构所利用。
综合器将VHDL程序转化的目标是底层的电路结构网表文件，这种满足VHDL 设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。
综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。
l-3 什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么?什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答：(1)从自然语言转换到VHDL 语言算法表示，即自然语言综合。
(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。
(3)从RTL 级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC 设计)，或转换到FPGA 的配置网表文件，可称为版图综合或结构综合。
EDA技术习题集及答案
第一章 EDA概述一、填空题1．2000年推出的Pentium 4微处理器芯片的集成度达——万只晶体管。
2．一般把EDA技术的发展分为——、——和——三个阶段。
3．在EDA发展的——阶段，人们只能借助计算机对电路进行模拟、预测，以及辅助进行集成电路版图编辑、印刷电路板(PcB)布局布线等工作。
4．在EDA发展的——阶段，人们可以将计算机作为单点设计工具，并建立各种单元库，开始用计算机将许多单点工具集成在一起使用。
5．EDA设计流程包括——、——、——和——四个步骤。
6．EDA的设计验证包括——、——和——三个过程。
7．EDA的设计输入主要包括——、——和———。
8．文本输入是指采用——进行电路设计的方式。
9．功能仿真是在设计输入完成之后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为——。
10．时序仿真是在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又称为——或——。
11．当前最流行的并成为1EEE标准的硬件描述语言包括————和——。
12．采用PLD进行的数字系统设计，是基于芯片的设计或称之为——的设计。
13．硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为——的设计法。
14．EDA工具大致可以分为——、——、———、———和——等五个模块。
15．将硬件描述语吉转化为硬件电路的重要工具软件称为——————。
二、单项选择题1．将设计的系统或电路按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程称为( )。
①设计输入②设计输出③仿真④综合2．一般把EDA技术的发展分为( )几个阶段。
①2 ②3 ③4 ④53．AHDL属于( )描述语言。
①普通硬件②行为③高级④低级4．vHDL属于( )描述语言。
①普通硬件②行为③高级④低级5．包括设计编译和检查、逻辑优化和综合、适配和分割、布局和布线，生成编程数据文件等操作的过程称为( )。
EDA课后习题答案
图1-14 寄存器输出结构
1-7 什么是基于乘积项的可编程逻辑结构？什么是基于查找表的可编程逻辑 结构？ 答：基于乘积项的可编程结构，即由可编程的“与”阵列和固定的“或”阵 列组成。 可编程的查找表（Look Up Table，LUT）结构，LUT是可编程的最小逻 辑构成单元。大部分FPGA采用基于SRAM（静态随机存储器）的查找表逻 辑形成结构，即用SRAM来构成逻辑函数发生器。一个N输入LUT可以实现N 个输入变量的任何逻辑功能，如N输入“与”、N输入“异或”等。 1-8 就逻辑宏单元而言，GAL中的OLMC、CPLD中的LC、FPGA中的LUT 和LE的含义和结构特点是什么？它们都有何异同点？ 答：输出逻辑宏单元（Output Logic Macro Cell，OLMC），此结构使得 PLD器件在组合逻辑和时序逻辑中的可编程或可重构性能都成为可能。 MAX7000S系列器件包含32~256个逻辑宏单元（Logic Cell，LC），其单个 逻辑宏单元结构如图1-15所示。 LUT即可编程的查找表（Look Up Table，LUT）结构，是可编程的最小逻辑 构成单元。大部分FPGA采用基于SRAM（静态随机存储器）的查找表逻辑 形成结构，即用SRAM来构成逻辑函数发生器。一个N输入LUT可以实现N个 输入变量的任何逻辑功能，如N输入“与”、N输入“异或”等。 LE是Cyclone III FPGA器件的最基本的可编程单元，LE主要由一个4输入的 查找表LUT、进位链逻辑、寄存器链逻辑和一个可编程的寄存器构成。
2020年智慧树知道网课《EDA技术》课后章节测试满分答案
绪论单元测试1【多选题】(10分)学习EDA技术这门课程的具体要求是（）A.初步掌握基于FPGA的VLSI系统设计与实现的方法和技术，具备分析、解决实际问题的能力，具有较强的专业实践能力和创新能力。
B.较好地掌握应用EDA技术进行系统设计开发的方法，具备应用EDA技术进行综合性数字系统设计的初步能力，经过后续的综合应用实践，能够从事FPGA的设计与开发、SOPC的设计与开发以及ASIC的前端设计等工作。
C.掌握EDA技术的基本概念、基础知识；了解FPGA/CPLD的结构、工作原理、性能指标及应用选择；熟练掌握硬件描述语言VHDL的编程；熟练掌握EDA技术的开发软件及EDA实验开发系统的使用。
2【多选题】(10分)学习EDA技术这门课程，我们希望达到的学习目标是（）A.基本掌握ASIC的后端设计与开发B.基本掌握ASIC的前端设计与开发C.掌握一种硬件描述语言VHDLD.基本掌握SOC的设计与开发方法E.基本掌握SOPC的设计与开发方法F.熟悉FPGA的设计与开发3【多选题】(10分)EDA技术课程的学习要点是（）A.以课题为中心，以研究式教学为主要形式B.抓住一个重点(硬件描述语言编程)C.掌握两个工具(FPGA/CPLD开发软件、EDA实验开发系统的使用)D.运用四种手段（案例分析、应用设计、线上学习、上机实践)E.采用五个结合(边学边用相结合、边用边学相结合、理论与实践相结合、线上与线下相结合、课内与课外相结合)第一章测试1【单选题】(10分)EDA的中文含义是（）A.计算机辅助工程设计B.计算机辅助设计C.电子设计自动化2【判断题】(10分)狭义的EDA技术，就是指以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术。
EDA课后习题答案
定义为Net型的变量常被综合为硬件电路中的物理连接，其特点是输出的值 紧跟输入值的变化而变化，因此常被用来表示以assign关键词引导的组合电路描 述。
形成结构，即用SRAM来构成逻辑函数发生器。一个N输入LUT可以实现N个
输1-入8 变就量逻的辑任宏何单逻元辑而功言能，，G如ALN中输的入O“LM与C”、、CNP输LD入中“的异LC或、”F等PG。A中的LUT和
LE的含义和结构特点是什么？它们都有何异同点？
答：输出逻辑宏单元（Output Logic Macro Cell，OLMC），此结构使得
综合器就是能够将一种设计表述形式自动向另一种设计表述形式转换的 计算机程序，或协助进行手工转换的程序。它可以将高层次的表述转化为低 层次的表述，可以将行为域转化为结构域，可以将高一级抽象的电路描述 （如算法级）转化为低一级的电路描述（如门级），并可以用某种特定的 “技术”（如CMOS）实现。
精选ppt课件
1-10 标志FPGA/CPLD逻辑资源的逻辑宏单元包含哪些结构？ 答： CPLD( MAX7000S)系列中的 逻辑宏单元由3个功能块组成：逻辑阵列、 乘积项选择矩阵和可编程寄存器，它们可以被单独地配置为时序逻辑和组合逻 辑工作方式。其中逻辑阵列实现组合逻辑，可以给每个逻辑宏单元提供5个乘 积项。“乘积项选择矩阵”分配这些乘积项作为到“或门”和“异或门”的主 要逻辑输入，以实现组合逻辑函数；或者把这些乘积项作为宏单元中寄存器的 辅助输入：清零（Clear）、置位（Preset）、时钟（Clock）和时钟使能控制 （Clock Enable）。 FPGA(Cyclone III)器件的可编程资源主要来自逻辑阵列块LAB，而每个LAB都 由多个逻辑宏单元（Logic Element，LE）构成。LE是Cyclone III FPGA器件 的最基本的可编程单元，LE主要由一个4输入的查找表LUT、进位链逻辑、寄 存器链逻辑和一个可编程的寄存器构成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
绪论单元测试
1
【多选题】(10分)
学习EDA技术这门课程的具体要求是（）
A.
初步掌握基于FPGA的VLSI系统设计与实现的方法和技术，具备分析、解决实际问题的能力，具有较强的专业实践能力和创新能力。
B.
较好地掌握应用EDA技术进行系统设计开发的方法，具备应用EDA技术进行综合性数字系统设计的初步能力，经过后续的综合应用实践，能够从事FPGA的设计与开发、SOPC的设计与开发以及ASIC的前端设计等工作。
C.
掌握EDA技术的基本概念、基础知识；了解FPGA/CPLD的结构、工作原理、性能指标及应用选择；熟练掌握硬件描述语言VHDL的编程；熟练掌握EDA技术的开发软件及EDA实验开发系统的使用。
2
【多选题】(10分)
学习EDA技术这门课程，我们希望达到的学习目标是（）
A.
基本掌握ASIC的后端设计与开发
B.
基本掌握ASIC的前端设计与开发
C.
掌握一种硬件描述语言VHDL
D.
基本掌握SOC的设计与开发方法
E.
基本掌握SOPC的设计与开发方法
F.
熟悉FPGA的设计与开发
3
【多选题】(10分)
EDA技术课程的学习要点是（）
A.
以课题为中心，以研究式教学为主要形式
B.
抓住一个重点(硬件描述语言编程)
C.
掌握两个工具(FPGA/CPLD开发软件、EDA实验开发系统的使用)
D.
运用四种手段（案例分析、应用设计、线上学习、上机实践)
E.
采用五个结合(边学边用相结合、边用边学相结合、理论与实践相结合、线上与线下相结合、课内与课外相结合)
第一章测试
1
【单选题】(10分)
EDA的中文含义是（）
A.
计算机辅助工程设计
B.
计算机辅助设计
C.
电子设计自动化
2
【判断题】(10分)
狭义的EDA技术，就是指以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术。
A.
对
B.
错
3
【多选题】(10分)
EDA技术基础主要包括的内容有（）
A.
大规模可编程逻辑器件
B.
硬件描述语言
C.
实验开发系统
D.
开发软件工具
4
【多选题】(10分)
IEEE的工业标准硬件描述语言包括（）
A.
Verilog
B.
VHDL
C.
ABEL
5
【多选题】(10分)
QuartusⅡ是Altera公司推出的EDA软件工具，该软件在实际应用开发方面的用途有（）
A.
与MATLAB和DSPBuilder结合可以进行基于FPGA的DSP系统开发
B.
进行FPGA/CPLD的开发
C.
与SOPCBuilder结合，进行SOPC系统开发
6
【单选题】(10分)
将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件的过程，称为（）
A.
逻辑编译
B.
编程下载
C.
逻辑适配
D.
逻辑综合
7
【单选题】(10分)
在ASIC设计中，常利用FPGA对系统的设计进行功能检测，通过后再将其VHDL设计以ASIC形式实现，这一过程称为（）
A.
硬件仿真
B.
编程下载
C.
硬件测试
8
【判断题】(10分)
用Altera公司的QuartusII开发的、基于NiosⅡCPU内核的SOPC的设计，包括硬件的设计开发和软件的设计开发两个方面。
A.
错
B.
对
9
【判断题】(10分)
将IC的有关设计文件交给专业的芯片生产厂家，通过一系列工艺步骤制造芯片过程，称之为流片。
A.
对
B.
错。