1、原理图设计及符号图生成

选中元器件，按q即可以修改属性 （将鼠标放在对话框下 沿可拉伸对话框大小），Model name为pch，Width 为 1.2u (后面不用加M，系统会自动的添加上M，1.2和u之间 不要有空格），Length为400.0n（ 或0.4u），修改完属性 后点击OK。如下图所示：

Model name为自定义，写成pch 是因为p代表PMOS，ch 代表schematic原理图。PMOS管的长度与宽度值为经典值。 用同样的方法在原理图编辑窗口添加NMOS， Model name 为nch， Width 为400.0n ， Length为400.0n 。如下图所示：

出现的主窗口如下图所示：
CMOS、PMOS简介：

PMOS横切图： Source 源极 ， Gate 栅极，Drain 漏极 , Body 衬底 右下角符号图


NMOS横切图 Source 源极 ，Gate 栅极，Drain 漏极 , Body 衬底 右下角符号图
另一个角度的横切图
Yes
Laker Calibre Calibre Calibre Hspice
No
OK? Tape out

实验流程：
Cadence 实验


一、实验环境搭建
二、 Schematic （原理图设计与生成符号图） 三 、Pre-simulation（前仿真） 四 、Layout（版图设计） 五、Verification（验证） 六、Post-simulation（后仿真）

图中所有单元来自analogLib库 ，会出现下面的对话框

点browse，找到所要使用的Library，选择analogLib库， 在cell选项中可以输入头几个字母进行查找，如要找 pmos4（后面的4代表pmos有四个接脚，若选pmos则 pmos只有三个接脚），可以在cell选项中输入pmos4，然 后在view 选项中选中symbol。这时只要在Schematic Editing 编辑窗口空白处点一下鼠标左键，就可以出现相 应的元件。

查错方法：使用快捷键“g”，弹出错误对话框，按照提示 改正 。 此处的错误是画了两个vdd，两个vdd叠放在一起了。

另一种方式，是通过主窗口对话框来查错
如何改错，先删掉黄色的叉号，再对相应
的位置进行修改。


生成符号图（symbol view）
选择Design->Create Cellview->From Cellview，在弹出的 窗口中进行如下设置，然后点击OK。
PMOS、NMOS符号图的介绍
PMOS的符号图
NMOS的符号图 说明：不论PMOS、NMOS带箭头的一端代
表源极，相对应的一端代表漏极，在左面 单独的一端代表栅极，中间的一端代表衬 底。

开始绘制原理图，添加元件（instance）使用快捷键“i” 快速调出元器件库，或使用左边相应的按钮
实验中可能会出现的问题
1、进入虚拟机时，可能会出现“The disk “D:\Linux_2.6\Centos-1.vmdk” has internal consistency errors…”，点击“Yes”即可。 2、进入虚拟机后，打开一个终端，如果不出意外的话，会 出现listtools将实验室EDA软件一一列出，个别机器出现 “Your nfs system not be mounted…”，此时先检查一下自己 的网络: 切换到root用户，keyword：root 键入命令/usr/sbin/netconfig 选择DHCP (空格键，tab ) /etc/init.d/network restart 若无错误 source /etc/rc.local ls /opt 看看是否有内容了（内含 cadence、synopsys等目录） （若没有则把/lab目录mount到本机/opt目录： mount –t nfs 192.168.10.2:/lab /opt）

一、实验环境搭建
1、在家用户目录下(/home/edauser目录)新建一个工作目 录：mkdir asic_design(可自定义)，将TSMC035.tgz包复制 到该目录下： cp /mnt/hgfs/CentOS_share/TSMC035.tgz ./asic_design 然后 cd asic_design, 解压 TSMC035.tgz ：tar –xzf TSMC035.tgz 2、将用到的工艺文件和显示文件（在TSMC035/Virtuoso 下面）拷贝至工作目录asic_design下 。 工艺文件：035ms.tf 显示文件：display.drf cp TSMC035/Virtuoso/035ms.tf ./ cp TSMC035/Virtuoso/display.drf ./ 3、拷贝IC工具自带的.cdsinit文件到工作目录asic_design下 面 cp /opt/cadence/IC5141/tools.lnx86/dfII/cdsuser/.cdsinit ./ (区分大写I和小写L) 这样，在原理图和版图界面中就可以使用快捷键了。

主要用于原理图绘制时的快捷键和版图的验证使 用 如图所示：
5、为了能使用Cadence自带的一些库（如analogLib）， 需要添加一些IC自带的常用库: 在asic_design中建立工艺库文件cds.lib,并设置库文件的搜 索路径 vi cds.lib 添加以下内容： INCLUDE /opt/cadence/IC5141/share/cdssetup/cds.lib (包含了一些基础库) 退出保存 wq 这样在自己的工作目录下总共有四个文件，分别为 035ms.tf，.cdsinit (是隐藏文件）, cds.lib, display.drf 。 用 ls –a 确认一下。 6、启动cadence 在asic_design目录下输入以下命令(注意一定要在自己的工 作目录下）： icfb & (加上&是为了让其在后台工作，不影响其他程序执行)
工艺库选择
http://192.168.10.2/viewthread.php?tid=1 349&highlight=TSM下载后将TSMC035.tgz放到
D:\linux Shares\linux_26\
实验环境
WinXP+虚拟机linux_2.6
username：edauser
keyword：edauser IP：192.168.174.100 ftp账号：soc_fanxuesheng 密码：1234567890 下载文件：TSMC035、集成电路课件
创建视图单元/原理图（cell view）：在主窗口中 Tools->Library Manager，在 Library中单击 mylib(刚才建立的新库），在 Library Manager 窗 口，然后选择File->New->Cell View，设置Cell Name为inv，View Name为schematic，Tool为 Composer-Schematic，点击OK ，弹出Schematic Editing的空白窗口。 注：给cell起名时，避免使用数字开头的名称，特 别是会影响以后hspice仿真。 （hspice的命名规范：对数字开头的字符串处理 是忽略后面的字符，只保留数字。）


2、编辑（绘制）原理图 使用前说明：
每做一步按一次esc 退出键，要不然会经常 重复操作，带来一定的麻烦。 Schematic Editing 编辑窗口如下图所示：



快捷键的说明： i——添加元件 q——元件属性 p——添加管脚 w——连线（细线） u——取消 g——查看错误 [——缩小两倍 ]——扩大两倍 f——全图显示 c——复制

摆放元件并连线，使用快捷键w或使用左面的按 钮 ，注意此时不需要用粗线按钮 来 连线，要用细线来连接。最后的原理图如图所示：

也可以这样画

画完之后，保存并检查文件，点击窗口左上角第一个按钮Check and Save。若有错误 ，会在出错的地方打叉，而且闪动。如下图在vdd的 地方出错了，在那有打叉。
实验一、原理图及符号图设计

基于Cadence的全定制(Full Custom)设计流程
Spceification Preliminary design Pre-simultion
No
Composer Composer Hspice
OK?
Yes
Layout Design rule check(DRC) Layout vs Schematic(LVS) Parasitic Extraction(PEX) Pos-simulation

4、vi .cdsinit 在文件的最后一行的上面添加如 下内容(添加内容的前面没有分号) ： load(“/opt/mentor/calibre/lib/calibre.skl”) load(“/opt/mentor/calibre/lib/calibre.4.3.skl”) load("/opt/synopsys/hspice-D-2010.03SP1/interface/HSPICE.ile")
Cadence软件工具，在本设计中主要用到：
schematic：
simulation： layout： verification：
virtuoso spectre & hspice
virtuoso calibre （off-line）
完整为主： 必须包含： spectre & hspice 库、 diva 规则文件、dracula & Calibre规则文件 最好能包含： assura (版图验证工具)规则文件 台湾教学大多用 CIC TSMC035，pad信息不全，流片时由CIC 负责替换 //实验中所用的工艺为TSMC035 ，
接着添加vdd 与gnd

添加管脚，使用快捷键p，Pin Names 为in， Direction 为input，Usage 为schematic，然后在原 理图编辑窗口空白处点击一下鼠标，会出现输入 管脚in 。

使用相同的方法，添加输出管脚out，此时Pin Names 为out，Direction 为output，Usage 为 schematic 。

接下来出现如下图对话框，点击OK

wk.baidu.com
删除绿线框，但红线框要保留。@instanceName与 @partName可以保留，也可以删除。

把红线框拉大点,:Add-shape,利用下面的形状把symbol 修改成你所需要的形状。

画图方法，选中所需要的图形，鼠标左键点一下，然后移 动鼠标，不用按住鼠标左键不放移动鼠标来画图。画完后 图形如下：


本实验以制作一个反相器（ inverter）为例来进行讲解 创建新库（library）：在主窗口中选择Tools->Library Manager ，如下图所示：

在打开的窗口中，选择File->New->Library，设置Library Name为mylib（自定义），然后OK，选择Compile a new techfile-OK之后，选择工艺库路径如下图所示(即自己工 作目录下的035ms.tf)，然后点击OK。会有load 成功信息。 如下图所示。
左图NMOS，右图PMOS
二、原理图设计与符号图的生成
1、创建新库（library）、新单元（cell）以及新视图 （view） 主窗口分为信息窗口CIW、命令行以及主菜单。 library, cell, view的关系。 library(库)的地位相当于文件夹，它用来存放一整个设计 的所有数据，比如一些子单元（cell）以及子单元的多种视 图（ view）。Cell可以是一个简单的单元，像一个非门，也 可以是比较复杂的单元（由symbol搭建而成）。View则包含 多种类型，常用的有schamatic，symbol，layout等等。