报时数字钟的设计
整点报时数字钟设计
信息与电气工程学院课程设计说明书课程名称：整点报时数字钟题目：整点报时数字钟专业班级：电气工程及其自动化07-05学生姓名：学号：指导教师：崔春艳设计周数：2周设计成绩：1. 课程设计目的………………………………………………………2 .课程设计的要求……………………………………………………3. 数字钟方案设计……………………………………………………3.1方案设计……………………………………………………………3.2数字钟逻辑框架图…………………………………………………4. 单元电路的设计和元器件的选择…………………………………4.1 时钟秒脉冲的产生…………………………………………………4.2 六十进制计数电路的设计…………………………………………4.3 双六十进制计数电路设计…………………………………………4.4 二十四进制计数电路的设计………………………………………4.5 译码驱动及显示单元电路设计……………………………………4.6 整点报时器单元电路………………………………………………4.7 校正单元电路的设计………………………………………………5.数字钟的PCB 板图的设计……………………………………………5.1PROTEL99的使用……………………………………………………5.2具体工艺要求和相关规则…………………………………………5.3 注意事项…………………………………………………………6.系统调试………………………………………………………………6.1 系统调试方法………………………………………………………6.2调试出现的问题及解决方法………………………………………7. 元器件清单…………………………………………………………8. 主要元件介绍………………………………………………………9. 课程设计总结和心得体会…………………………………………9.1 设计过程中遇到的问题及解决方法………………………………9.2 个人体会……………………………………………………………10. 参考文献……………………………………………………………附录……………………………………………………………………1 数字钟原理图………………………………………………………2 数字钟PCB板………………………………………………………课程设计评语表格……………………………………………………1 课程设计的目的（1）设计的目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
报时数字钟的设计
报时数字钟的设计
报时数字钟的设计主要包括以下几个方面：
1.数字显示屏：数字显示屏是报时数字钟的核心部分，可以采用LED、LCD或OLED等技术实现。
数字显示屏通常显示小时数、分钟数和秒数，以及AM/PM等标识符号。
2.时钟芯片：时钟芯片是报时数字钟的控制中心，它可以精确地显示时间，还可以控制报时功能的开关。
时钟芯片的选择应该考虑稳定性、精准度以及易用性等方面。
3.报时功能：报时数字钟的报时功能可以采用语音、铃声或震动等方式实现，一般可以设置相应的时间间隔和报时内容。
4.电源系统：报时数字钟的电源系统一般采用电池或AC电源供电，电池通常是干电池或锂电池，AC电源则需要内置电源适配器，能够适时切换电压。
5.外壳设计：外壳设计应该考虑美观性、实用性以及易于维护等要素，同时还需要考虑灯光亮度、屏幕大小、按钮设置、调整音量等方面。
数字电子钟(计时、校时以及整点报时)数电课程设计报告
设计要求1.用秒脉冲作信号源，构成数字钟，显示秒、分、时2.具有“对时”功能，即时间可以快速预置3.具有整点提示功能。
一种实现的方法是每到整点时触发“音乐芯片”或每到整点前几秒钟，发出如“的、的、的、答”声音信号。
系统框图设计过程时间显示模块电路可以用3个CD4518作为核心芯片，进行级联，再辅以若干逻辑门，完成进位、置零等功能，CD4518是双十进制计数器，有两个时钟输入端，正好可以满足进位和校时的功能，而不会产生干扰，且有一个置零功能，可以组成六十进制和二十四进制的计数器。
整点报时模块电路用的是555芯片和一块CD4068芯片组成的电2路，555芯片可以接成多谐振荡器，提供交变信号使蜂鸣器发出声音，而整点报时的控制可以用CD4068实现，CD4068是8输入与/与非门，可以在整点之前输出脉冲信号，经过由555芯片组成的多谐振荡器，为其提供一个信号，这样由多谐振荡器输出端可以使蜂鸣器发出“嘀、嘀、嘀”的响声。
秒信号发生器可以用实验箱上的秒脉冲信号代替。
考虑到开关抖动现象，校时模块电路实验实验箱上的按键开关，每输出一个脉冲信号可以改变分个位和十个位，同时考虑到干扰问题，进位接线和校时接线接在不同的时钟输入端。
电路仿真与设计3.1所需芯片及芯片管脚图CD4518 CD4068CD4002 CD40112CD4069 5553.2时、分、秒显示电路模块设计整个电路的的核心芯片是CD4518，它是一个双10进制加法计数器，因此只需要三个芯片，进行级联即可实现两个六十进制和一个二十四进制计数器，再加上一些合适的逻辑门，实现置零和进位。
上图是秒显示电路设计图，右边为秒个位，左边为秒十位，秒个位的电路中置零引脚和时钟输入端CP1必须接地，这是因为CMOS 的引脚不能悬空，否则会影响实验结果，CP0接秒脉冲信号，考虑到秒个位计数到9的时候必须进位，所以在显示0的同时输出一个进位信号，输出是0000，因此可以用一个或非门，当输出是0000的时候提供一个进位信号至秒十位的时钟输入端，秒十位另一个时钟输入端接地，当秒十位计数器计到5时，在输出为0110时提供一个信号到秒十位计数器的置零端，使其实现0110——0000，即六十进制。
仿广播电台整点报时数字钟设计
sel : out std_logic_vector ( 2 downto 0));
END seltime;
ARCHITECTURE fun OF seltime IS
SIGNAL count: STD_LOGIC_vector ( 2 downto 0);
if (reset='0') then
count <= "0000000";
elsif (setmin='0') then
enmin <= clk;
elsif (clk 'event and clk='1') then
if (count(3 downto 0)="1001") then
if (count <16#60#) then
if (count="1011001") then
enmin<='1';
count<="0000000";ELSE
count<=count+7;
end if;
else
count<="0000000";
end if;
elsif (count < 16#60#) then
count <= count+1;
原理图如图2
图2振荡器原理图
这里选用由555构成多谐振荡器，振荡频率为fo=1KHZ
由 f= ；
假定C1=0.1uf,
得到R1=2K；R2=5.1K；
24小时数字时钟设计
转功能（初始为零）
时钟
分钟 进位 信号
分钟
秒钟 进位 信号
秒钟
秒脉冲
图 1 基本原理图 三、 功能描述： 1. 555 定时器秒脉冲产生电路
图 2 秒脉冲产生电路及波形图
2/8
理论计算秒脉冲周期T 0.7 (2R 7 R 6 ) C 4 1.041s
2010 至 2011 学年度下学期
《电子线路 CAD》课程设计
24 小时数字时钟设计
1/8
24 小时数字时钟设计
一、 设计内容： 设计 24 小时数字时钟，要求如下： 1. 具有时、分、秒的十进制数字显示的计时器 2. 具有手动校时、校分功能 3. 通过开关实现小时的 12 进制和 24 进制转换 4. 具有整点报时功能，如 3 点钟响 3 声 二、 基本原理 多谐振荡器、计数器、触发器、门电路以及相关的模拟电路、数字电路知识。
非门 与非门 电阻 电容 单刀双掷开关 电源 五、
14 2 （四输入） ，2 （二输入） 2 （10k 、9.76k ） 2(50nF、100Nf) 3 若干
实验总原理图 运行测试： 1、实验前，开关 J5、J6 处于低电平状态。 2、启动仿真开关后，闭合 T 键，获取秒脉冲电路，计时开始。 3、按下空格键（设置此键目的在于避免报警器在初始状态鸣响） ，使报警 电路处于接通状态，到达整点时，自动实现整点报时。 4、按下 Z 键实现 12 进制和 24 进制转换。 5、按下 F 键实现递增校分电路，按下 S 键实现递增校时电路。 电路优缺点分析及改进 （1） 本电路基本达到了设计要求，尤其是校时、校分电路只用一个单刀 双掷开关即可实现，简单、方便。报警电路设计思路清晰，巧妙利 用分钟进位信号和秒钟时钟相同信号，实现报警。 （2） 本电路也有一些问题。首先，本电路可实现 12/24 进制转换，但是 不能实现实时转换，但是可以通过增加两个计数器，用四个计数器 两两实现 12、 24 进制计数， 通过 8 个单刀双掷开关实现实时计时。
整点报时可调式数字电子时钟的设计
用EDA软件实现整点报时数字式可调电子时钟的设计一、设计目的了解常见中规模数字集成电路的使用方法，包括计数器、显示译码器、多谐振荡器的工作原理及使用方法。
通过组装具有整点报时数字可调电子时钟，了解这类电路的使用技巧及调整方法。
通过对电路板的实际布线焊接检测调试，提高电子技术硬件的基本能力。
二、系统组成1、先用Multisim实现如下系统:本组合电路包括时基多谐振荡器、计数器、十进制译码显示器、发光数码管等部分组成。
各部分组成框图如下：系统组成图2、仿真通过三、单元电路组成原理与参数选择1、多谐振荡器：这里采用最常见的时基电路555组成的周期为1秒的振荡器。
555集成电路的原理及应用可以参见教材，此不重复。
通常选择适当的定时电阻和电容元件使振荡刚好为1秒钟。
多谐振荡器的电路图和NE555的芯片引脚图如下：2、十进制计数器：本系统采用的是十进制计数器7490。
本系统秒钟是用两个7490构成60进制组成。
分钟也是用两个7490构成60进制组成时钟采用两个7490构成24进制计数器组成。
将三个计数器级连起来就构成了电子时钟。
7490的芯片图和真值表如下：（5脚接电源VCC，10脚接地其中1脚和12脚相连）。
X 0 0 X COUNT下面介绍秒钟和分钟连接方法如下图（如果是秒钟14脚则接多谐振荡器555电路的第3脚，如果是分钟14脚则接秒钟的7408（与门）芯片的第3脚。
下面介绍时钟的接法（14脚接分钟的7408的第3脚）：3、7448实现多位数字码显示译（如果是选用共阳极七段数码管则选择7447）7448为七段译码显示器，其功能可详细参见数字电路书。
它实现的功能是把7490输出的（QA、QB、QC、QD）实现译码驱动七段共阴极数码显示它的接法如下：7448的8引脚接第，16脚接电源。
7490的3脚接7480的输出引脚输出高电平时控制计数器时及时清零。
4、LED数码显示管数码显示管是7段显示器，其内部有八个LED发光二极管，7个组成7段显示，一个为小数点指示。
24时制数字电子钟设计
实验八 综合设计实验——设计24时制数字电子钟一、实验方案数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置.它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有闹钟功能和报时功能.。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成.干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、整点报时电路、闹钟电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现.将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲.“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”.“时计数器”采用24进制计时器，可实现对一天24小时的累计.译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过LED 七段显示器显示出来.整点报时电路及闹钟电路是根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时.（由于EWB 元件中没有扬声器，故电路中一红色小灯泡代替）。
二、系统框图三、数字时钟的原理图：1、信号源及分频器信号源及分频器是数字电子中的核心，其作用是信号源产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲。
由于实验室的信号源可提供10Hz 的信号，故要分频成1hz。
74290的引脚图74290的功能表分频电路的仿真图为：2、振荡器(如果要做成一个独立的电子时钟，则要一个能自动产生信号的电路，即振荡电路)振荡器是数字电子中的核心，其作用是产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲。
我们有三种选择，即石英晶体振荡器、集成逻辑门与RC组成的时钟源振荡器和由集成电路定时器555和RC组成的多谐振荡器。
基于ISD1110语音报时数字钟的设计
基于ISD1110语⾳报时数字钟的设计基于ISD1110语⾳报时数字钟的设计摘要：随着信息时代的不断发展和进步，语⾳芯⽚的普及，语⾳播报被⼴泛应⽤于⼤型商场、公交车、医院、银⾏等公共场所，并且⾯向家庭个⼈使⽤的⽅向发展。
语⾳报时具有准确、定时、快速的性能将为⼈们提供更加快捷、便利的⽣活。
本⽂采⽤AT89C51单⽚机为核⼼构成的语⾳报时功能的数字钟。
该系统操作简单，⽅便，可随时调节时间，制定时间报时。
系统采⽤语⾳芯⽚ISD1110和⽶头组成了语⾳录放模块；采⽤时钟芯⽚DS1302和32768HZ晶振组成了时钟模块；采⽤液晶LCM128645ZK实现了显⽰模块；通过按键和各模块的组合实现了良好的语⾳录放功能。
语⾳报时数字钟各性能指标良好，可靠性、准确性提⾼。
关键词：单⽚机AT89C51语⾳芯⽚ISD1110时钟芯⽚DS1302液晶显⽰器LCM128645ZK前⾔：在幼⼉园、⼩学、中学、⼤学，我们经常会听到雷鸣般的铃声，把我们从睡梦中振醒，有可能会影响我们的情绪，时刻都保持在紧张的状态。
特别是对正在长⾝体的⼩朋友极为不利，他们需要温和亲切带语⾳功能的⼩铃声提醒。
为此，本项⽬就是针对在校园范围内课间铃声进⾏改装设计的。
本⽂内容分为四个部分：第⼀部分，系统的设计⽅案，由设计要求、功能分析和设计框图来说明；第⼆部分，系统硬件电路的设计，从ISD1110语⾳芯⽚、DS1302时钟芯⽚、LCM128645ZK液晶显⽰的⼯作原理及应⽤，还有硬件电路图设计来阐述；第三部分，系统软件的设计，结合语⾳模块、时钟模块、液晶显⽰模块来进⾏编写程序，实现ISD语⾳报时数字钟的功能；第四部分，系统调试，从器件采购、布置电路，进⾏焊接，最后进⾏软硬件调试。
1系统的设计⽅案1.1系统的设计要求1）以MCS-51系列单⽚机AT89C51为核⼼器件组成⼀个语⾳报时系统。
2）系统具有标准的⽇历/时钟，即年、⽉、⽇、星期、时、分和秒。
3）系统显⽰器采⽤LCM128645ZK液晶显⽰器显⽰年、⽉、⽇、星期、时、分和秒。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字系统设计实习报告
课题 : 报时式数字钟的设计
系别：自动化
班级学号： 10－1（25）
**：***
指导老师：**
2012.5.28-6.1
北华大学电气信息工程学院
目录
一、前言 (3)
二、题目设计要求 (4)
三、方案设计 (5)
四、电路图 (10)
五、合成波形 (11)
六、实习心得 (14)
七、参考文献 (15)
前言
一、软件介绍
Max+plus II开发软件是美国Altera公司自行设计的的第三代PLD开发系统。
Altera是世界上最大可编程逻辑器件的供应商之一。
Max+plus II界面友好，使用便捷，在Max+plus II上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程。
主要特点介绍如下。
1、提供开放性的界面
Max+plus II支持Cadence,Exemplarlogic,Mentor
Graphics,Synplicty,Viewlogic和其他公司所提供的EDA工具接口。
2、提供与PLD器件结构无关的设计环境
Max+plus II系统的核心Complier支持Altera公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Classic可编程逻辑器件，提供了世界上唯一真正与结构无关的可编程逻辑设计环境。
使用者无需精通器件内部的复杂结构，只需用自己熟悉的设计输入工具，如原理图或硬件描述语言进行设计。
Max+plus II将这些设计转换为目标结构所需求的格式，设计处理一般在数分钟内完成。
3、完成集成化
Max+plus II的设计输入、处理与校验功能全部集成在统一的开发环境下，这样可以加快动态调试、缩短开发周期。
4、丰富的设计库
Max+plus II提供丰富的库单元供设计者调用，其中包括74系
列的全部器件和多种特殊的逻辑功能（Macro-Function）以及新型的参数化的兆功能（Mage-Function）模块库。
Max+plus II软件还允许设计人员添加自己认为有价值的宏功能模块，充分利用这些逻辑功能模块，可大大减少设计工作量。
5、模块工具化
设计人员可以从各种设计输入、处理和校验选项中进行选择从而是使设计环境用户化。
6、硬件描述语言
Max+plus II软件支持各种硬件描述语言(HDL)设计输入选项，包括VHDL、VerilogHDL和Altera自己的硬件描述语言ADHL。
二、题目设计要求
设计并制作一台能显示小时、分、秒的数字钟。
具体要求如下：
1、完成带时、分、秒显示的24h计时功能；
2、能完成整点报时功能，要求当数字钟的分和秒计数器计到59min51s时，驱动音响电路，四高一低，最后一声高声结束，整点时间到；
3、完成对“时”和“分”的校时，并能对秒计数器清零。
三、方案设计
1 数字钟的原理及组成框图
该数字钟由振荡器、分频器、秒计数器、分计数器、小时计数器、校时电路、报时电路和显示电路等几部分组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计时器。
每累计60s发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”业采用60进制计数器，每累计60min，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可实现对一天24h的累计。
整点报时电路是根据计时系统输出状态产生一个脉冲信号，然后去触发音频发声器实现报时。
校时电路是用来对“时”、“分”显示数字进行校对调整。
计数器清零是对“秒计数器”进行清零。
其组成框图如图1所示。
2 设计过程
（1）、秒、分、时计数器电路设计
秒、分计数器为60进制计数器，小时计数器为24进制计数器。
实现这两种模数的计数器采用中规模集成计数器74LS160，分两级构成。
下面讨论60和24进制计数器的电路构成和工作原理。
●60进制计数器
由74LS160构成的60进制计数器如图2所示。
将一片74LS160设置成10进制加法计数器，另一片设置成6进制加法计数器。
两片74LS160按同步置数发串接而成。
秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲。
图2电路，既可以作为秒计数器，业可作为分计数器。
图2 60进制计数器
●24进制计数器
同理当个位计数状态为Q3Q2Q1Q0=0011,十位计数器状态为
Q3Q2Q1Q0=0010时，要求计数器规零。
通过把个位Q0Q1、十位Q1进入与非门后的信号送到个位、十位计数器的置数端，使计数器清零，从而
构成24进制计数器，如图3所示。
图3 24进制计数器
3、校时电路
校时电路时数字钟不可缺少的部分，每当数字钟显示与实际时间不符时，需要根据标准时间进行校时。
简单有效的校时电路如图4所示。
该电路针对分计时脉冲和时计时脉冲进行控制，达到校时的目的。
控制后对应的分计时脉冲位CM，时计时脉冲位CH。
或非门的输出和与门的输出接入一个或门来控制分计数器脉冲输入端。
脉冲信号置1时，正常工作；置0时，实现对分的校对，每来一个上升沿，分计数器就向上加一进行校时。
图4 校时电路
4、整点报时电路
一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒。
根据要求,电路应在整点前10秒钟内开始整点报时,即当时间在59分51秒到59分59秒期间时,报时电路报时控制信号。
当数字钟的分和秒计数器计到59min51s时，驱动音响电路，四高一低，最后59min59s一声高声结束，整点时间到。
高声接入1024Hz的高频信号，低声加入512Hz的低频信号给以控制。
图5 报时电路
5 元件清单
所用元器件：直流电源、或门、与门、非门、与非门、74LS160计数器（其中74LS160 是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器,功能表如下：
表1 74ls160功能表
管脚结构如下：
）
Q0 Q1 Q2 Q3 C
S1
S274LS160
CP D0 D1 D2 D3LD R D
四、电路图。