多路选择器实验报告
推荐-设计二选一多路选择器实验报告 精品
实验报告课程名称：FPGA设计及应用实验项目：设计二选一多路选择器实验时间：20XX年4月1号实验班级：12电子信息工程X班指导教师：李XX二〇〇四年四月十三日广东技术师范学院实验报告学院：电子与信息学院专业：电子信息工程班级：12电本X班成绩：姓名：学号：20XX0442430 组别：组员：实验地点：工业中心实验日期： 4.01 指导教师签名：实验七项目名称：设计二选一多路选择器一、实验目的和要求设计二选一多路选择器：通过简单完整而典型的VHDL设计，初步了解VHDL表达和设计电路的方法并对由此而引出的语言对象和语言规则加以有针对性的说明。
二、实验步骤预习情况操作情况考勤情况数据处理情况1、创建新的工程，步骤如下：2、创建新的文件3、用VHDL语言根据实验要求的功能编写代码4、编译5、引脚分配6、链接数据线，下载程序三、实验源代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux21a ISPORT(a,b:IN BIT;s:IN BIT;y:OUT BIT);END;ARCHITECTURE one OF mux21a ISBEGINy<=a WHEN s='0' ELSE b;END ARCHITECTURE one;四、实验结果与总结1、通过本节上机实验，加深了解了VHDL语言现象和语句规律。
2、程序很简单，按照示例程序输入没有什么错误。
主要是通过这个简单程序了解了仿真的全过程。
3、实验后基本能从整体上把握VHDL程序的基本结构和设计特点。
掌握固定表达句式。
实验1 多路选择器
激励代码解释： `timescale 10 ns/ 1 ps module mux21_vlg_tst();
reg a; reg b; reg s; wire y;
// 设置时间尺度和时间精度 // 测试代码的端口参数列表为空 // 输入变量声明为 reg 型变量
// 输出变量声明为 wire 型变量
always 语句块的使用
always 块的语句格式如下： always @（<敏感事件列表>）
各可执行的语句； …… 其中敏感事件列表中列出了所有影响 always 块中输出的信号清单，也就是 说，如果敏感事件列表中的任何一个变量发生了变化，都要执行 always 语句块 中的语句。如 always @ (a or b or s)表示：只要 a、b、s 中的任何一个变量发生了 变化，就立刻执行 always 语句块中的语句。 为了方便起见，敏感列表也可以用“*”代替，如 always @ (*)， （*）号将 自动包含 always 语句块中右边的语句或条件表达式中的所有信号。如程序清单 2， 只要 always 语句块中表达式右边出现的变量 a 和 b，或者条件表达式中出现的变 量 s，这三个变量中的任何一个变量发生了变化，就立刻执行 always 语句块中的 语句。 always 语句还有另外一种形式，即：always 后面不带任何有关敏感事件列表
实验七4选1多路选择器设计实验(DOC)
实验七 4 选1多路选择器设计实验一、实验目的进一步熟悉Quartusll 的VHDL 文本设计流程、组合电路的设计仿真和测试。
二、实验原理四选一多路选择器设计时，试分别用IF_THEN 语句、WHEN_ELSE 和CASE 语句的表达方式写出此电路的 VHDL 程序，要求选择控制信号S1和s2的数据类 型为 STD_LOGIC;当 s1= ‘ 0'，s0= ‘0' ； s1= ‘O', s0= ‘1’ ; s1= ‘ 1' , s0= ‘O ' 和 s1= '1', sO= ‘1'时，分别执行 y<=a 、y<=b 、yv=c 、y<=d 。
三、程序设计其示意框图如下：其中输入数据端口为a 、b 、c 、d ，s1、s2为控制信号，丫为输出。
令 sOs1= “ 00” 时，输出 y=a ； 令 sOs1= “ 01” 时，输出 y=b ; 令 sOs1= “ 10” 时，输出 y=c ； 令 sOs1= “ 11'时，输出 y=d ;厂a 输入 < b 数据 c I dsOs1真值表如下:4选1-------- y数据选择器四、VHDL仿真实验(1)用IF_THEN语句设计4选1多路选择器1. 建立文件夹D： \alteral\EDAzuoye\if_mux41, 启动QuartusII 软件工作平台，打开并建立新工程管理窗口，完成创建工程。
New Project WD i rectorv； Nafpe L Top-._evel Entity .page 1 QT5What is the working directory fm this project?0:\altera\E DAsuoye\^_muw41What is the n^me of this project?| muK41What is the n^me of the top-level design entity for this project? This name is casesensitive and must sKactly mart ch the sriit> name in the design file.mu«41 ...U se Existing Project Settings ...图 1 利用New Project Wizard 创建工程mux412. 打开文本编辑。
完整版四选一多路选择器试验报告
实验报告学院：电气工程学院班级: 专业：电子信息工程“所有程序〞 一 “ Altera 〞 一 “ Quartus II 9.0〞 “Quartus II 9.0(32bit )Q 启动软件.2 .选择 “File 〞 一 “New Project Wizard 〞,出现 “Introduction 〞 页3 .单击“Next〞按钮,进入工程名称的设定、工作目录的选择.4 .在对话框中第一行选择工程路径；第二行输入工程名,第三行输入顶层文件的实体名6 .新建设计文件,选择“File |New 〞 ,在NeW 寸话框中选择Device DesignFiles 下的Verilog File ,单击OK 完成新建设计文件.7 .在新建设计文件中输入Verilog 程序.8 .结果仿真编写四选一电路的VHDL 弋码并仿真,编译下载验证:实验程序：LIBRARY IEEE;USE IEEE. STD_LOGIC_1164.ALL;ENTITY mux4 ISPORT (input: IN STD_LOGIC_VECTOR (3 DOWNTO 0);sel: IN STD_LOGIC_VECTOR (1 DOWNTO 0);y ： OUT STD_LOGIC);END mux4 ;ARCHITECTURE rtl OF mux4 ISBEGINPROCESS (input, sel)BEGINIF (sel= "00〞)THENy<= input (0);ELSIF (sel= "01")THENy<= input (1);1.选择“开始〞 面, 如下列图,该页面介绍所要完成的具体任务.ELSIF (sel= “10〞)THENELSE END IF;END PROCESS;END rtl;二：程序运行图:LIBRARY IEEE TOSE- ITEE . STD LOGTC i 1.ALLj■ ENTITY aiucial 15S PC®LT(ifil!rtlt ： TN 5TD_XX>GTC_VECTOR ( 3 DCffiiTC ?)； a r b:I^STD2tMIC?ysCOT STD_DOGICJ j|E=iD ENTITYS ARTHTTEZTTTRH rtl CF ir ：^J£4al 15SIGNAL 5elsSTD_L©GIC -_VECTOR (1 BWNTO .?事■ BEGIN,FRCCE55(ZLnpUT ；/ aeL) IS BEGIPTIF {S*l-"0O*)ZMEM input (O);ELSXFI3el="OZe > 二三E¥kmm ?工? wE^SXF I ael-"10*P TH£^y<-i npuiE ?学〉:yc-lnpuEqm)：END IFJEND PR&Cr35：END ARCHITECTTURE rrl ::波形图:y<= input (2)； Ey<= input (3);本次实验学习了组合逻辑电路、编码器的功能与定义,学习了Verilog和VHD语言,同时熟悉了利用Quartus II开发数字电路的根本流程和Quartus II 软件的相关操作,学会了使用Vector Wav被形仿真.实验过程中也遇到了很多自己不能解决的问题,在同学和老师的帮助下算是知道问题的所在,有待在今后的学习中不断完善.指导教师意见签名：年月日实验总结。
实验一 2选1多路选择器1
本科学生综合性实验报告学号114090317 姓名李明旭学院物电学院专业、班级11电子实验课程名称电子设计自动化（EDA实验）教师及职称罗永道（副教授）开课学期2013 至2014 学年下学期填报时间2014 年05 月06 日实验序号 1 实验名称 2选1多路选择器及其VHDL 描述 实验时间 2014年05月04日实验室同析3栋楼114一．实验预习 1.实验目的:(1) 掌握2选1多路选择器的工作原理；(2) 掌握VHDL 编程语言的使用和设计方法；(3) 掌握Quartus II 软件的使用和工程的开发流程。
2．实验原理、实验流程或装置示意图：在数字电路中2选1多路选择器具备了组合逻辑电路的简单性和经典性的特征。
本实验以此电路模块来学习对应的VHDL 表达及其设计，同时练习使用Quartus II 软件的开发流程。
2选1多路选择器（假设此模块的器件名是mux21a ）的电路模型或元件图如图1所示。
图中，a 、b 是两个数据选择通道输入端口；s 是通道选择控制信号端；y 是数据输出端；当s 取值分别为0和1时，输出端y 将分别输出来自输出口a 和b 的数据。
此选择器对应的逻辑电路图2，可以认为是此多路选择器的内部电路结构。
图1 mux21a 实体NOTinstAND2inst3AND2inst4OR2inst5VCCaINPUTVCCbINPUT VCCsINPUT yOUTPUT图2 mux21a 结构体3．实验设备及材料电脑一台，QuartusII 实验平台4．实验方法步骤及注意事项实验方法步骤：（1）打开计算机；（2）打开Quartur II软件，编写和调试实验代码，然后进行试验仿真。
注意事项：实验过程中认真分析实验原理编写代码，防止书本、书包等物品与实验设备接触，以免造成不必要的麻烦。
二．实验内容1．实验现象与结果2选1多路选择器的VHDL描述1：entity mux21a isport(--定义输入输出端口a:in bit;b:in bit;s:in bit;y:out bit);end entity mux21a;architecture one of mux21a is beginy<=a when s='0'else b;end architecture one;编译报告为：其仿真波形如下所示：其中a，b，s，都分别赋给不同频率的时钟信号RTL图为：符号图为：2选1多路选择器的VHDL描述2：library ieee;use ieee.std_logic_1164.all;entity mux21a isport (a,b,s:in std_logic;y:out std_logic );end entity mux21a;architecture one of mux21a issignal e:std_logic;signal d:std_logic;begind<=a and (not s);e<=b and s ;y<=d or e;end architecture one;编译报告为：其仿真波形如下所示：RTL图为：符号图为：2选1多路选择器的VHDL描述3：library ieee;use ieee.std_logic_1164.all;entity mux21a isport(a,b,s:in std_logic;y:out std_logic);end entity mux21a;architecture one of mux21a isbeginprocess(a,b,s) beginif s='0' then y<=a;else y<=b;end if;end process;end architecture one ;编译报告为：其仿真波形如下所示：RTL图为：符号图为：2．对实验现象、实验结果的分析及其结论从三个仿真波形都可以看出当s=0时y=a，s=1时y=b。
EDA---多路选择器的设计实验
多路选择器的设计实验一．实验项目多路选择器的设计二．实验目的1.进一步熟悉Quartus II的VHDL文本设计流程，组合电路的设计仿真和硬件测试。
2.通过用VHDL设计一个4选1的多路选择器，掌握使用VHDL输入方式，进行FPGA/CPLD电路设计的方法。
3.熟悉多路选择器的功能。
三．实验设备及工具Quartus II 18.1四．实验内容与步骤1.准备工作：创建Quartus II项目。
2.设计输入：采用HDL输入方式。
新建文件（菜单File/ New...）选择VHDL文件类型（VHDL File），扩展名*.vhd，输入VHDL设计的代码，文件存盘。
3.编译、综合：在Processing菜单选择Start Compilation 项自动进行编译。
4.进行仿真：功能仿真、时序仿真。
新建“激励信号”的波形文件：（菜单File/New...）选择波形文件类型（Wector Waveform File）选择要仿真的节点：在“Name”列空白处，右键菜单，如上图所示。
选择菜单“Insert Node or Bus...”，在对话框选择“Nodes Finder”按钮根据过滤条件，列出节点名称：List选择节点 OK根据需要编辑输入端口“激励信号”的波形注意：保存波形文件，默认文件名即可。
运行仿真工具：如果仿真没有错误，则完成后自动打开仿真结果的波形窗口（仿真报告窗口）。
检查仿真波形是否正确：注意，需要人工判定结果，是否跟设计要求相符。
5. 器件编程：把设计下载到目标电路上，用实际器件验证设计是否正确。
正确连接下载线（电脑和目标电路板之间）在Tools 菜单内选择Programmer项（或者按钮），出现编程器窗口。
指定下载电缆类型：Byte Blaster、USB Blaster等。
选择下载（配置、烧录）方式：JTAG、AS等下载的目标文件：*.sof、*.pof勾选“Program/Configure”，CPLD器件可以选择加密器件点击Start按钮，开始下载五. 实验结果及结果分析多路选择器的代码：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY A ISPORT(h,i,j,k : IN STD_LOGIC;x,y : IN STD_LOGIC;z : OUT STD_LOGIC);END ENTITY A;ARCHITECTURE BHV OF A ISSIGNAL S :STD_LOGIC_VECTOR(1 DOWNTO 0); BEGINS <= x & y ;PROCESS(x,y)BEGINCASE (S) ISWHEN"00"=> z<=h;WHEN"01"=> z<=i;WHEN"10"=> z<=j;WHEN"11"=> z<=k;when OTHERS => NULL ;END CASE;END PROCESS;END ARCHITECTURE BHV ;多路选择器的编译：多路选择器的仿真：结果分析：a,b,c,d是4个输入端口，s1和s0为通道选择控制信号端，y为输出端。
数电 实验四 数据选择器及其应用 实验报告
数电实验四数据选择器及其应用实验报告一、实验目的1. 了解数据选择器的原理和设计方法；2. 学会使用74LS138和74LS151等多位数据选择器；3. 掌握数据选择器在逻辑电路中的应用。
二、实验器材和器件1. 万用表2. 示波器3. 计算机、PSpice、Multisim4. 实验电路板、电路图5. TTL集成电路：74LS138、74LS151三、实验原理数据选择器(Data Selector)是用于在多个数据中选择一个或者少数几个数据的组合逻辑电路，也叫做多路选择器(Multiplexer)。
数据选择器可用于控制信号的选择，实现对信号进行分时复用、多路数据选通等功能。
常见的数据选择器有8选1、16选1等。
常用的数据选择器有两种类型：1.位选型数据选择器2.数据选型数据选择器1. 位选型数据选择器位选型数据选择器是指选中或分配单元的控制时使用二进制码，用来控制选通信号的输入。
2. 数据选型数据选择器数据选型数据选择器是由一个或多个数据信号为输入，它们与二进制控制信号一起给出n个数据信号的任意线性组合输出，通过对选择信号的控制，能够把其中的一路信号送到输出端。
例如，74LS151是一种8选1数据选择器(DMUX)，它有8个输入端和1个输出端，还有3个控制端。
其中，控制端包括1个使能端(ENABLE)和2个选择端(A、B)。
输入端用来输入8个数据信号，而输出端则输出选择信号。
控制端用来输入控制信号，用来选择哪个输入端的数据信号送到输出端。
对于74LS151，控制信号的值决定了从哪个输入信号读取数据。
A B EN Y0 0 1 I00 1 1 I11 0 1 I21 1 1 I30 0 0 Z对于74LS138，3个控制信号的值决定了哪个输入信号将被传输到输出端口。
当输出选通(ENABLE=1)时，选通输出的某一输入的高电平(或低电平)基本上与输入选通指定的控制端台，关心。
实验4.2：8位数字式LED显示器应用通过构建逻辑电路，使用74LS151实现8位数码管的控制。
4选1多路选择器和8位加法器实验报告
《电子设计自动化》课程实验报告
（2）选择配置器件的工作方式。
（3）选择配置器件和编程方式。
（4）选择目标器件引脚端口状态。
四、全程综合与编译
（1）启动全程编译。
五、时序仿真
（1）打开波形编译器。
（2）设置仿真时间区域。
设定整个仿真域的时间为50us。
（3）波形文件存盘。
（4）将工程MULT4B的端口信号节点选入波形编译器中。
（5）总线数据格式设置和参数设置。
（6）编辑输入波形数据（输入激励信号），编辑好输入波形。
（7）仿真器参数设置。
（8）启动仿真器。
（9）观察仿真结果。
5.1.1 4选1多路选择器（Timing）
5.1.2 4选1多路选择器（Functional）
5.1.3 4选1多路选择器综合结果
将end time设为100ns，可得更加清晰的时延效果图：5.1.4 4选1多路选择器（Timing）
5.1.5 4选1多路选择器（Functional）
5.2.1 8位加法器（Timing）
5.2.2 8位加法器（Functional）
5.2.3 8位加法器综合结果
同理将end time设为100ns，可得更加清晰的时延效果图：5.2.4 8位加法器（Timing）
5.2.4 8位加法器（Functional）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
四选一多路选择器 RTL
实验操作成绩（百分制）__________
实验指导教师签字：__________
三、 实验结果与讨论： 1．数据处理及实验结果分析： 在设计的 4 选 1 多路数据选择器中输入数据端口为 a、b、c、d;s1、s0 为控制 信号 Y 为输出。对于波形图的分析如下： 令 s1s0=“00”时，输出 y=a； 令 s1s0=“01”时，输出 y=b； 令 s1s0=“10”时，输出 y=c； 令 s1s0=“11’ 时，输出 y=d； 结果是完全吻合 4 选 1 多路数据选择器的实际功能。
实验报告
课程名称：逻辑设计与 FPGA 项目名称： 多路选择器的设计 姓名： 专业：微电子 班级：13 微电子学号： 同组成员
实验日期 2015 年 10 月 一、 实验预习部分： 1．实验目的：熟悉 QuartusII 的 VHDL 文本设计流程、组合电路的设计仿真和测 试。
2．实验原理：选择器用于数字信息切换，4 选 1 可用于 4 路信号的切换，它有 4 个信号输入端，2 个信号选择输入端，1 个信号输出端，选择信号的状态不同 时，就可以使 4 路输入信号中的 1 路与输出信号端接通。输入端可选用开关或 按钮，输出连接 LED 以方便直观显示。
library IEEE; use IEEE.std_logic_1164.all; entity mux41a is port (a,b,c,d,s0,s1:in std_logic; y:out std_logic); end entity mux41a; architecture bhv of mux41a is signal S: std_logic_vector (1 downto 0); begin S<=s1&s0; y<=a when S="00" ELSE b when S="01" ELSE c when S="10" ELSE d; END bhv;
输入用开发板的按键代替，输出用开发板的 LED 灯代替，然后在开发板上的测试 也是跟仿真上的功能吻合。
2．实验改进、心得体会及思考题3： 实验心得：通过这次 4 选 1 多路选择器实验。熟悉了 QuartusII 的 VHDL 文本设计流程、组合电路的设计仿真和测试。也了解了一些关于开发板如何烧 写程序的步骤。也大概了解了如何使用开发板。 在往软件的使用。
源程序如下 LIBEARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux41a IS PORT (a,b,c,d,s0,s1:in std_logic; y:out std_logic); END ENTITY mux41a; ARCHITECTURE bhv OF mux41a IS SIGNAL S: std_logic_vector (1 downto 0); Begin S<=s1&s0; PROCESS (a,b,c,d) begin CASE(s) is when"00"=> y<=a; when"01"=> y<=b; when"10"=> y<=c; when"11"=> y<=d; when others =>null; END CASE; END PROCESS; END ARCHITECTURE;
5．注意事项1：所有实验数据放入一个文件夹内，并且不要把文件夹放在系统盘 上，实验结束后备份好实验数据，以备教师随时查阅。
实验预习成绩（百分制）__________
实验指导教师签字：__________
二、 实验过程记录部分： 1．实验过程记录：打开软件，参考书上的步骤进行程序输入，仿真实验。最后 把程序烧写进去开发板，验证。 2．实验现象及原始数据记录2：
library IEEE; use IEEE.std_logic_1164.all; entity mux41a is port (a,b,c,d,s0,s1:in std_logic; y:out std_logic); end entity mux41a; architecture bhv of mux41a is signal S: std_logic_vector (1 downto 0); begin S<=s1&s0; PROCESS (s1,s0) BEGIN IF（S="00"） THEN y<=a; ELSIF（S="01"） THEN y<=b; ELSIF（S="10"） THEN y<=c; ELSE y<=d; END IF; END PROCESS; END bhv;
实验报告成绩（百分制）__________ 实验指导教师签字：__________日期：___________
3．实验仪器：1、 PC 机 1 台 4．实验步骤及方法：
2、 QuartusII 系统 3、 开发板 1 块
1）新建一个文件夹，用来放置实验生成的文件。 2）创建工程。File→New Project Wizard→选择放置文件的文件夹并命名工程 →选择芯片 Cyclone Ⅲ下面的 EP3C16F484C6 芯片→Finish. 3）输入源程序。打开 QuartusII，依次选择 File→New→VHDL File→Save As （保存的文件名与实体名一致） 4）输入波形信号。File→New→Vector Waveform File→View→UtilityWindows →Node Finder→Filter→Pins:all→List→添加所有管脚→输入波形→Save As 5）仿真。设置功能型仿真，然后做好相关设置，仿真输出波形。截图记录数据。 6）实物验证。连接开发板到电脑，烧写程序到开发板，最后验证 4 选 1 多路数 据选择器。 7）换用另外的程序，继续烧写程序到开发板，比较不同 VHDL 下的 4 选 1 多路数 据选择器。