实验三8选1数据选择器实验报告
八选一数据选择器
学生实验报告实验课名称：VHDL硬件描述语言实验项目名称：八选一数据选择器专业名称：电子科学与技术班级：电科一班学号：3205080117学生姓名：刘海涛教师姓名：程鸿亮____2010____年___11_月___6_日组别 5 同组同学王帅周全实验日期2010年11月6 日实验室名称________成绩_____一、实验名称：八选一数据选择器二、实验目的与要求：设计一个8选1的数据选择器，初步掌握QuartusII软件的使用方法以及硬件编程下载的基本技能。
三、实验内容:1.通过VHDL编程，实现一个数据选择器，要求有8位数据输入端，1位数据输出端，通过3位地址输入信号寻址，并具有输出使能功能。
首先在QuartusII上进行功能和时序仿真，之后通过器件及其端口配置下载程序到SOPC开发平台。
如图所示：d0～d7为数据输入端；本实验用实验平台的拨动开关实现8位输入信号(d0～d7)：g为使能端，高电平有效； a[2..0]为地址输入端；用实验平台的按键8,7,6实现地址信号和键3实现使能信号：y为输出端。
本实验输出采用LED发光阵列的LED12。
注：要求非使能或是无效地址状态时，y输出0。
首先在QuartusII上进行功能和时序仿真，之后通过器件及其端口配置下载程序到SOPC开发平台中。
2.操作步骤：1.在quartus建立工程，选择好相关器件（本实验用到的开发器件为cyclonell EP2C35F484C8），新建VHDL文件，输入相关实验的代码。
2.编译成功后，建立矢量波形文件，然后依次进行相应的功能仿真和时序仿真。
3.仿真结束后，参照开发系统所给的I/O端口映射表，通过开发平台上每个I/O器件附近的I/O编号，在映射表中找到相应的引脚名，进行引脚的锁定。
4.编译下载通过对话框中的Hardware Setup按钮，选择下载设备：USB-Blaster 进行下载仿真。
四、实验条件：1. WindowsXP操作系统2. QuartusII EDA开发系统3. 杭州康芯SOPC硬件开发平台五、实验原理：1.算法流程：八选一数据选择器执行对8个数据源的选择，d0,d1,d2,d3,d4,d5,d 6,d7 定义为七个数据输入端口作为数据输入端。
实验三 组合逻辑电路
实验三组合逻辑电路(常用门电路、译码器和数据选择器)一、实验目的1．掌握组合逻辑电路的设计方法2．了解组合逻辑电路的冒险现象与消除方法3．熟悉常用门电路逻辑器件的使用方法4．熟悉用门电路、74LS138和74LS151进行综合性设计的方法二、实验原理及实验资料（一）组合电路的一般设计方法1．设计步骤根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电路时要完成的工作。
组合逻辑电路的一般设计步骤如图3.1所示。
图3.1 组合逻辑电路的一般设计步骤设计组合逻辑电路时，通常先将实际问题进行逻辑抽象，然后根据具体的设计任务要求列出真值表，再根据器件的类型将函数式进行化简或变换，最后画出逻辑电路图。
2. 组合电路的竞争与冒险（旧实验指导书P17～20）（二）常用组合逻辑器件1．四二输入与非门74LS0074LS00为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.2所示。
它共有四个独立的二输入“与非”门，每个门的构造和逻辑功能相同。
图3.2 74LS00引脚排列及内部逻辑结构2．二四输入与非门74LS2074LS20为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.3所示。
它共有两个独立的四输入“与非”门，每个门的构造和逻辑功能相同。
图3.3 74LS20引脚排列及内部逻辑结构3．四二输入异或门74LS8674LS86为双列直插14脚塑料封装，外部引脚排列和内部逻辑结构如图3.4所示。
它共有四个独立的二输入“异或”门，每个门的构造和逻辑功能相同。
图3.4 74LS86引脚排列及内部逻辑结构3．3线－8线译码器74LS13874LS138是集成3线－8线译码器，其功能表见表3.1。
它的输出表达式为i A B iY G G G m 122（i ＝0，1，…7；m i 是最小项），与基本门电路配合使用，它能够实现任何三变量的逻辑函数。
74LS138为双列直插16脚塑料封装，外部引脚排列如图3.5所示。
实验三8选1数据选择器实验报告
实验三、八选一数据选择器一、实验目的：1. 熟悉Quartus 116.0 软件的使用和FPGA设计流程2. 用VHDL语言进行八选一数据选择器的设计二、实验步骤：一.建立文件夹：在D盘“xingming ”的文件夹下建立一个名为“ choice8 ” 的文件夹。
二.建立新工程1. 双击桌面上Quartus II6.0 的图标，启动该软件。
2. 通过File => New Project Wizard … 菜单命令启动新项目向导。
在随后弹出的对话框上点击Next按钮，在What is the working directory forthis project 栏目中设定新项目所使用的路径：D:\xi ngmi ng\choice8 ;在What is the name of this project 栏目中输入新项目的名字:choice8 ,点击Next按钮。
在下一个出现的对话框中继续点击Next,跳过这步。
3. 为本项目指定目标器件：选择器件系列为ACEX1K选择具体器件为EP1K30TC144-3 1728 24576 ,再点击Next。
在弹出的下一对话框中继续点击Next ,最后确认相关设置，点击Finish按钮，完成新项目创建。
设计输入1. 建立一个VHDL文件。
通过File => New 菜单命令，在随后弹出的对话框中选择VHDL File 选项，点击0K按钮。
通过File => Save As 命令，将其保存，并加入到项目中。
2.在VHDL界面输入8选1数据选择器程序，然后通过File => Save As 命令保存。
也玄cbtoBceff. vhd Compilalion R eport - FI GV* Summa屮 | 吏LIBRARY IEEE;USE IEEE.STDLOGIC1164-ATL;USE ZE EK . STD_. AJLL ;USE Tf：EE . STD^LOGre^UNSTGNEn.AT.L;E：MT?ITY cHoice T SPORT [ : 7 5J BIX ;5 : TN 2IT_vec V or (2downto ;V : OUT BIT-);END ENT TTY clioiceS ;ARCHIT E CTURE one OF choice8 ISBEGINy <J-A V JHEM s—FF OOO W EL3E_L巳a=忡00丄忡ELSEiS C-=rr OlO Fr ELSEd.W ME?J 5=ELSE吕WHE7J 3=r Oh ELSEf3=ELSEQ WHEN 3—Fr lZO，rr ELSEh■END匸:二已■■四．综合适配1. 选择Processing =>Start Compilation 命令, 检查发现无程序语法错误。
数据选择器及应用
数据选择器及应用一、实验目的1、掌握中规模集成数据选择器的逻辑功能及使用方法2、学习用数据选择器构成组合逻辑电路的法二、原理说明数据选择器又叫“多路开关”，在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端，其功能类似一个多掷开关，如图8-2-3-1所示。
图中有四路数据D0～D3，通过选择控制信号A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。
数据选择器是目前逻辑设计中应用较为广泛的组合逻辑部件，常见电路有2选1、4选1、8选1、16选1等。
1、八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图8-2-3－2，功能如表8-2-3－1。
选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，为使能端，低电平有效。
图8-2-3－1 4选1数据选择器示意图图8-2-3－2 74LS151引脚排列表8-2-31 74LS151功能表输入输出A2 A1 A0 Q1 × × × 0 10 0 0 0 D00 0 0 1 D10 0 1 0 D20 0 1 1 D30 1 0 0 D40 1 0 1 D50 1 1 0 D60 1 1 1 D71.使能端＝1时，不论A2～A0状态如何，均无输出（Q＝0，＝1）多路开关被禁止。
1.使能端＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选择D0～D7中某一个通道的数据输送到输出端Q。
如：A2A1A0＝000，则选择D0数据到输出端，即Q＝D0。
如：A2A1A0＝001，则选择D1数据到输出端,即Q＝D1，其余类推。
2、双四选一数据选择器74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。
引脚排列如图8-2-3－3，功能如表8-2-3－2。
、为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。
数据选择器实验报告
实验三数据选择器实验人员：班号：学号：一、实验目的(1) 熟悉并掌握数据选择器的功能。
(2) 用双4选1数据选择器74LS153设计出一个16选1的数据选择器。
(3) 用双4选1数据选择器74LS153 设计出一个全加法器。
二、实验设备数字电路实验箱，74LS00，74LS153。
三、实验内容(1) 测试双4选1数据选择器74LS153的逻辑功能。
74LS153含有两个4选1数据选择器，其中和为芯片的公共地址输入端，和分别为芯片的公共电源端和接地端。
Figure1为其管脚图：Figure 1按下图连接电路：Figure 2(2) 设某一导弹发射控制机构有两名司令员A、B和两名操作员C、D，只有当两名司令员均同意发射导弹攻击目标且有操作员操作，则发射导弹F。
利用所给的实验仪器设计出一个符合上述要求的16选1数据选择器，并用数字电路实验箱上的小灯和开关组合表达实验结果。
思路：由于本实验需要有四个地址输入端来选中16个数据输入端的地址之中的一个，进而实现选择该数据输入端中的数据的功能，即16选1。
而公共的、两个地址输入端和使能端（用于片选，已达到分片工作的目的，进而扩展了一位输入）一共可以提供三个地址输入端，故需要采用降维的方法，将一个地址输入隐藏到一个数据输入端中。
本实验可以降一维，也可以降两位。
由于两位比较复杂，本实验选择使用降一维的方式。
做法： 画出如应用题中实现所需功能的卡诺图：00 01 11 10 00 01 0 0 0 0 0 0 1 0 11 0 0 1 0 100 01将D 降到数据输入端中。
对应的卡诺图如下： 00 01 11 10 0 10 0 D 0 0 01按上述卡诺图连接电路，用开关控制送给各输入高低电平。
其中，“1”表示高电平，“0”表低电平，均由开关上下拨动来控制；A 、B 、C 、D 分别为题中的两个司令员的同意情况和两个操作员的操作情况；F 为导弹发射情况，将F 接到小灯上即可。
数据选择器和译码器实验报告
竭诚为您提供优质文档/双击可除数据选择器和译码器实验报告篇一：实验二译码器与数据选择器的功能测试及应用(实验报告)实验2译码器与数据选择器的功能测试及应用一.实验目的与要求（5分）1.掌握中规模集成译码器与数据选择器的逻辑功能和使用方法；2.学习用集成译码器与数据选择器构成组合逻辑电路的方法。
三、实验原理与内容（20分）1.译码器（1）译码与译码器的概念译码是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意，实现译码功能的电路称为译码器。
（2）译码器分类译码器分为通用译码器（包括二进制、二─十进制译码器）与显示译码器（包括TTL共阴显示译码器、TTL共阳显示译码器等）两大类。
（3）利用译码器实现组合逻辑函数二进制、二─十进制译码器的输出端的逻辑式是以输入变量最小项(取反)的形式，故这种译码器也叫最小项译码器，利用最小项译码器可以实现简单的组合逻辑电路。
2.数据选择器（1)数据选择器概念与功能数据选择器可以实现从多路数据传输中选择任何一路信号输出，选择的控制由地址码决定。
数据选择器可以完成很多的逻辑功能，例如函数发生器、并串转换器、波形产生器等。
（2）用数据选择器实现组合逻辑函数选择器输出为标准与或式，含地址变量的全部最小项。
例如四选一数据选择器输出如下：Y=A1A0D3+A1A0D2+A1A0D1+A1A0D0而任何组合逻辑函数都可以表示成为以上的表示形式，故可用数据选择器实现。
四．实验步骤与记录（30分）1.译码器74Ls139功能测试测试译码器74Ls139中任意一组2-4线译码器的功能，其中译码器的输入端s、A1、A0接拨码开关输出口，输出Y0~Y3接发光管。
改变拨码开关开关的状态，观察输出，写出Y0~Y3的输出。
实验电路图如下：（请同学们完善，要求用铅笔做图)2.用译码器实现逻辑函数F=Abc+Abc。
用拨码开关开关输入信号A、b、c，发光二极管观察输出F。
实验电路图如下：（请同学们完善，要求用铅笔做图)3.用8选1数据选择器74Ls151实现函数F=Abc+Abc+Abc+Abc，用拨码开关开关输入信号A、b、c，发光二极管观察输出F。
数据选择器实验报告.docx
实验三数据选择器实验人员：班号：学号：一、实验目的(1) 熟悉并掌握数据选择器的功能。
(2) 用双4选1数据选择器74LS153设计出一个16选1的数据选择器。
(3) 用双4选1数据选择器74LS153 设计出一个全加法器。
二、实验设备数字电路实验箱，74LS00，74LS153。
三、实验内容(1) 测试双4选1数据选择器74LS153的逻辑功能。
74LS153含有两个4选1数据选择器，其中A0和A1为芯片的公共地址输入端，Vcc 和GND分别为芯片的公共电源端和接地端。
Figure1为其管脚图：Figure 11Q=A1A01D0+A1A0?1D1+A1A0?1D2+A1A0?1D32Q=A1A02D0+A1A0?2D1+A1A0?2D2+A1A0?2D3按下图连接电路：Figure 2(2) 设某一导弹发射控制机构有两名司令员A、B和两名操作员C、D，只有当两名司令员均同意发射导弹攻击目标且有操作员操作，则发射导弹F。
利用所给的实验仪器设计出一个符合上述要求的16选1数据选择器，并用数字电路实验箱上的小灯和开关组合表达实验结果。
思路：由于本实验需要有四个地址输入端来选中16个数据输入端的地址之中的一个，进而实现选择该数据输入端中的数据的功能，即16选1。
而公共的A0、A1两个地址输入端和S使能端（用于片选，已达到分片工作的目的，进而扩展了一位输入）一共可以提供三个地址输入端，故需要采用降维的方法，将一个地址输入隐藏到一个数据输入端Dx 中。
本实验可以降一维，也可以降两位。
由于两位比较复杂，本实验选择使用降一维的方式。
做法：画出如应用题中实现所需功能的卡诺图：将D 降到数据输入端中。
对应的卡诺图如下：其中，“1”表示高电平，“0”表低电平，均由开关上下拨动来控制；A 、B 、C 、D 分别为题中的两个司令员的同意情况和两个操作员的操作情况；F 为导弹发射情况，将F 接到小灯上即可。
电路如Figure 3所示（图中Cx 即Dx，后面的图均为如此）：Figure 3(3) 用74LS00与74LS153设计一位全加器，并用数字电路实验箱上的小灯和开关组合表达实验结果。
数字逻辑实验报告
实验一 TTL门电路的逻辑功能测试一、实验目的1、掌握TTL器件的使用规则。
2、掌握TTL集成与非门的逻辑功能。
3、掌握TTL集成与非门的测试方法。
二、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。
54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。
所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。
74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。
54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。
在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。
TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。
因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。
它们的逻辑表达式分别为：图1.2.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。
图 TTL 基本逻辑门电路与门的逻辑功能为“有0 则0，全1 则1”；或门的逻辑功能为“有1则1，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1，全1 则0”；或非门的逻辑功能为“有1 则0，全0 则1”；异或门的逻辑功能为“不同则1，相同则0”。
三、实验设备与器件1、仪器数字逻辑实验箱2、器件74LS00 二输入端四与非门四、实验内容及实验步骤(包括数据记录）1、测试74LS00（四2输入端与非门）逻辑功能将74LS00正确接入DIP插座，注意识别1脚位置（集成块正面放置且缺口向左，则左下角为1脚），输入端接逻辑电平输出插口，输出端接逻辑电平显示，拨动逻辑电平开关，根据LED发光二极管亮与灭，检测非门的逻辑功能，结果填入下表中。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三、八选一数据选择器
一、实验目的：
1.熟悉Quartus II6.0软件的使用和FPGA设计流程
2.用VHDL语言进行八选一数据选择器的设计
二、实验步骤：
一．建立文件夹：在D盘“xingming”的文件夹下建立一个名为“choice8”
的文件夹。
二．建立新工程
1.双击桌面上Quartus II6.0 的图标，启动该软件。
2.通过File => New Project Wizard… 菜单命令启动新项目向导。
在随后弹
出的对话框上点击Next按钮，在 What is the working directory for this project 栏目中设定新项目所使用的路径：D:\xingming\choice8；在What is the name of this project 栏目中输入新项目的名字:choice8，点击 Next 按钮。
在下一个出现的对话框中继续点击Next,跳过这步。
3.为本项目指定目标器件：选择器件系列为ACEX1K ,选择具体器件为
EP1K30TC144-3 1728 24576 ,再点击Next。
在弹出的下一对话框中继续点击Next ，最后确认相关设置，点击Finish按钮，完成新项目创建。
三．设计输入
1.建立一个VHDL文件。
通过 File => New 菜单命令，在随后弹出的对话框中
选择 VHDL File选项，点击 OK 按钮。
通过 File => Save As 命令，将其保存，并加入到项目中。
2.在VHDL界面输入8选1数据选择器程序，然后通过File => Save As 命
令保存。
四．综合适配
1.选择Processing =>Start Compilation命令,检查发现无程序语法错误。
2.执行Tools =>Netlist Viewer =>RTL Viewe, 生成RTL图。
五．模拟仿真
1.在 File 菜单下，点击 New 命令。
在随后弹出的对话框中，切换到 Other
Files 页。
选中 Vector Waveform File 选项，点击 OK 按钮。
2.选择命令 Edit=>End Time ，时间设置为30000ns , 进入到波形编辑界
面。
在 Edit 菜单下，点击Insert Node or Bus… 命令,或在结点名字区连续双击鼠标左键两次，在新出现的框图中点击Node Finder出现结点查找器窗口搜索结点名, 在上一个框图中点击 Node Finder… 按钮后，打开Node Finder 对话框。
点击 List 按钮，列出电路所有的端子。
点击 >> 按钮，全部加入。
点击 OK 按钮，确认。
3.回到 Insert Node or Bus 对话框，点击 OK 按钮，确认。
4.编辑输入激励信号波形.选中 a 信号，在 Edit 菜单下，选择 Value =>
Clock… 命令。
在随后弹出的对话框的 Period 栏目中设定参数为10ns，点击 OK 按钮，重复前面的操作，设置输入信号b的参数为20ns ，c信号的参数为30ns，d信号的参数为40ns，e信号的参数为50ns，f信号的参数为60ns，g信号的参数为70ns，h信号的参数为80ns，输入激励信号波形编辑完毕。
同样的，s[0]、s[1]、s[2]的参数分别设置为10ns、20ns、30ns。
5.功能仿真：(1)Processing=>Generate Functional Simulation Netlist
(2)使用命令Processing=>Simulator Tool ，出现模拟器窗口，在
simulation mode中选择Functional ，指定波形文件为choice8.vwl ,点击start 开始，成功后点击Report查看仿真波形
1.时序仿真：
(1)Processing=>Generate Functional Simulation Netlist
(2)使用命令Processing=>Simulator Tool ，出现模拟器窗口
在simulation mode中选择timing，指定波形文件为choice8.vwl ,点击start 开始，成功后点击Report查看仿真波形
六．引脚分配
1. 在 Assignments 菜单下，点击 Pin Planner 命令，出现如下图示。
在这个工具中，我们可以为我们的电路的端子分配器件的引脚。
在 All Pins 表格中，双击 Node Name 列的 new node 单元，选择所有端口的名字。
在同一行的Location 列，选择要分配的位置。
重复操作，为每个端子都分配适当的脚位。
2. 在 Assignments 菜单下，点击Device… 命令。
在随后弹出的对话框中点击Device & Pin Options… 按钮，进入 Device & Pin Options 对话框。
切换到 Unused Pins 页，在 Reserved all unused pins 栏目中，选择 As input tri-stated 。
点击确定按钮，确认设置。
回到 Seting 对话框，点击OK 按钮。
3. 在这些均设置好后，选择 Processing 菜单下，点击 Start Compilation 命令，开始再一次编译我们的项目。
编译结束后，点击“确定”按钮。
七．下载与配置
1.可编程器件通过专用电缆和计算机相连，使用命Tools=>Programmer打开编
程模块窗口，目标器件名和编程文件名必须正确地显示在该窗口中。
2.回到编程器窗口，选中program/configure,再点击Start启动编程。
3．下载成功后，在试验箱中进行试验，可观察到实验结果。
三、实验感想
在这次的试验中，因为是第三次使用Quartus II6.0做实验，所以，对于实验的步骤和流程比较熟悉了，这次试验是根据二选一和四选一数据选择器来改编八选一数据选择器，但是，在改编VHDL语言程序的过程中，遇到的一个问题就是由于输入法没有调整到英文状态，导致程序无法正常进行编译，后面检查后就修正过来了。
这个实验一共做了两次，因为第一次做之后，写实验报告时发现实验截图不全，即功能仿真和时序仿真的仿真波形图没有截出输入输出信号的字母标识。
这样从图中并不能清楚看出实验仿真结果，在第二次做的时候，只需要打开原来建好的工程，而不需要重新输入实验图。
在这反复的犯错与练习的过程中，使我基本上掌握了该软件的使用，以后碰到一些问题也会自己解决了。
通过这次的实验，也是我更加熟悉了VHDL语言设计程序的一些基本规则和他的简单语法结构，巩固和加深了课堂知识。