华中科技大学数字电子技术基础试卷及参考答案
数字电子技术基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年
数字电子技术基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年1.计算CMOS逻辑门的扇出数时，只使用静态的输入电流和输出电流计算。
参考答案:错误2.某时序电路的状态转换图如图所示，若输入序列X = 110101（从最左边的位依次输入）时，设起始状态为【图片】，则输出序列为。
【图片】参考答案:1011013.JK触发器有使输出不确定的输入条件。
参考答案:错误4.所有触发器的建立时间都不为零。
参考答案:正确5.由或非门构成的基本SR锁存器在S=1、R=0时，将使锁存器进入置位状态。
参考答案:正确6.锁存器和触发器都属于双稳态电路，它们存在两个稳定状态，从而可存储、记忆1位二进制数据。
对吗？参考答案:正确7.CMOS门电路的特点：静态功耗；而动态功耗随着工作频率的提高而；输入电阻；抗干扰能力比TTL 。
参考答案:极低；增加；很大；高8.74LVC系列CMOS与非门在+3.3V电源工作时，输入端在以下哪些接法下属于逻辑0（74LVC系列输出和输入低电平的标准电压值为【图片】）？参考答案:输入端接低于0.8V的电源_输入端接同类与非门的输出低电平0.2V_输入端接地_输入端到地之间接10kΩ的电阻9.下列哪些CMOS门可以将输出端并接使用？参考答案:漏极开路（OD）输出_三态（TS）输出10.根据最简二进制状态表确定输出函数表达式时，与所选触发器的类型无关。
参考答案:正确11.下图各个CMOS电路中，V IL、V IH分别为输入低、高电平。
指出输出高电平的电路有。
参考答案:_12.传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间，其数值与电源电压VDD及负载电容的大小有关。
参考答案:正确13.按照制造门电路晶体管的不同，集成门电路分为MOS型、双极型和混合型。
对吗？参考答案:正确14.下图中，A、B为某逻辑电路的输入波形，Y为输出波形，则该逻辑电路为。
数字电子技术基础试题及答案
数字电子技术基础试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，下列哪个器件不是基本逻辑门？A. 与门B. 或门C. 非门D. 三极管答案：D2. 二进制数1011转换为十进制数是多少？A. 8B. 9C. 11D. 13答案：C3. 触发器的输出状态由什么决定？A. 输入信号B. 时钟信号C. 触发器的当前状态D. 以上都是答案：D4. 下列哪个不是数字电路的优点？A. 高抗干扰性B. 易于集成C. 功耗大D. 逻辑功能明确答案：C5. 在数字电路中，一个D触发器有几个输入端？A. 1B. 2C. 3D. 4答案：B6. 异步计数器和同步计数器的主要区别是什么？A. 异步计数器的输出端数量不同B. 异步计数器的触发器时钟信号不同C. 异步计数器的触发器时钟信号相同D. 异步计数器的触发器时钟信号不同答案：D7. 下列哪个不是数字电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 门电路答案：D8. 在数字电路中，一个四位二进制计数器可以产生多少个不同的状态？A. 8B. 16C. 32D. 64答案：B9. 逻辑门电路中的输入信号和输出信号之间的关系是什么？A. 线性关系B. 非线性关系C. 指数关系D. 逻辑关系答案：D10. 一个简单的RS触发器由几个基本逻辑门构成？A. 1B. 2C. 3D. 4答案：B二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“0”通常表示为电压______，逻辑“1”通常表示为电压______。
答案：低电平，高电平2. 一个完整的触发器由两个______门和一个______门构成。
答案：与非，或非3. 在数字电路中，一个______触发器可以存储1位二进制信息。
答案：D4. 一个8位二进制寄存器可以存储的最大十进制数是______。
答案：2555. 在数字电路中，一个计数器的进位输出通常是由______触发器的输出端提供的。
答案：最高位6. 一个简单的二进制计数器，其计数过程是从0开始，计数到______后回到0。
华中科技大学数电试题
数字电子技术基础试卷(本科)及参考答案试卷七一、选择题（每小题2分，共16分）6．TTL与非门在电路中使用时，多余输入端的处理一般是（）。
a. 悬空b. 通过一合适电阻接地c. 通过一合适电阻接电源7．欲用两输入与非门构成一个二—十进制译码器，最少要用（）两输入与非门。
a. 16b. 20c. 28d. 448．用六管静态存储单元构成1024bit的RAM，如果输出为Y1Y2，则地址为（），MOS管的个数为（）。
a. A0~ A7b. A0~ A8c. A0~ A9d. 4096e. 6144f. 8192七、（15分）设计一个将余3BCD码转换为余3循环BCD码（修改的格雷码，“0”的码组为“0010”）的码制变换电路。
画出用与非门组成的逻辑电路图。
八、（15分）试用74161和尽量少的门电路设计一个秒计数器，（在60秒时产生分进位信号）。
试卷七参考答案一、6．c7．d8．b，e七、1．设输入为A、B、C、D，输出为W、X、Y、Z，余3 BCD码转换为余3循环BCD 码如表A7所示。
表A7用卡诺图化简得输出的逻辑函数表达式分别为A W =，B A B A X ⋅=，C B C B Y ⋅=，D C D C Z ⋅=2．逻辑电路图（略）八、1．秒计数器应为BCD 码60进制计数器，即个位为10进制计数器，十位为6进制计数器。
当个位计到9时，再来一个脉冲，个位回0，十位进行加1计数。
因此，个位计到9产生置数信号，并控制高位片的使能输入端，在下一个CP 的上升沿来后，个位清零，同时使十位加1。
秒计数器如图A8所示，C 为在60秒时产生分进位信号。
图A8试卷八及参考答案试卷八一、（12分）二极管电路如图1所示，试分析判断D 1、D 2导通、截止情况。
假设D 1、D 2为理想二极管，求AO 两端电压V AO 。
O图1七、（15分）1．将逻辑函数BD C B C AB Y +++=写成与非—与非式； 2．写出CD C B A Y ++=)(的反演式；3．组合逻辑电路和时序逻辑电路有什么区别？有什么联系？ 4．将下列十进制数转换为二进制数和二—十进制BCD 码：（1）10 （2）5985．一个n位D/A转换器，可以达到的精度为多少？若一D/A转换器满刻度输出电压为10V，当要求1mV的分辨率时，输入数字量的位数n至少应为多少？八、（12分）图8所示是一双相时钟发生器。
数字电子技术基础试题及答案
数字电子技术基础试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑门是（）。
A. 与门B. 或门C. 非门D. 异或门答案：C2. 下列哪个不是TTL逻辑门的类型？（）A. 与非门B. 或非门C. 同或门D. 非门答案：C3. 一个D触发器的初始状态为1，当输入D=0时，时钟脉冲上升沿到达后，输出Q的状态为（）。
A. 0B. 1C. 不确定D. 无变化答案：A4. 以下哪个逻辑表达式是正确的？（）A. A+A=AB. A·A=AC. A+A=0D. A·A=0答案：B5. 一个4位二进制计数器，从0000开始计数，当计数到1111时，下一个状态是（）。
A. 0000B. 1000C. 10000D. 0111答案：A6. 在数字电路中，若要实现一个逻辑函数，下列哪种方法最为经济？（）A. 使用与非门B. 使用或非门C. 使用与门D. 使用或门答案：A7. 一个三态输出门，当控制端为高电平时，输出状态为（）。
A. 高阻态B. 低电平C. 高电平D. 低阻态答案：C8. 以下哪个是BCD码的特点？（）A. 每个十进制数字对应一个唯一的二进制代码B. 每个二进制数字对应一个唯一的十进制数字C. 每个二进制数字对应一个唯一的十六进制数字D. 每个十进制数字对应多个二进制代码答案：A9. 在数字电路中，一个反相器的逻辑功能是（）。
A. 与B. 或C. 非D. 异或答案：C10. 一个JK触发器在时钟脉冲上升沿到达时，如果J=1，K=0，则触发器的状态（）。
A. 保持不变B. 翻转C. 置0D. 置1答案：D二、填空题（每题2分，共20分）1. 一个2输入的与门，当两个输入都为1时，输出为______。
答案：12. 在数字电路中，一个D触发器的D端输入为0，时钟脉冲上升沿到达后，输出Q的状态为______。
答案：03. 一个4位二进制计数器，如果初始状态为0101，下一个状态为______。
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
《数字电子技术基础》试题及参考答案
试卷一一、填空题（每空1分，共20分）1、与非门的逻辑功能为。
（全1出0，有0出1）2、数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用1和0 来表示。
3、三态门的“三态”指高电平，低电平和高阻状态。
4、逻辑代数的三个重要规则是代入规则、反演规则、对偶规则。
5、为了实现高的频率稳定度，常采用石英晶体振荡器；单稳态触发器受到外触发时进入暂稳态6、同步RS触发器中R、S为高电平有效，基本R、S触发器中R、S 为低电平有效7、在进行A/D转换时，常按下面四个步骤进行，采样、保持、量化、编码。
1. 全1出0，有0出12.时间、幅值、1、03.高电平，低电平，高阻状态4.代入规则对偶规则反演规则5.石英晶体暂稳态6.高低7.采样保持量化编码二、选择题（每题1分，共10分）1、有八个触发器的二进制计数器，它们最多有（）种计数状态。
A、8；B、16；C、256；D、642、下列触发器中上升沿触发的是（）。
A、主从RS触发器；B、JK触发器；C、T触发器；D、D触发器3、下式中与非门表达式为（），或门表达式为（）。
A、Y=A+B；B、Y=AB；C、Y=BA+；D、Y=AB4、十二进制加法计数器需要（）个触发器构成。
A、8；B、16；C、4；D、35、逻辑电路如右图，函数式为（）。
A、F=AB+C；B、F=AB+C；AB+；D、F=A+BCC、F=C6、逻辑函数F=AB+BC的最小项表达式为（）A、F=m2+m3+m6B、F=m2+m3+m7C、F=m3+m6+m7D、F=m3+m4+m77、74LS138译码器有（），74LS148编码器有（）A、三个输入端，三个输出端；B、八个输入端，八个输出端；C、三个输入端，八个输出端；D、八个输入端，三个输出端。
8、单稳态触发器的输出状态有（）A、一个稳态、一个暂态B、两个稳态C、只有一个稳态D、没有稳态1. C2.D3. D A4. C5. A6.C7. A8. A三、判断（每题1分，共10分）：1、逻辑变量的取值，１比0大。
(完整版)数字电子技术基础试题及答案3
3《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。
2.三态门电路的输出有高电平、低电平和（ ）3种状态。
3．TTL 与非门多余的输入端应接（ ）。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。
5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（ ）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有（ ）根地址线，有（）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。
11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
电子技术基础(数字部分)华中科技大学 练习题
课程名称：数字电子技术 1一、 选择题：在下列各题中，将你认为正确的答案代码填入题末括号内(本大题共15小题，每小题2分，总计30分)1、数／模转换器的分辨率取决于（ A ）。
A 、输入数字量的位数，位数越多分辨率越高；B 、输出模拟电压U O 的大小，U O 越大，分辨率越高；C 、参考电压U REF 的大小，U REF 越大，分辨率越高；D 、运放中反馈电阻的大小，电阻越大，分辨率越高 ２、图2-1所示电路是（ B ） 。
A ．无稳态触发器B ．单稳态触发器C ．双稳态触发器D ．多谐振荡器CQQ 1Q 0D 0Q 0Q 1Q 1J 1K 11图2-1 图2-2 3、计数器如图示， Q1Q0原 状 态 为“0 0”， 送 一 个 C 脉冲后的新 状 态 为（ A ）。
A ． “0 1” Ｂ． “1 1” Ｃ．“1 0” Ｄ．“０0”4、一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz ，经过（ B ）可转换为4位并行数据输出。
A 、8msB 、4msC 、8µsD 、4µs 5. 下列数中,最大的数是 （ D ）。
A ．( 65 ) 8 B ．( 111010 ) 2 C ．( 57 ) 10 D ．( 3D ) 16 6. 容量为8k ×16位的ROM 共有（ A ）条地址线。
A ．13 B ．14 C ．15 Ｄ．１２ 7. 串行加法器的进位信号采用（B ）传递，并行加法器的进位信号采用（ ）传递。
A ． 超前，逐位 B ． 逐位，超前 C ．逐位，逐位 D ．超前，超前 8. 不适合对高频信号进行A/D 转换的是（C ）。
A 并联比较型B 逐次逼近型C 双积分型D 不能确定 9、存储8位二进制信息要 D 个触发器。
A.2B.3C.4D.8 10．以下代码中为无权码的为( C,D )。
A . 8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码11.一门电路的输入端A 、B 和输出端F 的波形如图1-11所示，则该门电路为( D ) A.与门 B.或门 C.与非门 D.或非门图1-11 图1-1212. 如图1-12所示逻辑电路中，已知A为1态，当C时钟脉冲到来后，JK触发器具备( B )功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74HC138
E1 E2 E3 A2 A1 A0
1
CEP Q3 Q2 Q1 Q0 TC
CET
CP
74LVC161
CP
PE
D3 D2 D1 D0 CR
D0
D1
L
D274HC153
D3
S1 S0 E
MN 1
图7
八、(12 分) 由 555 定时器组成的脉冲电路及参数如图 8 a 所示。已知 vI 的电压波形如 图 b 所示。试对应 vI 画出图中 vO1、vO2 的波形；
三、（12 分）发由全加器 FA、2-4 线译码器和门电路组成的逻辑电路如图 3 a 所示。试
在图 b 中填写输出逻辑函数 L 的卡诺图（不用化简）。
a
Si
b
FA
1 Ci–1 CI
CO Ci
&
&
E
Y0
Y1
d
A0
Y2
c
A1
Y3
(a)
L &
L
c
b a
d (b)
图3
四、（12 分）用最少的与非门设计一个组合逻辑电路，实现以下逻辑功能：X 1 X 0 = 00 时 Y = AB ， X1 X 0 = 01时Y = A + B ； X1 X 0 = 10 时 Y = A ⊕ B ； X1 X 0 = 11 时，输出
A
B C 图3
四、（12 分）逻辑电路如图 4 所示，试画出 Q0、Q1、Q2 的波形。设各触发器初态为 0。
1 CP
1J C1 1K
FF0
Q0
1
1J
C1
1K
Q1
≥1
FF1
1J
Q2 =
C1
1K
FF2
CP
图4
五、（12 分）已知某同步时序逻辑电路的时序图如图 5 所示。
1．列出电路的状态转换真值表，写出每个触发器的驱动方程和状态方程
Q
C1C1 10 11KK
BAC
QQ Q QQQ
图 1-4
5. D/A 转换电路如图 1-5 所示。电路的输出电压 υ0 等于（
）
A. 4.5V
B. -4.5V
C. 4.25V
D. -8.25V
VDD RF
IOUT1
8V
AD7533
–
D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 IOUT2
Q0
Q1
Q2
1J ＞C1 1K CP
1J ＞ C1 1K
& 1J ＞C1
1K
1
CP
图5
六、（15 分）试用正边沿 D 触发器设计一个同步时序电路，其状态转换图如图 6 所示。 1．列出状态表；
2．写出各触发器的激励方程和输出方程；
3．说明电路功能。
0/0
0/0
00
1/0 01
1/1
1/0 1/1
10
图7
试卷二参考答案
一、选择填空 1．C 2．B 3．C 4．B
5．B
6．C
7．B
二、输出端 L1、L2 和 L3 的波形如图 A2 所示。
图 A2
பைடு நூலகம்
三、输出逻辑函数 L 的卡诺图如图 A3 所示。
L
c
1110
1101 b
1111 a
1101
d 图 A3
四、1.逻辑函数 Y 的卡诺图如图 A4 所示。
L
&
R1 1kΩ
R2 1kΩ
C 0.1μF
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74HC138
E1 E2 E3 A2 A1 A0
+5V
1
8 7
4 3
vO1
CET Q3 Q2 Q1 Q0 TC
1
CEP 74LVC161
CP
PE
6 555
D3 D2 D1 D0
CR 1
5 2
1
0.01µF
1 01 1
二、 L1 、 L2 和 L3 的波形如图 A2 所示。
图 A2
三、真值表如表 A3 所示，各逻辑函数的与非-与非表达式分别为
R =C
逻辑图略。
Y =A + BC =A⋅ BC
G = AB
表 A3
A BC R Y G 0 00 1 0 0 0 01 0 1 0 0 10×× × 0 11 0 0 1 1 00×× × 1 01×× × 1 10×× × 1 11 0 1 0
为任意态。 1.在图 4 中填写逻辑函数 Y 的卡诺图 2.写出逻辑表达式 3.画出逻辑电路
Y
A
X0 X1
B 图4
五、（15 分）分析如图 5 所示时序逻辑电路。（设触发器的初态均为 0）
1．写出各触发器的时钟方程、驱动方程、状态方程；
2．画出完整的状态图，判断电路是否具能自启动；
3．画出在 CP 作用下的 Q0、Q1 及 Q3 的波形。
S1
74HC151
B
C
S2 G D0 D1 D2 D3 D4 D5 D6 D7
A
10 图2
三、（10 分）如图 3 所示，为检测水箱的液位，在 A、B、C、三个地方安置了三个水 位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元 件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在 A、B 之间的正常 状态时，仅绿灯 G 亮；水面在 B、C 间或 A 以上的异常状态时，仅黄 Y 灯亮；水面在 C 以 下的危险状态时，仅红灯 R 亮。
A B F
图 1-7
二、（12 分）逻辑电路如图 2 a、b、c 所示。试对应图 d 所示输入波形，分别画出输出 端 L1、、L2 和 L3 的波形。(设触发器的初态为 0)
A
&
1
B
=1
≥1
L1
C
（a）
C
& =1 1D
B
C1
A
Q L2
(b)
1
A
&
B EN
1
1
L3
EN
A
1
B
&
C EN
C
(c )
(d)
图2
&L
1 &
1
=1
1 0 CP
S0 Q3 Q2 Q1 Q0 DSR
S1
74194
CP
DSL
D3 D2 D1 D0 CR
1
CP
123 4 567
8
图6
七、(10 分)电路如图 7 所示，图中 74HC153 为 4 选 1 数据选择器。试问当 MN 为各种 不同输入时，电路分别是那几种不同进制的计数器。
数字电子技术基础试卷(本科)及参考答案
试卷一及其参考答案
试卷一
一、（20 分）选择填空。从每个小题的四个选项中选出一个正确答案，并将其编号填入
该题后的括号中。
1．十进制数 3.625 的二进制数和 8421BCD 码分别为（
）
A． 11.11 和 11.001
B．11.101 和 0011.011000100101
Q2Q1
100
Q0
101
000
011
110
3．波形图如图 A5-3 所示。
CP Q0 Q1 Q2
A．5V
B．2V
C．4V
D．3V
+5V
8
4
υI
6
2 555 3 （1）
1
5
+4V 图 1-8
二、（12 分）已知输入信号 A、B、C 的波形，试画出图 2 所示各电路输出（L1、L2、L3） 的波形。设触发器的初态为 0。
A
&
B
C
&
+5V L1
B =1
C A
Q
1J
L2
C1 1K
1
L3
C
A
S0
Y
W
B
式________。
A. F = B + BC
B. F = A + D + BC
C. F = D + BC
D. F = CD + B + A
2. 逻辑函数 F1、F2、F3 的卡诺图如图 1-2 所示，他们之间的逻辑关系是
。
A．F3=F1•F2
B．F3=F1+F2
C．F2=F1•F3
D．F2=F1+F3
2．试用 D 触发器和与非门实现该时序逻辑电路，要求电路最简。画出逻辑电路图。
CP
123 4 567
89
10 11 12
Q0
Q1
Q2
图5
六、（12 分）用移位寄存器 74194 和逻辑门组成的电路如图 6 所示。设 74194 的初始状 态 Q3Q2Q1Q0=0001，试画出各输出端 Q3、Q2、Q1、Q0 和 L 的波形。
11 0/0
0/0 图6
七、（16 分）由 555 定时器、3-8 线译码器 74HC138 和 4 位二进制加法器 74HC161 组成 的时序信号产生电路如图 7 所示。
1. 试问 555 定时器组成的是什么功能电路？计算 vo1 输出信号的周期； 2. 试问 74LVC161 组成什么功能电路？列出其状态表； 3. 画出图中 vo1、Q3、Q2、Q1、Q0 及 L 的波形。
+
υO
0 00 0 0 0 1 00 1 图 1-5