一种基于FPGA带限数字噪声发生电路的设计
3.3 噪声带限控制模块
在随机信号理论中有如下结论：高斯过程经过线性变换
后的过程仍然是高斯过程。因此，让基带高斯白噪声通过低通
滤波电路，即得到带限基带高斯白噪声。而在滤波器当中，
FIR ( Finite Impulse Response)滤波器具有很好的相位特性，且
因为没有极点，所以总是稳定的，因此，本设计采用 FIR 滤波
器进行噪声带宽控制。一个 FIR 滤波器的数学表达式可用 k
阶内积来表示：
y(n)=Σh(k)x(n- k)
(2)
在(2)式中，y(n)为 n 时刻滤波器的输出，L 为 FIR 滤波器的
抽头数，h(k)为第 k 级抽头系数(单位脉冲响应)，(n- k)为延时 k
个抽头的输人信号。图 4 给出了 FIR 滤波器的直接形式结构，
a nd it a ls o c a n up d a te the nois e b a nd wid th a nd a mp litud e a t a ny mome nt. This nois e g e ne ra tor is fle xib le a nd e a s y to us e
图 7 仿真的基带高斯白噪声谱
Wp
Ws
Pi
图 6 汉宁窗幅频特性
3.4 幅度控制
因为对于离散高斯噪声 x，通过变换 y=u+σx ，可以获得 高斯分布，幅度和均值可控的基带噪声序列。所以在获得基带 噪声序列后，通过与一个固定数值相乘，可以调整基带噪声的 幅值。本设计通过 FPGA 内部的一片乘法电路来实现，并在其 后端接加法电路来完成均值的控制。这样，通过计算机实时更 改乘法电路的系数和加法电路的数据来完成基带噪声的幅度 和均值的调节。
3.5 仿真与测试结果
该高斯白噪声经过 D/A 转换和模拟低通滤波得到模拟高 斯白噪声。该噪声通过频谱仪测量的实际性能如图 8 所示。图 7 为应用以上方式通过 MATLAB 软件仿真生成的基带高斯白 噪声谱。可见，该噪声是限带高斯白噪声，且在带内较平坦，较 好的逼近仿真结果。
图 8 实际的基带高斯白噪声谱
E 电磁兼容 MC
一种基于 FPGA 带限数字噪声发生电路的设计
The Design of Bandwidth Limited Digital Noise Generator Based on FPGA
李成（中国电子科技集团公司第 41 研究所，安徽 蚌埠 233006）
Li Ch en g （The 41st Institute of China Electronics Technology Group Corporation,Anhui Bengbu 233006)
图 6 封闭体隔离被测设备与高温箱
过程可用如下方式表示：令 fi 对应区间段长度 Xi0,Xi1
，y(i)对应分布函数的自变量 y。假设噪声样本值总个数为 2n
（RAM 地址空间大小），根据噪声概率密度公式确定 y(i)中 y
出现的次数为 2n*prob(yi)。Prob 为概率密度函数，即对应公式
Do cu m e n t co d e :A
Art e cle ID:1003- 0107(2009)05- 0068- 03
1 引言
Y=F(X)。根据 x 轴上各个小区间的长度，就可构造噪声表。
对于大多数噪声信号发生电路来说，噪声的产生都是由 硬件电路用模拟的方法实现的。虽然产生的精度较高，但是如 果想要改变生成的噪声信号的幅度、带宽等参数就必须改变 相应的硬件电路，从而增加电路的成本和复杂度。本设计通过 查表的方法生成基带噪声序列，通过 FIR 滤波，得到带限的基 带噪声序列，并通过乘法电路和加法电路完成带限噪声的幅 度和均值的控制。其中地址变换器、FIR 滤波器、幅度和均值控 制在一片 FPGA 内完成。硬件电路稍加改变甚至不加改变，就 可以改变输出噪声信号的主要参数和性能指标，具有很好的 可扩展性，使用方便、灵活。例如，生成均匀分布白噪声、高斯 分布白噪声，瑞利分布白噪声等噪声，只需更换噪声存储表。 对于噪声的带宽、幅度控制可以通过计算机在线修改，而不需 改变硬件电路。
2 高斯白噪声发生电路的原理
在随机信号理论中，随机变量满足以下定理:若给定任何 随机变量 X 的累积分布函数为 F(X)，则 Y= F(X)是在(0, 1)区间 内均匀分布的随机变量，且与 X 的分布特征无关。这样，建立 随机变量 X 与变量 Y 的一一对应关系，然后将 Y 同均匀分布 序列进行映射，就建立了均匀分布序列同随机变量之间的对 应关系。因此高斯分布白噪声的建立方式如下图 1 所示。首先 将正态分布（高斯分布）函数的自变量 y 进行合理的离散化，构 成一个数列。再将此数列中的任一个数 yi 映射到数轴 x 上的 某个小区间段[Xi0,Xi1] 1 =yi。取遍数列中所有 的数值，得到一系列的小区间，则构成变量 x 的取值区间[- x, x]，数轴 x 上的各个小区间与 y 序列的映射关系即对应表达式
(1)。
prob(yi)=#(yi)/2n =fi
(1)
其中 #(yi)等于噪声序列 y(i) 中 y 出现的个数。根据公式(1)
可以确定每个 y 值在噪声表中出现的个数，完成整个噪声表
的映射。在随机信号理论中我们还知道当随机的从高斯分布
中获取采样值时，采样点所组成的随机过程就是高斯白噪声。
这样用均匀分布序列采样噪声表，即得到基带高斯白噪声。
4 结束语
本文设计的基带噪声发生电路，性能良好，且可以根据用 户要求修改噪声的带宽、均值、方差；同时可以通过变换抽头 系数，生成带通滤波器，扩展为窄带噪声源。硬件稍加变化，就 可生成均匀分布白噪声、瑞利分布白噪声、粉红噪声等常用噪 声信号，有较好的实用特性。
参考文献:
[1] G.Mar saglia.Diehard.a battery of tests of randomness [EB/OL]. / ogeo/diehard.html,1997.
其是由一个 " 抽头延迟线 " 加法器和乘法器的集合构成。每
个 y(n)的输出都要进行 L 次乘法和 L 一 1 次加法来计算乘积
和。这样，通过更新 h(k)的抽头系数，完成不同带限噪声的选
择。
图 3 [- 5.5, 5.5]的概率密度
例如当选取 RAM 空间大小为 1.6×107 ，高斯分布区间长 度为[- 5.5, 5.5]时，通过 MATLAB 软件可确定样本值 5.5 的概 率密度约为 1.077×107 ，如图 3 所示，则根据表达式(1)，可确 定 5.5 出现的次数为 1.6×107×1.077×10-7 ≈2，即在 RAM 空 间中存储样本值 5.5 两次。同理，可确定整个区间每个样本值 存储的次数，然后把样本值通过主控制器随机的存入 RAM 中。
图 4 直接形式的 FIR 滤波器
本设计在 FPGA 内部使用 FIR 滤波器描述编程，从而实 现 FIR 滤波器的顶层原理图，如图 5 所示。DATA(15:0)是离散 基带高斯白噪声序列；START 是开始使能控制信号；CLK 为转 换时钟；FIR Coefficient(15:0)是抽头系数；DATA_OUT(15:0)是带
FPGA. It a d op ts the d ig ita l me thod , whic h c a n p rod uc e s b a s e b a nd nois e s e q ue nc e tha t inc lud e s d ig ita l low- p a s s filte r
3.2 均匀白噪声模块
真正的均匀随机序列在实际应用中很难产生，因而白噪 声模拟通常采用伪随机序列。虽然产生的伪随机噪声严格意 义上讲仍然有一定的周期性，但只要周期足够长,就能满足工 程的实际需要。在随机序列发生器中，虽然传统的最长线性反 馈移位寄存电路经常被用来作为均匀分布的随机数发生电 路，然而 Tausworthe 方式产生的均匀分布随机序列具有更好 的分布特性[1]，选取的级数越多，则其越逼近白噪声特性。本设
摘 要：介绍了一种基于 FPGA 带限噪声发生电路的结构和实现。该数字噪声信号发生电路采用数字
方法生成基带噪声序列，并加入数字低通滤波，可在线修改噪声带宽和幅度。使用方便灵活，并且具有
很好的可扩展性。
关键词：基带噪声；高斯白噪声；带限；幅度
中图分类号：TN03
文献标识码：A
文章编号：1003- 0107(2009)05- 0068- 03
RAM
地址 数据
均匀白 噪声
FIR 滤波 器
方差
FPGA
乘法器
加法器
均值
主控制器 图 2 基带噪声发生电路
3.1 噪声 RAM 表
根据高斯噪声的分布函数，基于表达式(1)，应用 MATLAB 软件算出不同的值对应的概率密度。
计选取三个线性反馈移位寄存电路(LFSR)，每个时钟生成一个 32bit 的均匀分布的随机数，序列具有的周期大约为 288 ，足以 满足实际工程需要。输出的均匀随机变 uniform=s1 + s2 + s3， 其中 si(i=1,2,3) 分别为三个 LFSR 的输出，且都为 32bit 的无符 号数，并且可由 si=((si&mi)<<ni) + (((si<<ki) + si)>>wi))(i=1,2,3) 计算得到[2]。常数 mi、ni、ki 和 wi 可根据 Tausworthe 算法计算获 得。其中，s1,s2,s3 的初始值为整数，应满足 s1≥2;s2≥8;s3≥ 16。
Ab s t ra ct : This p a p e r introd uc e s the a rc hite c ture a nd re a liza tion of a b a nd wid th limite d d ig ita l nois e g e ne ra tor b a s e d on
基于FPGA的参数可调高斯白噪声发生器的设计
０ 引 言
高 斯 白噪声 是 普 遍 存 在 的 一种 噪声 源 ， 对 电子 对抗 、 遥测系统 、 通 信 系 统 的 性 能 检 测 起 着 关 键 作 用 。将 系统 各模 块 通 过 高 斯 白噪 声 信 道测 试 ， 不 仅
虑 硬件 资源 的优 化 ， 具 有 结 构 简单 、 模 拟速 度 快 、 噪
ｔ ｅｒ ｎ ．
Ｋｅ ｙ ｗｏ ｒ ｄ ｓ ： Ｇａ ｕ ｓ ｓ ｉ ａ ｎ ｗｈ ｉ ｔ ｅ ｎ ｏ ｉ ｓ ｅ ； ｒ ａ ｎ ｄ ｏ ｍ ａ ｄ ｄ ｒ ｅ ｓ ｓ ； ｆ ｉ ｅ ｌ ｄ ｐ ｒ ｏ ｇ ｒ ａ ｍｍ ａ ｂ ｌ ｅ ｇ ａ ｔ ｅ ａ ｒ ｒ ａ ｙ
Ａｂ ｓ ｔ ｒ ａ ｃ ｔ ： Ｔｈ ｉ ｓ ｐ ａ ｐ ｅ ｒ ｐ ｒ ｅ ｓ ｅ ｎ ｔ ｓ ａ Ｇａ ｕ ｓ ｓ ｉ ａ ｎ ｗｈ ｉ ｔ ｅ ｎ ｏ ｉ ｓ ｅ ｇ ｅ ｎ ｅ ｒ ａ ｔ ｏ ｒ ｗｉ ｔ ｈ ａ ｄ ｊ ｕ ｓ ｔ ａ ｂ ｌ ｅ ｐ ａ ｒ ａ ｍｅ ｔ ｅ ｒ ｓ ｂ ａ ｓ ｅ ｄ ｏ ｎ
２ ０ １ ３年 ８月 第 ３ ６卷 第 ４期
舰 船 电 子 对 抗
ＳＨ Ｉ ＰＢ０Ａ ＲＤ ＥＬＥＣＴＲ０ Ｎ Ｉ Ｃ Ｃ０ Ｕ Ｎ ＴＥＲＭ ＥＡ ＳＵ ＲＥ
Ａｕｇ ． ２０ １ ３
Ｖ ｏ１ ． ３６ ＮＯ ．４
基于 Ｆ Ｐ ＧＡ 的参 数 可调 高 斯 白噪 声 发 生器 的设 计
ｆ ｉ ｅ ｌ ｄ ｐ ｒ ｏ ｇ ｒ ａ ｍ ｍａ ｂ ｌ ｅ ｇ ａ ｔ ｅ ａ ｒ ｒ ａ ｙ（ Ｆ ＰＧＡ ）， ｇ ｉ ｖ ｅ ｓ ｔ ｈ ｅ ｇ ｅ ｎ ｅ ｒ ａ ｌ ｓ ｙ ｓ ｔ ｅ ｍ ｓ ｃ ｈ ｅ ｍｅ ， ａ ｌ ｇ ｏ ｒ ｉ ｔ ｈ ｍ ｉ ｍｐ ｌ ｅ ｍｅ ｎ ｔ ａ —
基于FPGA的音频信号数字滤波器设计与实现
基于FPGA的音频信号数字滤波器设计与实现音频信号数字滤波器是一种常见的数字信号处理技术，它可以对音频信号进行滤波处理，提取出用户感兴趣的频率成分，去除不需要的噪声等。
近年来，随着现代科技的发展，基于现场可编程门阵列（FPGA）的音频信号数字滤波器的设计与实现越来越受到人们的关注。
本文将介绍基于FPGA的音频信号数字滤波器的设计原理和实现方法。
FPGA是一种可编程逻辑器件，具有高度的灵活性和可编程性，可以根据用户的需求进行定制化的设计。
在音频信号处理中，FPGA可以被用来实现数字滤波器，通过对音频信号进行采样和滤波处理，改善音频信号的质量。
1. 设计原理基于FPGA的音频信号数字滤波器的设计原理主要包括以下几个方面：1.1 数字滤波器的选择在设计过程中，首先需要选择适合音频信号处理的数字滤波器。
常见的数字滤波器包括有限脉冲响应（FIR）滤波器和无限脉冲响应（IIR）滤波器。
FIR滤波器具有线性相位和稳定性等优点，常用于音频信号处理中。
1.2 滤波器的特性和参数根据音频信号处理的要求，可以确定滤波器的通带、阻带、截止频率等参数。
通过对滤波器的特性进行设置，可以实现对音频信号的不同频段进行滤波处理。
1.3 整体系统设计在确定滤波器的参数后，需要进行整体系统的设计。
这包括对FPGA的硬件资源进行评估，选择适合的FPGA器件以及其他所需外设的选择。
同时，还需要设计滤波器的时钟、采样率等系统参数，并进行时序分析和综合等步骤。
2. 实现方法基于FPGA的音频信号数字滤波器的实现方法主要涉及以下几个方面：2.1 开发环境的选择在进行设计之前，需要选择适合的开发环境。
常见的FPGA开发工具包括Xilinx的Vivado和Altera的Quartus II等。
这些工具提供了实现FPGA的硬件描述语言（如Verilog或VHDL）以及综合、布局布线等功能。
2.2 硬件描述语言的编写根据滤波器的设计原理和参数，可以使用硬件描述语言编写滤波器的逻辑电路。
基于改进M序列的数字噪声源设计及其FPGA实现
ｔ ｅ ｅ ａｅ ｈ ｇ ａ ｄ ｍ ｎ ｉ ｈ ｓ ｅ ｄ ｄ ｇｔ ｌｎ ｉｅ ｙ ｕ ｉ ｇ ｔ ｅ ｐ ｅ ｄ ａ ｄ ｍｉ ｉ ｆｌｎ ｙ ｌ ｆ ｏ ｇ ｎ ｒｔ ｉｈ ｒ ｎ ｏ ａ ｄ ｈ ｇ ｐ ｅ ｉ ｉ ｏ ｓ ，ｂ ｓｎ ｈ ｓ ｎ ｏ ｒ ｎ ｏ ｃｔ ｏ ｏ ｇ ｃ ｃ ｅ ｏ ａ ｙ
多位 Ｍ序列的长周期伪随机性 ， 截取高位 Ｍ序 列的部分位求和来产生新的 Ｍ序列 ， 证明其具有高 位 Ｍ序列的性质 ， 并将其用于数字噪 声源的设计应用。运用 ｑ￣ ｓ ｕ ｕ Ⅱ软件进行硬件编程仿真， 并用 ｍ ｄｂ ａａ 对仿真结果进行功率谱分析 ， 证明新方法产生的随机噪声具有高随机、 高速度的良好性能， 且 方 法简单 实用 ， 有一 定应 用价值 。 具 关键 词 ： 电磁 噪声 ； 字噪声 源 ； 序 列 ；Ｐ Ａ； 法生成 序列 ； 数 Ｍ ＦＧ 加 线性反 馈移 位 寄存 器
基于FPGA的调频噪声信号源的设计
子
测
量
技
术
第３ ３卷 第 ９期
２１ ０ ０年 ９月
ＥＬＥ ＣＴＲｏＮＩ Ｍ ＥＡＳ Ｃ ＵＲＥＭ ＥＮＴ ＴＥＣＨＮ０ＬＯＧＹ
基 于 Ｆ Ｇ 的 调 频 噪 声 信 号 源 的 设 计 Ｐ Ａ
周 红 艳 彭 云 武
（ 都 电子 机 械 高等 专科 学校 成 成 都 ６ １ ３ ） １ ７ ０
求 的指标 。
关 键 词 ：噪声 调 频 ； 接 数 字频 率 合 成 ； Ｐ Ａ； ９ ５ 直 Ｆ Ｇ ＡＤ ８ ８
中图 分 类 号 ：Ｔ ５ ． ４ Ｎ９ ７ ５ 文 献标 识 码 ：Ａ
Ｄｅ ｉ ｎ ｏ ｓ ｇ ｆＦＭ ｏ ｓ ｉ ｎ ｌｓ ｕ ｃ ａ ｅ ｎ ＦＰＧＡ ｎ ｉｅ ｓ ｇ ａ ｏ ｒ ｅ ｂ ｓ ｄ ｏ
摘
要 ：介 绍 了雷 达 上 噪 声 干 扰 的一 种 宽 带 调频 噪声 信 号 源 的设 计 。主 要 由基 带 噪声 产 生 ， 声 调制 数 字 处 理 和 噪 噪
声调 制 信 号输 出三 部 分 组 成 。其 中基 带 噪声 产 生 和 噪 声 调 制 信 号 输 出 部 分 属 于 模 拟 电路 ， 声 调 制 数 字 处 理 部 分 是 噪 由 Ｆ ＧＡ逻 辑 资 源 实现 。测 试 结 果表 明 ， 方 案 设 计 的 调 频 噪 声 信 号 源 满 足 系统 现 阶 段 的研 究 要 求 ， 达 到 项 目要 Ｐ 该 并
ｗｉｈ ｔｅ５ｓ ｅ ｒ ｑ ｉｅ ｎ ｓａ ｈ ｒｓｎ ｔｇ ｆｒｓ ａｃ ，ａ ｄ ｍｅ ｔ ｒｊｃ ｅ ｕｒｍｅ ｔ ａｇ ｔ． ｔ ｈ ｙ ｔｍ ｅ ｕｒｍｅ ｔ ｔｔｅｐ ｅ ｅ ｔｓａ ｅｏ ｅ ｅ ｒｈ ｎ ｅ ｏｅ ｔ ｑ ｉ ｐ ｒ ｅ ｎ ｓｔｒ ｅｓ
基于FPGA的高斯白噪声发生器设计
基于FPGA的高斯白噪声发生器设计概述：高斯白噪声在信号处理和通信系统中经常被用作随机信号源。
为了实现高斯白噪声发生器，本文提供了一种基于FPGA（现场可编程门阵列）的设计方法。
通过使用FPGA开发板上的数字信号处理（DSP）模块，我们可以生成高斯白噪声信号。
设计步骤：1.生成随机数种子：随机数种子是生成高斯白噪声信号的起点。
我们可以使用FPGA开发板上的定时器模块生成随机的种子数。
2.生成随机数序列：使用伪随机数生成器（PRNG）生成随机数序列。
PRNG算法的选择取决于特定应用的要求。
最常用的PRNG算法之一是线性反馈移位寄存器（LFSR）算法。
LFSR算法可以通过简单的移位运算产生高质量的随机数序列。
3. 算法选取：选择适当的算法将随机数序列转换成高斯分布。
Box-Muller变换是常用的一种算法，用于将均匀分布的随机数转换为高斯分布。
该算法使用两个独立的均匀随机数作为输入，并生成两个独立的具有高斯分布的随机数。
4.数字信号处理：使用FPGA开发板上的DSP模块对生成的高斯分布随机数进行数字信号处理。
可以使用滤波器模块对随机数进行滤波以去除不需要的频率成分。
5.输出信号：将生成的高斯白噪声信号输出到外部设备或其他数字系统中。
可以使用FPGA开发板上的总线接口模块将信号传输给其他系统。
实现细节：在FPGA上实现高斯白噪声发生器涉及到以下几个关键模块的设计和实现：1.随机数发生器：使用FPGA开发板上的定时器模块，产生随机数种子。
2.伪随机数生成器（PRNG）：选择适当的PRNG算法实现模块，比如LFSR算法。
3. Box-Muller变换模块：实现Box-Muller算法的硬件模块，将均匀分布随机数转换为高斯分布随机数。
4.数字信号处理模块：使用FPGA开发板上的DSP模块，对高斯分布随机数进行数字信号处理，例如滤波器模块。
5.输出模块：使用FPGA开发板上的总线接口模块，将生成的高斯白噪声信号输出到外部设备或其他数字系统中。
基于FPGA的噪声调频雷达信号处理系统的设计与实现的开题报告
基于FPGA的噪声调频雷达信号处理系统的设计与实现的开题报告一、选题背景随着科技的不断发展，雷达技术逐渐成为了现代军事、民用等领域中必不可少的一部分。
噪声调频雷达作为一种新兴的高分辨率、低能耗的雷达技术，已经广泛应用于防御、民用等领域。
噪声调频雷达能够在相同的功率下，提供更高的分辨率和距离精度，实现飞行器、车辆、船只等目标的快速探测和跟踪。
由于其应用前景广阔，因此开发基于FPGA 的噪声调频雷达信号处理系统有着重要的意义。
二、研究内容1. 噪声调频雷达信号处理系统的概述介绍噪声调频雷达的原理及应用，并分析该雷达信号处理系统的主要内容。
2. 基于FPGA的噪声调频雷达信号处理系统设计通过分析噪声调频雷达信号处理系统的需求，搭建基于FPGA的噪声调频雷达信号处理系统框架，包括硬件部分的设计以及整体系统的构建。
3. 基于MATLAB的中频处理算法实现采用MATLAB实现中频信号的处理算法，包括FFT变换及相关算法等。
4. 系统功能测试与评估对该信号处理系统进行仿真测试，评估其对噪声调频雷达信号的处理效果和性能指标等。
三、研究意义通过本研究，可以利用FPGA技术对噪声调频雷达信号进行处理，提高雷达信号的精度和可靠性，为相关领域的工程实践提供技术支持。
同时，可以探索出一种从MATLAB到FPGA的信号处理方法，为其他领域的信号处理提供思路。
四、研究方法本研究将采用文献资料法、实验方法和仿真测试法等多种研究方法进行，其中文献资料法主要用于分析噪声调频雷达的原理和相关技术；实验方法主要用于系统硬件设计和测试；仿真测试法主要用于对系统功能的实际效果进行评估。
五、预期成果本研究将设计并实现一套基于FPGA的噪声调频雷达信号处理系统，探索MATLAB到FPGA的信号处理方法，提高噪声调频雷达的信号处理精度和可靠性，为该领域的发展贡献出自己的一份力量。
一种基于FPGA的高斯白噪声发生器的设计与实现_艾余雄
第30卷第6期遥测遥控Vo.l30,l.6 2009年11月Journal of Te le m etry,Tracking and Comm and Nove m ber2009一种基于FPGA的高斯白噪声发生器的设计与实现*艾余雄,寇艳红(北京航空航天大学电子信息工程学院北京100191)摘要:给出一种基于FPGA、采样率为90M H z的快速高斯白噪声发生器的算法、结构和实现。
利用CA SR和LFS R组合发生器产生均匀分布的随机数,具有周期长、相关性低、分布均匀等优点。
采用映射函数及其折线逼近方法实现均匀分布噪声到高斯分布噪声的转化,最大限度地降低运算量。
仿真和实测结果表明,方案正确可行,能够应用于实际通信信道模拟器中。
关键词:均匀分布;LFSR;CA SR;高斯白噪声;FPGA中图分类号:TN91114文献标识码:B文章编号:CN11-1780(2009)06-0036-05引言高斯白噪声信号源是通信信道模拟器必不可少的一个功能模块。
现有的硬件高斯噪声发生器通常分为物理噪声发生器和数字合成噪声发生器两类。
物理噪声发生器精度较高,但是实现电路较为复杂。
为快速简便地获得高斯白噪声,一般采用数字合成方法实现,首先产生均匀分布的白噪声,然后通过一定的转换获得高斯白噪声。
文献[1]利用Tausworthe算法生成均匀分布的随机数,然后通过查找表法产生高斯白噪声。
文献[2]则利用lagged-F i b onacci算法生成均匀分布白噪声,然后通过公式法实现均匀分布白噪声到高斯白噪声的转化。
而文献[3]利用一个线性反馈移位寄存器LFSR(Linearl y Feedback Sh ift R eg ister)产生均匀分布随机数,然后通过间隔几个时钟周期抽取LFSR的状态值来降低随机数的相关性,最后通过折线逼近法实现均匀分布到高斯分布的转换。
综合上述几个方案,本文给出了一种基于FPGA的硬件高斯白噪声发生器的设计及实现方法。
最新 利用FPGA产生真随机噪声技术分析-精品
利用FPGA产生真随机噪声技术分析【摘要】在工程应用中，经常需要产生随机数，从而对实际的工程算法进行仿真验证，并且最好是在项目调试现场进行仿真输入从而对系统的整体性能进行测试，规避了常见的在上验证正常，在实际系统中工作不正常的问题，并且由于在Matlab中常见的伪随机数的算法均较为复杂，不利于实现.本文采用了一种基于FPGA中非门逻辑单元来实现真随机数的方式，利于嵌入到实际运行的工程中，从而进行现场验证.【关键词】真随机数；FPGA；非门环0 引言真随机数在密码学以及其它的学科中有着重要并广泛的应用，工程应用中的随机数常常用来产生实际环境中的本底噪声附加到理想信号上用于仿真实际情况下的输入信号.随机数分为伪随机数以及真随机数，通常在计算机系统中产生的随机数都是伪随机数，所谓的伪随机数通常是利用特定的函数来生成的，虽然在不同程度上逼近真随机数，但是它的致命的弱点是可追溯的.真随机数，顾名思义，即是真正的随机数，一般都是由物理过程产生的随机数，不能预先演算得到的，具有天然的不可破解的特性.产生真随机数的方式有很多，其中利用FPGA内部时钟抖动产生真随机数的方式已经广泛被使用[1-2]，利用FPGA产生真随机数利用的是时钟的抖动，时钟抖动越大，真随机性能越好.本文中给出了一种经过实际验证的真随机数的产生方式，利用该种方式产生的随机数能够通过NIST推出的专用软件进行性能测试，之后才能够投入到实际的生产使用中.1 FPGA中真随机数产生产生真随机数的基础是利用真实存在的熵源，FPGA中的真实熵源是时钟JITTER，例如在D触发器时钟到达的时候，数据线处在跳变的过程中，导致不能满足其常规工作时所需要的建立保持时间的要求，输出的数据处于不稳定的随机状态，这是利用FPGA产生随机数的基本原理.在FPGA中产生真随机数的方式是利用三个非门组成的非门环，在将多个非门环进行异或操作，最终再进行时钟采样的方式，如图1所示.非门环本身运转起来之后，线上的数字在高速的进行跳变，在高电平以及低电平之间高速的切换，然后将其中一个非门的输出接到D触发器上，这样D触发器根据其工作时钟定期到非门环上取一个数据进行锁存，这样有一定概率出现取数时D触发器的数据线正好在进行跳变的过程中，这样其输出的数值就是真正意义上的随机数.但是，单个非门环的数据中真随机数的概率有限，还不能做到真正意义上的真随机数，必须要利用多个非门环进行联合工作，然后再进行全局的异或操作，只要有一个状态为真随机数，则最终输出为真随机数.如图1所示，该种方式产生的随机数为真随机数，非门环本身运转的速度很高，高低跳变的周期小于1ns，并且各个非门环之间的状态是完全独立的，故在进行异或操作时，如果非门环输出为1的个数为偶数时，则输出为0，个数为奇数时，输出为1；在进入D触发器时，由于采样时钟为低速时钟，在D 触发器采样时钟到来时，数据线上的输入如果发生跳变，则会产生真随机数，我们通过增加非门环的个数来增加该真随机数出现的概率.在工程应用中，可以控制不同的M，N，L值，从而获得不同效果的真随机数，N值主要控制单路的非门环之后的非门的个数，M值主要控制非门环的个数，M个非门环最终通过1个异或门从而得到1路真随机数输出，该路输出再经过L个非门之后再送入到一路D触发器中进行时钟采样，从而得到最终的输出.异或门是整个系统中的关键部位之一，它的作用是将所有的单路中的真随机数的因素汇总起来，在这里合成到一路中，其基本原理是真随机数和任何数据进行异或的结果都是真随机数，这种结构下要想得不是真随机数的情况只有所有路的输出都是非随机数，即每一路都能满足建立保持时间的要求，这个要求随着路数的增加，变得越来越难满足，概率越来越小.通过增加非门环的数量从而减少输出端非真随机数的出现概率，最终得到真随机数.2 真随机数测试3 结论利用FPGA产生真随机数能够达到较高的速度，且利于系统集成，并且能够进行位扩展，能够同时生成多个真随机数源，再通过并串转换再产生更高速率的真随机数，并且集成度高，能够在系统现场进行仿真输入，测试系统工作的稳定性，可以应用于工程实践中.【】[1]张聪，于忠臣.一种基于FPGA的真随机数发生器设计与实现[J].电子设计工程，2011，19（10）：176-179.[2]霍文捷，刘政林，陈毅成，等.一种基于FPGA的真随机数生成器的设计[J].华中科技大学学报：自然科学版，2009，37（1）：73-76.。
基于FPGA的音乐发生器的设计实现
LPM_ROM模块：
在lpm_rom上点 击右键，选择Edit ports/ Parameters..，会 出现以下对话框：
LPM_ROM模块：
在对应Ports的下拉菜单中，除了address 与q其它各项均选择unused。如下图：
LPM_ROM模块：
在对应Parameters的下拉菜单中， Parameters Value 对话栏中改变各参数的设置。 LPM_OUTDATA与LPM_ADDRESS_CONTROL均选择 “UNREGISTERED”。 LPM_FILE更该时需要手动输入“文件路径\文件名.mif”。 如下图：
背景： 背景：
由于音阶频率多为非整数，而分频系数又不能为小 数，故必须将计算得到的分频数四舍五入取整。若 基准频率过低，则由于分频系数过小，四舍五入取 整后的误差较大。若基准频率过高，虽然误码差变 小，但分频结构将变大。实际的设计应综合考虑两 方面的因素，在尽量减小频率误差的前提下取合适 的基准频率。实际上，只要各个音名间的相对频率 关系不变，C作1与D作1演奏出的音乐听起来都不会 “走调”。
分频器模块：
FPGA主时钟40MHz（183）管脚 设计VHDL程序实现任意分频器
LPM_ROM模块：
由于分频器输出的数字频率，波形变化比较剧 烈，音质因此比较刺耳。因此需要把方波转换 成正弦波。 ROM可用程序编写，也可直接调用LPM_ROM 模块。
LPM_ROM模块：
如果正弦波的一个周期分为64个离散的点来表示，每个 点的幅值用8位二进制数来表示。设计的ROM为64字节的 空间，寻址地址范围000000（0）~111111（63），需 要6条地址线。
PS2模块：
LPM_ROM模块：
我们要64个点，每个点由8位表示，每列由8各 点组成，需要64个字节。地址线应该从0到63， 所以地址线宽度为6。如下图：
基于FPGA的高斯白噪声发生器设计毕业设计毕业论文
基于FPGA的高斯白噪声发生器设计本文设计的高斯白噪声发生器采用FPGA的方式实现，输出的基带白噪声带宽可调，范围为1～66 MHz，步进3 MHz，幅度8位可调，同时可产生正弦波、三角波、锯齿波、方波等函数波，通过更改现场可编程器件的配置波形数据也可产生其他复杂函数波形。
0 引言现代通讯电子设备的抗干扰测试已经成为必须的测试项目，主要的干扰类型为噪声干扰。
在通信信道测试和电子对抗领域里，噪声始终是最基本、最常用的干扰源之一。
如何产生稳定和精确的噪声信号已经成为一个重要的研究领域。
其中，带限白噪声信号时间相关性小，目前应用最广泛。
现有的硬件高斯白噪声发生器通常分为物理噪声发生器和数字噪声发生器两类，数字噪声发生器虽然没有物理噪声发生器的精度高，但是实现电路较为简单，易于应用。
FPGA技术的发展，提高了硬件噪声发生器的速度和性能，相比基于软件实现的噪声发生器，展现出更大的优势。
本文设计的高斯白噪声发生器采用FPGA 的方式实现，输出的基带白噪声带宽可调，范围为1～66 MHz，步进3 MHz，幅度8位可调，同时可产生正弦波、三角波、锯齿波、方波等函数波，通过更改现场可编程器件的配置波形数据也可产生其他复杂函数波形。
l 高斯白噪声发生器原理本文所述的高斯白噪声发生器如图1所示。
查看原图（大图）首先，在现场可编程门阵列(Field Programmable Gate Array，FPGA)平台上以一个统一的时钟速度(以后称之为噪声发生速度，即f0)生成高速m序列伪随机码流，对该序列进行有限冲击响应 (Finite Impulse Response，FIR)数字滤波处理，得到带限白噪声数字序列，同时在FPGA中实现直接数字综合(Direct Digital Synthesizer，DDS)算法，产生正弦数字序列，并与噪声序列合成；其次，将以上得到的数字序列通过高速数／模转换器(Digital Analog Converter，DAC)转换为模拟噪声信号；再次，通过LC低通滤波器以及放大器转换为模拟带限白噪声和正弦信号，该信号即为基带白噪声信号。