基于DSP_FPGA的高速数字信号处理平台

合集下载

基于FPGA+DSP的高速基带信号处理平台的设计

第１４卷
第３期
ห้องสมุดไป่ตู้
２０１４年１月
科
学
技
术
与
工
程
Ｖｏ１．１４Ｎｏ．３Ｊａｎ．２０１４
１６７１ —１８１５（２０１４）０３ — ０２３９ — ０５
ＳｃｉｅｎｃｅＴｅｃｈｎｏｌｏｇｙａｎｄＥｎｇｉｎｅｅｒｉｎｇ
出了一种改进高速基带信号处理平台的硬件设计方案。该方案采用ＦＰＧＡ＋ＤＳＰ的处理架构，依托高性能的器件和高速接口，搭建了一个高性能的通用基带信号处理平台。该平台直接实现对中频数字信号的处理，融合数字上下变频与基带算法于
一
的处理器，其优势在于： ①充分结合了ＤＳＰ和ＦＰＧＡ各自的优点，更好地发挥了性能； ②结构灵活、通用性强、适用于模块化设计； ③对不同结构的算法都有较强的适应能力，尤其适合实时信号处理； ④算法执行效率高、开发周期短、系统易于维护和扩展等。结合各类无线通信系统实际算法需求，低层信号预处理算法的数据为符号级数据，虽然数据量大但运算结构相对比较简单，适于用ＦＰＧＡ进行硬件实现。高层处理算法的数据为比特型数据，其特点
一
是数据量较少，但算法的控制结构复杂，适于用ＤＳＰ来实现。ＦＰＧＡ具有明显的并行处理优势和灵活性，ＤＳＰ运算速度快、寻址方式灵活，二者均能满足处理复杂算法的要求，这样以ＦＰＧＡ＋ＤＳＰ的架构为核心，借助于高性能的器件和高速接口，设计了一个高性能信号处理硬件平台Ｊ。该平台具有灵活的处理结构，对不同结构的算法都有较强的适应能力，尤其适合实时信号的处理。

基于DSP和FPGA的数字信号处理系统设计

Ｖｏ１．３１Ｎｏ．１
Ｊａｎ．２Ｏｌ７
文章编号：２０９５ — ６９９１（２０１７）０１～００６５ — ０３
基于ＤＳＰ和ＦＰＧＡ的数字信号处理系统设计
宋劲松，杨凯。
（１．宿州市广播电视台，安徽宿州２３４０００；２．宿州学院信息工程学院，安徽宿州２３４０００）
变大，严重影响了电子设备的有效运行．目前，ＦＰＧＡ和ＤＳＰ在市场上广泛用于高速处理器件口］．ＦＰＧＡ具有高度并行体系结构、高数据率以及处理时间可控等优点，但其不能实现很复杂的算法．而ＤＳＰ处理能力强，能够实现算
ＦＰＧＡ的数字信号处理系统．首先设计了系统的总体结构和工作流程，然后对系统的主要硬件ＤＳＰ和ＦＰＧＡ进行了设计，最后设计了系统的软件部分．经过测试，本系统能够正常工作，具有较好的信号处理能力．关键词：数字信号处理；ＤＳＰ；ＦＰＧＡ
图２系统工作流程图
作者简介：宋劲松（１９６９一），男，安徽宿州人，工程师，主要研究方向为多媒体技术、信号处理．Ｅ－ｍａｉｌ：１１４７６００３０２＠
ｑｑ．ｃｏｎ．ｒ

基于DSP和FPGA的通用数字信号处理系统设计

ｐｅｒｆｏｒｍｄａｔａｐｒｏｃｅｓｓｉｎｇａｎｄａｃｃｏｍｐｌｉｓｈｔｈｅｃｏｎｔｒｏｌｏｆＵＳＢｉｎｔｅｒｆａｃｅ，ＡＤＣ，ＤＡＣ，ｅｔｃ．ｒｅｓｐｅｃｔｉｖｅｌｙ．Ｔｈｅｓｙｓｔｅｍｃａｎｉｍ— ｐｌｅｍｅｎｔｓｐｅｃｔｒａｌａｎａｌｙｓｉｓ，ｄｉｇｉｔａｌｆｉｌｔｅｒｄｅｓｉｇｎａｎｄｏｔｈｅｒｃｌａｓｓｉｃｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｉｎｇａｌｇｏｒｉｔｈｍｓ．Ｈａｒｄｗａｒｅｄｅｂｕｇｒｅ —
Ａｂｓｔｒａｃｔ：Ｉｎｎｏｗａｄａｙｓ，ｔｈｅｆｕｎｃｔｉｏｎａｎｄｓｔｒｕｃｔｕｒｅｏｆｅｌｅｃｔｒｏｎｉｃｅｑｕｉｐｍｅｎｔａｒｅｂｅｃｏｍｉｎｇｉｎｃｒｅａｓｉｎｇｌｙｃｏｍｐｌｉｃａｔｅｄ．Ｔｈｅｒｅ —
ｓｕｈｓｓｕｇｇｅｓｔｔｈａｔｉｔｍｅｅｔｓｔｈｅｄｅｓｉｇｎｒｅｑｕｉｒｅｍｅｎｔｓ，ａｎｄｃｏｕｌｄｂｅｉｍｐｌｅｍｅｎｔｅｄｔｏｒｅａｌｐｒｏｊｅｃｔａｎｄｄｉｇｉｔａｌｓｉｇｎａｌｐｒｏｃｅｓｓｉｎｇ

基于DSP和FPGA的高速数据采集处理系统[实用新型专利]

专利名称：基于DSP和FPGA的高速数据采集处理系统专利类型：实用新型专利
发明人：凌雁波,刘宇芳,陈祥,张鹏宙,张茜,苗丰,李勇申请号：CN201220334118.4
申请日：20120711
公开号：CN202838339U
公开日：
20130327
专利内容由知识产权出版社提供
摘要：本实用新型提供一种基于DSP和FPGA的高速数据采集处理系统，包括传感器接口、模/数转换模块、DSP处理器、FPGA处理器、数字控制电路、通讯接口、屏幕键盘模块。

主要通过FPGA将模/数转换模块的数字结果送到FPGA内部构建的双口RAM中，再由DSP通过DMA的方式读取采样数据进行计算处理，并将计算结果写入双口RAM，再通过FPGA控制外部器件；传感器接口电路对采集的模拟量进行调理后再送入模/数转换模块进行转换；数字控制电路提供了状态量的24V干接点输入、24V继电器驱动电路和PWM驱动电路；通讯接口提供DSP和上位机的接口；提供了屏幕键盘接口，可以进行一些重要数据的实时显示和简单的现场操作。

申请人：南京国电环保科技有限公司
地址：210061 江苏省南京市高新技术开发区永锦路8号
国籍：CN
代理机构：南京汇盛专利商标事务所(普通合伙)
代理人：张立荣
更多信息请下载全文后查看。

基于DSP和FPGA的数字化中频处理平台

数字化中频处理平台中采用的ＤＰ芯片均为－公司的数字ＳｒＩ
信号处理芯片，在要求低功耗的便携式设备中，主要使用低功耗的ＴＳ２ｃ０ｏＭ３０５０系列芯片；对功耗要求不高的设备中主
要使用ＴＳ２Ｃ００系列芯片，ＳＭ３０６０ＤＰ芯片主要完成各种信号
通用的硬件平台，以使各种相关的通信任务能够用软件完成，从而构成一个具有高度灵活性、开放性的通信系统。采用ＤＰＦＧＳ和ＰＡ的数字信号处理平台显示出了其优越性，该平台可以把两者的优点结合在一起，既兼顾速度和灵
活性，又具有较强的通用性，适于模块化设计，易于维护系统和扩展，非常适合于高速信号处理。
ｂｓｄＯｒａａｄＭＤ，１ＩｐｅＳｄＦＧａｉＢｏｄＢｎｅｌｌｇｅｄＤＰａＰＡ，Ｓｆａｏ，ｕｌｓｏｓｔｕｉｒｌｆｘｉｔａｄＣｍｉｌｓｎｏｗｒｉｃｒｆｌｗｎｖｓ，ｅｉｌｙｎＯ — ｔｅｓｅｙｈｉｓｅａｌｂｉ＇
ＴＮＧｌ－ｎＮＩＡｌｇｐｉＵＨＡＮ／ｏｄｎＸａ－ｏｇ
ＡｓａｔｈｓｐｐｒｎｏｕｅｉｉｌＦｃｓｐｔｒａｅｉｓｆａｅｒｉｔｈｏｇ．＂ｓｐｔｒｂｔｃＴｉａｅｔｄｃｓａｄｔｅｓｌｏｂｓＯｏｗｒａｏｅｎｌｙ３ｉｌｏｒｉｒｇａＩａｍｆｄｌｔｄｃｏｈａｍｆ
图１以ＤＰ和ＦＡ为中心的数字化中频处理平台ＳＷ，其中超大规模ＦＧＩＡ芯片和高速的ＤＰ芯片是系统的核】Ｓ

一种基于DSP和FPGA的实时信号处理平台设计

１ＴＳ１１性能简介．０
Ｔ１１是ＡＩ司推出的一款高性能浮点ＤＰ处理器．ｓ０Ｄ公Ｓ采用超级哈佛结构，可直接构成分布式并行系统和共享存储式并行系统，主要性能指标如２１Ｆ１：－３（）１内部核时钟频率可达３０ｚ即指令周期为３３ｓ内核具有双运算模块——ｘ和Ｙ，条相互独立的１８ｉ内部数３２ｂｔ据总线；（）３支持８１／２６ｂｔ／６３／４ｉ定点和３／４ｉ２６ｂｔ浮点数据格式；（）４４６位数据线和３位地址线，２可提供４Ｇ的统一寻址空问；（）４ＤＭＡ通道，５１个提供了处理核零开销数据传输；（）６支持慢速设备和流水协议两种外设访问模式，芯片内部集成ＳＲＤＡＭ控制器；（）通道全双Ｔ链路Ｖ，７４Ｉ单个链路Ｖ最大通信速率２０ｙｅ／，Ｉ５ＭＢｔｓ总ｓ
用到雷达信号处理系统中。
［关键词］雷达信号处理
Ｏ引言．
ＤＳＴ１１ＦＧＰＳ０ＰＡＤＰ通过ＦＧＳＰＡ来进行ＳＭ的读写控制；ＲＡ（）Ｐ６ＦＧＡ实现处理板与外部的通讯和控制，如串口、系统状态输出及控制输入、出接口。输２２路口电路设计．链
Ｔ１１物理引脚ＤＰ行地址Ｓ０Ｓ
Ａ０
Ａ１
２１．信号处理平台原理框图信号处理板硬件架构如图１示。信号处理平台采用Ａ所Ｄ— ｓ — ｓ０为主处理芯片，簇４片Ｔ１１内核时钟３０ＰＴｌ１一Ｓ０，０ＭＨｚ簇总线速，度为７Ｍ，内包含２６ｙｅＳＡＭ及１ＭＢｔＦＡＨ。４片Ａ５簇５ＭＢｔＤＲ６ｙｅＬＳＤ— Ｓ — ＳＩｌＰＴ之间通过共享总线的方式实现紧耦合。Ｏ

基于DSP和FPGA的高速数据采集处理系统

１２５１０５，Ｃｈｉｎａ）
ｏｎ
Ａｂｓｔｒａｃｔ：Ｉｎｏｒｄｅｒｔｏａｃｑｕｉｒｅｔｈｅｄａｔａａｃｃｕｒａｔｅｌｙａｎｄｒａｐｉｄｌｙ，ａｍｕｌｔｉ—ｃｈａｎｎｅｌｒｅａｌ－ｔｉｍｅａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｂａｓｅｄｐｒｏｇｒａｍｍａｂｌｅｇａｔｅｓ
ＤＳＰ，ｆｉｅｌｄｃｏｎｔｒｏｌｌｅｄ
ｗｏｒｄｓ：ｄａｔａ
ａ
ｐｒｏｓｐｅｃｔｏｆａｐｐｌｉｃａｔｉｏｎ．
ａｃｑｕｉｓｉｔｉｏｎ；ＤＳＰ；ＦＰＧＡ；ＡＤＳ８３６４
０引言
许多场合需要高速数据采集系统，如雷达、通讯、机器人、
语音图像处理等领域，也有的行业则需要高速度高精度数据采集系统，如伺服电机定位，自动焊接机定位等…。如何在保证数据采集的高速化的同时提高数据的精度，使数据采集的效果更好是研究的出发点。文中介绍的数据采集系统是采用多个传感器测量同一个待测量，数据预处理时采用自适应加权数据融合算法，在保证速度的前提下增加精确度。在硬件结构上系统采用ＡＤＳ８３６４完成Ａ／Ｄ数据转换，利用ＦＰＧＡ电路设计灵活、集成度高、速度快的优点，实现多路数据选择器、存储器及外围的一些控制电路。再把接收到的数字信号传输给ＤＳＰ。ＤＳＰ对数字信号进行预处理后，通过ＣＡＮ总线传至上位机进行存储、显示和分析等。也可以作为其他大型系统的输入或者反馈进行工作。１系统原理数据采集系统主要包括多路传感器、前端信号调理电路、
Ｖ
ＣＡＮ通信模块设计系统可利用ＴＭＳ３２０Ｆ２８１２ＤＳＰ内部自带的ＣＡＮ控制器，
无需另外添加。只需另加一个ＣＡＮ收发器就能组成ＣＡＮ总线网络，选用ＰＣＡ８２Ｃ２５０，该器件对总线提供差动发送能力并对ＣＡＮ控制器提供差动接收能力，是使用最广泛的ＣＡＮ收发器。ＣＡＮ总线通讯模块主要作用是将上位机的命令传输给ＤＳＰ，并且将采集到的数据传输给上位机，用于数据存储和处理。３系统软件设计系统软件采用模块化、结构化的编程方法。包括数据采集模块、ＤＳＰ处理模块、ＣＡＮ总线接口的通讯模块。３．１数据采集模块软件设计数据采集模块主要是ＦＰＧＡ控制，ＦＰＧＡ内部编程有时钟脉冲产生器、控制器、ＦＩＦＯ存储器等设计。在软件设计中可设置ＦＩＦＯ的参数、各种标志和控制位，如深度、宽度，空满、半满全满、可编程满等标志位，写使能、读使能等控制位，以便实现与ＤＳＰ的逻辑接口Ｈ１。当接到ＤＳＰ信号后，初始化各个子程序模块和ＡＤＳ８３６４，包括ＡＤ采样的速率、参考电压的设定、时钟的初值和分频比以及控制器的初值。初始化完成后，ＦＰＧＡ输出时钟信号给ＡＤ８３６４并且提供ＨＯＬＤ保持信号，启动转换。等待ＡＤ８３６４转换完成后产生中断

基于FPGA的高性能数字信号处理器设计与实现

基于FPGA的高性能数字信号处理器设计与实现随着科技的不断发展，数字信号处理（Digital Signal Processing，DSP）在各个领域得到了广泛的应用，例如通信、音频处理、图像处理等。

为了满足高性能和低功耗等需求，基于FPGA（Field-Programmable Gate Array，可编程门阵列）的数字信号处理器（DSP）逐渐受到关注和采用。

本文将介绍基于FPGA的高性能数字信号处理器的设计与实现。

一、引言随着移动通信、无线网络、人工智能等技术的迅速崛起，对数字信号处理器的性能要求越来越高，传统的通用处理器已经无法满足需求。

而FPGA作为一种可编程硬件设备，可以通过重新编程来实现各种不同的功能，因此成为了设计高性能数字信号处理器的重要选择。

二、FPGA的特点与优势1. 可编程性：FPGA采用可编程逻辑单元，可以根据应用的需要进行重新编程，实现各种功能。

2. 并行处理能力：FPGA内部拥有大量的可编程逻辑单元和片上存储器，可以同时处理多个数据流，提高运算效率。

3. 低功耗：相比于传统的通用处理器，FPGA在相同运算量下具有更低的功耗。

4. 实时性能：FPGA采用硬件并行处理方式，具有优异的实时性能，适用于对于响应时间要求较高的应用场景。

三、基于FPGA的数字信号处理器设计与实现的关键技术1. 数据流架构设计：数字信号处理器的核心是对数据流的处理，需要将各个功能模块进行合理的设计与连接，实现数据的流动。

2. 算法优化：针对不同的应用场景，需要对算法进行优化，减少计算复杂度和资源占用，提高处理性能。

3. 存储器设计：数字信号处理器需要使用大量的存储器来存放数据和中间结果，在FPGA中，需要合理分配片上存储器和外部存储器。

4. 时序约束与时钟分配：在FPGA中，设计时需要考虑时序约束和时钟分配，保证各个模块在时钟信号的控制下正常运行。

5. 性能评估与优化：设计完成后，需要进行性能评估，对于不满足要求的地方进行优化，提高数字信号处理器的性能。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

术，该平台还具有一定的开放性和可
示意图与图２相似，只是核电压不同。
程序与数据存储器ＦＬＡＳＨ采用扩展性，可以很好地满足设计的完善、
由超大规模ＦＰＧＡ芯片和高速的ＤＳＰ芯Ｉｎｔｅｌ公司的Ｅ２８Ｆ３２０，其存储容量为功能的扩充及程序的更改。
片组成系统的核心，是为了发挥两者３２Ｍｂｉｔ。由ＤＳＰ的供电芯片ＴＰＳ７０３４８
图２ＤＳＰ芯片的供电示意图
表１ＦＰＧＡ芯片与ＤＳＰ芯片的比较
ＦＰＧＡ芯片
编程方式
ＶＨＤＬ、ＡＨＤＬ语言及图形编程等，
实现容易
资源重复利用性
通过外部处理器动态配置
硬件资源结构
可实现并行的乘法器／加法器操作
处理速度
并行运算速度快，只受硬件结构限制
适合的信号处理运算高速并行处理
的优势。ＦＰＧＡ芯片与ＤＳＰ芯片相比，为其一起供电，ＴＰＳ７０３４８芯片的复位
系统的软件设计流程
由于其结构上的优势，ＦＰＧＡ芯片更适信号／ＲＥＳＥＴ为ＦＬＡＳＨ和ＤＳＰ的共同复
本文设计的平台通过动态配置可
ｗｗｗ．ｅｅｐｗ．ｃｏｍ．ｃｎ电子产品世界２００４．１０／下半月 91
式中：ＳＮＲ为输出信号的信噪比；Ｂ为比特分辨数，即Ａ／Ｄ的转换位数；为采样速率；输入模拟信号的最高频
理技术已在通信、信息、电子、自动控
总体硬件框架
制、航天及军事等领域中得到广泛应
图１为本文要介绍
用。
的高速数字信号处理平
以现代通信理论为基础，以数字台的硬件框图，主要包
信号处理为核心的软件无线电技术是括五个功能块：高速Ａ／
ＤＳＰ芯片Ｃ、汇编语言编程等，实现容易改变ＭＥＭＯＲＹ内容重复利用ＭＡＣ单元的重复操作受ＭＡＣ单元操作速度的限制串行顺序操作
超大规模ＦＰＧＡ芯片
合完成并行处理、重复性强、速度要求位信号。
本文设计高速数字信号处理平台高的数字信号处理运算；而ＤＳＰ芯片更
高速Ａ／Ｄ及Ｄ／Ａ变换
ቤተ መጻሕፍቲ ባይዱ
ＦＰＧＡ＋ＤＳＰ的结构来实现高速数字信号处理。该方案采用先进的ＦＰＧＡ
高速的数字信号处理需要Ａ／Ｄ器
和ＤＳＰ芯片，借鉴了软件无线电的思想，通过ＤＳＰ芯片对ＦＰＧＡ芯片的件具有较高的采样速率和工作带宽，
动态配置来实现具有通用性、可扩充性的硬件平台，并对其硬件结构和同时为适应复杂的电磁环境和特殊的
的ＦＰＧＡ芯片均采用ＡＬＴＥＲＡ公司ＡＰＥＸ适合完成串行顺序处理。两者比较如
动态配置技术
系列。其中用于完成数字信号处理算表１所示。
由ＤＳＰ＋ＦＰＧＡ芯片及总线的结构
法的芯片为ＥＰ２０Ｋ４００Ｅ，由它完成ＤＳＰ
组成高速数字信号处理平台，可以充
芯片前端高速、复杂的数字信号处理。
接口ＦＰＧＡ及ＦＬＡＳＨ模块
对信息的需求越来越大，对信息的处来构造一个具有通用性、可扩充性、灵下式：
理速度也越来越快。信号处理理论与活的多功能高速数字信号处理平台。
技术的飞速发展直接导致Ａ／Ｄ、Ｄ／Ａ、ＦＰＧＡ及ＤＳＰ等电子集成产品的高速发展与更新，使许多复杂、高速的信号处理运算的实现成为可能。数字信号处
该平台通过动态配置可以进行多模式工作，能够应用在无线接收、卫星接收、图象处理和信号分析等多个领域。
初始化，ＤＳＰ通过初始程序对ＦＰＧＡ芯片进行配置，系统开始进行数据的收发，并送往计算机或主控设备。当计算机或主控设备需要更改工作模式时，将变换工作模式的命令送ＤＳＰ芯片，ＤＳＰ芯片接收到该命令后，通过预置在ＦＬＡＳＨ的程序对ＦＰＧＡ芯片进行重新配置，并转换工作模式，系统重新开始数据的收发。其软件流程如图３所示。
计。动态配置技术为同一硬件平台上实现不同的功能需求、不同的工作模式提供了可能。
本文介绍一种高速数字信号处理
是系统的核心，用来完成高速数字信号处理算法。下面就如图所示的各部分作介绍。
率。本文介绍的高速数字信号处理平台的Ａ／Ｄ转换器采用ＡＤ９２３５芯片，转换位数为１２比特，采样率最高可达６５ＭＳＰＳ；Ｄ／Ａ转换器采用ＡＤ９７６５芯片，
结语本文介绍一种高速数字信号处理平台的实现方案，借鉴了软件无线电技术，通过ＦＰＧＡ和ＤＳＰ芯片来构造一个具有通用、可扩充、灵活的多功能高
速数字信号处理平台。该平台可以在软定义无线电结构、图象处理和信号分析等多个领域进行应用。■
参考文献：１．ＤａｖｉｄＢ‘．ＰｅｒｆｏｒｍａｎｃｅｏｆａｎＩＦＳａｍｐｌｉｎｇＡＤＣｉｎＲｅｃｅｉｖｅｒＡｐｐｌｉｃａｔｉｏｎｓ．ＩｎｔｅｒｎａｔｉｏｎａｌＩＣ－Ｃｈｉｎａ－ＣｏｎｆｅｒｅｎｃｅＰｒｏｃｅｅｄｉｎｇｓ’，２００１．２．ＣｕｍｍｉｎｇｓＭ，Ｈａｒｕｙａｍａ．‘ＦＰＧＡｉｎｔｈｅｓｏｆｔｗａｒｅｒａｄｉｏ’，‘ＩＥＥＥＣｏｍｍｕｎｉｃａｔｉｏｎｓＭａｇａｚｉｎｅ’，１９９９，３７（２）３．杨小牛等．‘ 软件无线电原理与应用’，北京，电子工业出版社，２００１．４．徐以涛，沈良，王金龙．‘ＦＰＧＡ技术在软件无线电中的应用’，电信科学，２００１，１７（１１）．５．张雄伟，曹铁勇‘．ＤＳＰ芯片的原理与开发应用’，北京，电子工业出版社，２０００．
近几年通信与电子领域最引人注目的Ｄ及Ｄ／Ａ变换、超大规
话题。软件无线电技术突破了以功能模ＦＰＧＡ芯片、高速ＤＳＰ
单一、可扩充性差的硬件为核心的设芯片、程序与数据存储
计局限性，强调以开放性、扩充性和软器、ＦＰＧＡ完成的接口模
件编程硬件为通用平台，利用系统可块。其中超大规模ＦＰＧＡ升级、可重复配置来实现多功能的设芯片和高速的ＤＳＰ芯片图１高速数字信号处理平台的硬件框图
分发挥软件的重要作用。该平台可以
ＡＬＴＥＲＡ公司的ＥＰ２０ＫＥ系列芯片核电
接口ＦＰＧＡ芯片采用ＥＰ２０Ｋ１００Ｅ，通过ＤＳＰ的控制，发挥ＦＰＧＡ芯片的动
压为１．８Ｖ，采用的Ｉ／Ｏ电压为３．３Ｖ，也由它完成高速数字信号处理平台与计态配置技术，实现了硬件资源动态分
需要双电压供电。设计中采用的供电算机或其它主控设备的连接。该芯片配。在同一个硬件平台上，通过动态地
上接８９流，把ＶＲＥＦ与ＶＢＩＡＳ之间的差被除以ＲＧ便可。注意：要使电路正常工作，ＶＢＩＡＳ必须小于ＶＲＥＦ。对于１０µＡ的光电二极管电流，ＲＧ为２０．０Ｋ½。ＰＮ２００ＡＰＮＰ晶体管的基极电流受到一个４．７Ｋ½ 的电阻器限制，将电流限制设定约为１ｍＡ。该晶体管具有约为１００的电流放大系数，所以晶体管能提供的最大电流约为１００ｍＡ，这将超过微型ＳＯＴ－２３封装的热耗散。为防止晶体管中的热逸散，与ＬＥＤ或激光二极管串连的电阻器将集电极电流限制为二极管的最大工作值。如果需要更多的电流，应该联合使用具有较大
图２原型控制电路图３控制电路的具体实施方式
92 ２００４．１０／下半月电子产品世界ｗｗｗ．ｅｅｐｗ．ｃｏｍ．ｃｎ
集电极电流的晶体管和诸如ＳＯＴ－２２３的较大封装。为了限制电路的带宽从而保持稳定，可使用一个与光电二极管电容（大约为１５ｐＦ，ＶＢＩＡＳ为１．２）并联的１５ｐＦ电容，使放大器在约２５０ＫＨｚ处工作。
软件工作流程进行了阐述。
系统要求，器件还应具有较大的信噪
关键词：软件无线电；动态配置；ＦＰＧＡ；ＤＳＰ
比动态范围。这就要求Ａ／Ｄ器件同时具
有高的采样速率和大的比特分辨数，
引言
平台的实现方案，该方案借鉴了软件因为这两项性能指标直接影响输出信
随着科学技术的快速发展，人们无线电的思想，通过ＦＰＧＡ和ＤＳＰ芯片号的信噪比动态范围，三者的关系如
芯片为ＴＩ公司的ＴＰＳ７０３５１芯片，该芯的核电压为１．８Ｖ，采用的Ｉ／Ｏ电压为调用不同的软件程序，来实现多功能、
片５Ｖ输入，１．８Ｖ和３．３Ｖ双电压输出，３．３Ｖ，采用的供电芯片也为ＴＩ公司的多模式工作。由于采用了动态配置技
专为ＤＳＰ和ＦＰＧＡ等需求设计。供电的ＴＰＳ７０３５１芯片。
90 ２００４．１０／下半月电子产品世界ｗｗｗ．ｅｅｐｗ．ｃｏｍ．ｃｎ
ＥｍｂｅｄｄｅｄＳｙｓｔｅｍｓ嵌入式系统
输入数据率可达１２５ＭＳＰＳ，转换位数为１２比特。
高速ＤＳＰ芯片本文设计的高速数字信号处理平台中采用的ＤＳＰ芯片为——ＴＩ公司的ＴＭＳ３２０Ｃ６２０３Ｂ芯片，由于ＴＭＳ３２０Ｃ６０００系列芯片的开发环境比较完善，特别是Ｃ语言的编译可以达到很高效率，因此对缩短软件开发周期很有利；同时ＴＭＳ３２０Ｃ６０００系列芯片速度高，可以应付复杂的数字信号处理技术。ＴＭＳ３２０Ｃ６２０３Ｂ芯片的核电压为１．５Ｖ，采用的Ｉ／Ｏ电压为３．３Ｖ，需要双电压供电。设计中采用的供电芯片为ＴＩ公司的ＴＰＳ７０３４８芯片，该芯片５Ｖ输入，１．５Ｖ和３．３Ｖ双电压输出，专为ＤＳＰ和ＦＰＧＡ等需求设计。供电的示意图如图２所示。
Ｅｍｂ嵌入式系统ｅｄｄｅｄＳｙｓｔｅｍｓ
基于ＤＳＰ＋ＦＰＧＡ的高速数字信号处理平台
Ｈｉｇｈ－ＳｐｅｅｄＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇＰｌａｔｆｏｒｍＢａｓｅｄｏｎＤＳＰａｎｄＦＰＧＡ
总参第六十三研究所陈勇李桂伦
摘要：本文介绍了一种高速数字信号处理平台的实现方案，主要是基于
Ｅｍｂ嵌入式系统ｅｄｄｅｄＳｙｓｔｅｍｓ