计算机组成原理3-7章作业答案
计算机组成原理第三章课后习题参考答案
第三章（P101）1．(1)M 4832*220= 字节 (2)片84*28*51232*1024==K K(3)1位地址作芯片选择2. (1)个内存条4264*264*222426==(2)328*264*22242=每个内存条内共有32个DRAM 芯片 (3)4*32 = 128个主存共需要128个DRAM 芯片，CPU 通过由高位地址选择各内存条。
3. (1)首先计算所需芯片数目：168*232*21416=片 芯片容量为16K ，所以芯片内部寻址需14位；四个芯片组成一组形成32个位线，共需4组，需2位地址进行组间寻址； 其中使用一片2：4译码器；所以所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us ，如果采用集中刷新，有64us 的死时间，肯定不行 如果采用分散刷新，则每1us 只能访存一次，也不行 所以采用异步式刷新方式。
假定16K*8位的DRAM 芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.5us ，可取刷新信号周期15us 。
刷新一遍所用时间＝15us ×128＝1.92ms4. (1)片328*12832*1024 K K ，共分8组，每组4片；地址线共20位，其中组间寻址需3位，组内17位； (2)(3)如果选择一个行地址进行刷新，刷新地址为A 0-A 8，因此这一行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期（即512行）。
采用异步刷新方式，刷新信号周期为：8ms/512 = 15.5us 。
注：存储器由128K*8位的芯片构成，分8组，每组4片，组内芯片并行工作，需17条地址线进行寻址，其中X 行线为9根，Y 位线为8根，29=512行。
5. 用256K*16位的SRAM 芯片设计1024K*32的存储器，需进行字位同时扩展方式继续拧设计，所需芯片数目:片816*25632*1024 K K ，设计的存储器容量为1M ，字长为32，故需20位地址（A0~A19）；所用芯片存储容量为256K ，字长为16位，故片内寻址需18位（A0~A17）。
计算机组成原理答案(张功萱等编著)终极完整版
（4）(－5)10＝(－101)2＝－1.01×22
阶码E＝127＋2＝129＝(10000001)2
机器数形式：1 10000001 01000000000000000000000
十六进制形式：C0A00000H
2.13写出下列十六进制的IEEE单精度浮点数代码所代表的十进制数值。
解：
（1）(0.15625)10＝(0.来自00101)2＝1.01×2－3
阶码E＝127＋(－3)＝124＝(1111100)2＝01111100
机器数形式：0 01111100 01000000000000000000000
十六进制形式：3E200000H
（2）(－0.15625)10＝(－0. 00101)2＝－1.01×2－3
（1）若e1＞e2，是否有N1＞N2
（2）若S1、S2均为规格化数，上述结论是否正确？
答：（1）不一定
（2）正确
2.15设一个六位二进制小数x＝0.a1a2a3a4a5a6，x≥0，请回答：
（1）若要x≥81，a1a2a3a4a5a6需要满足什么条件？
（2）若要x＞21，a1a2a3a4a5a6需要满足什么条件？
第二章作业解答
2.2分别计算用二进制表示4位、5位、8位十进制数时所需要的最小二进制位的长度。
答：
∵ 4位十进制数的最大数为9999，213＝8192＜9999＜214＝16384
∴表示4位十进制数所需的最小二进制位的长度为14位。
∵ 5位十进制数的最大数为99999，216＝65536＜9999＜217＝131072
2.6已知x的二进制真值，试求[x]补、[－x]补、[x/2]补、[x/4]补、[2x]补、[4x]补、[－2x]补、[－x/4]补。（设机器采用定点小数，字长为8位，若结果不存在或出错，请注明）
《计算机组成原理》第3章习题答案
《计算机组成原理》第3章习题答案第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表⽰什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以⼤于或⼩于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2．零地址指令的操作数来⾃哪⾥?⼀地址指令中，另⼀个操作数的地址通常可采⽤什么寻址⽅式获得?各举⼀例说明。
解：双操作数的零地址指令的操作数来⾃堆栈的栈顶和次栈顶。
双操作数的⼀地址指令的另⼀个操作数通常可采⽤隐含寻址⽅式获得，即将另⼀操作数预先存放在累加器中。
例如，前述零地址和⼀地址的加法指令。
3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为⽆操作数、单操作数和双操作数三类。
若双操作数指令已有K种，⽆操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各⾃允许的最⼤指令条数是多少?解：X= (24⼀K)×26⼀[L/26]双操作数指令的最⼤指令数：24⼀1。
单操作数指令的最⼤指令数：15×26⼀l(假设双操作数指令仅1条，为⽆操作数指令留出1个扩展窗⼝)。
⽆操作数指令的最⼤指令数：216⼀212⼀26。
其中212为表⽰某条⼆地址指令占⽤的编码数，26为表⽰某条单地址指令占⽤的编码数。
此时双操作数和单操作数指令各仅有1条。
4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出⼀种分配⽅案，使该指令系统包含：4条三地址指令，8条⼆地址指令，180条单地址指令。
解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条⼆地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。
计算机组成原理 第3章 习题参考答案
计算机组成原理第3章习题参考答案1. （1）B （2）D （3）B （4）C （5）D （6）C （7）A （8）B2. 解：（1）0.00111 （2）0.11001 （3）-0.101003. 解：[X+Y]变补 = （312022）8[X-Y]变补= （110000）8 溢出（两符号位01）4. 解：（运算过程请参考书中例题）（1）1，101011000010（2）0，000011010010（3）1，000011010010（4）0，0110001110015. 解：（运算过程请参考书中例题）（1）[X/Y]原=1，11000；余=0.10101*2-5=1，11010；余=0.11010*2-5（2）[X/Y]原=1，10000；余=0.01011*2-5（3）[X/Y]原（4）溢出6. 答：原码一位乘法运算过程中，每一步相加的和有可能往前有进位，所以部分积的符号位用一位，以保留往前的进位，然后再进行右移操作；原码两位乘法中的运算过程使用了补码运算，由于有乘2运算，也就是往左移操作，每一步相加的和有可能往前有进位，且有可能影响两个符号位，所以部分积的符号位要三位，以保留往前的进位，然后进行右移操作时可以根据最高符号位确定往右补的编码。
7. 答：运算器的基本结构应包括以下几个部分：(1) 能实现算术和逻辑运算功能的部件ALU；(2) 存放待加工的信息或加工后的结果信息的通用寄存器组；(3) 按操作要求控制数据输入的部件：多路开关或数据锁存器；(4) 按操作要求控制数据输出的部件：输出移位和多路开关；(5) 计算器与其它部件进行信息传送的总线以及总线接收器与发送器；总线接收器与发送器通常是由三态门构成的。
8. 答：浮点加减运算的运算步骤包括：对阶、求和、规格化、舍入、溢出判断。
规则及示例请见书中“浮点加减法运算”一节。
9. 解：原码加减交替法的规则是：当余数为正时，商上1，余数左移一位，减除数绝对值得新余数；当余数为负时，商上0，余数左移一位，加除数绝对值得新余数。
《计算机组成原理》课后习题答案
第1章计算机组成原理考试大纲第一章计算机体系结构和计算机组成冯。
诺伊曼体系的特点Amdahl定律第二章数制和数制转换各种码制的表示和转换浮点数的表示补码加减法布思算法浮点数的加减法海明码的计算练习：5，6，7，8，101、已知X=19，Y=35，用布思算法计算X×Y和X×(-Y)。
2、使用IEEE 754标准格式表示下列浮点数：-5，-1.5，1/16，-6，384，-1/32。
3、已知X=-0.1000101×2-111，Y=0.0001010×2-100。
试计算X+Y，X-Y，X×Y和X/Y。
4、某浮点数字长12位，其中阶符1位，阶码数值3位，尾符1位，尾数数值7位，阶码和尾数均用补码表示。
它所能表示的最大正数是多少？最小规格化正数是多少？绝对值最大的负数是多少？5、求有效信息位为01101110的海明码校验码。
第三章练习：5解释下列概念：PROM，EPROM，E2PROM，Flash memory，FPGA，SRAM和DRAM。
第四章总线的分类总线操作周期的四个传输阶段总线仲裁的概念及其分类异步通信方式的种类总线的最大传输率第五章存储器的分类存储容量的扩展RAID的概念、特点以及分类Cache的地址映射Cache的写策略Cache的性能分析3C练习：4，5，71．一个容量为16K×32位的存储器，其地址线和数据线的总和是多少?用下列存储芯片时，各需要多少片?1K×4位，2K×8位，4K×4位，16K×l位，4K×8位，8K×8位2．现有1024×l的存储芯片，若用它组成容量为16K×8的存储器。
(1)实现该存储器所需的芯片数量?(2)若将这些芯片分装在若干块板上，每块板的容量为4K×8，该存储器所需的地址线总数是多少?几位用于选片?几位用作片内地址?(3)画出各芯片的连接逻辑图。
(完整版)计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。
试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。
〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。
计算机组成原理第七章课后部分答案
7.1 什么叫机器指令？什么叫指令系统？为什么说指令系统与机器指令的主要功能以及与硬件结构之间存在着密切的关系？机器指令：是CPU能直接识别并执行的指令，它的表现形式是二进制编码。
机器指令通常由操作码和操作数两部分组成。
指令系统：计算机所能执行的全部指令的集合，它描述了计算机内全部的控制信息和“逻辑判断”能力。
指令系统是计算机硬件和软件的接口部分，是全部机器指令的集合。
7.2 什么叫寻址方式？为什么要学习寻址方式？寻址方式：指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。
学习寻址方式，是为了找到指令中参与操作的数据，然后根据指令，得出结果。
7.3什么是指令字长、机器字长和存储字长？指令字长：是指机器指令中二进制代码的总位数。
指令字长取决于从操作码的长度、操作数地址的长度和操作数地址的个数。
不同的指令的字长是不同的。
机器字长：是指计算机进行一次整数运算所能处理的二进制数据的位数（整数运算即定点整数运算）。
机器字长也就是运算器进行定点数运算的字长，通常也是CPU内部数据通路的宽度。
即字长越长，数的表示范围也越大，精度也越高。
机器的字长也会影响机器的运算速度。
存储字长：一个存储单元存储一串二进制代码（存储字），这串二进制代码的位数称为存储字长，存储字长可以是8位、16位、32位等。
7.6 某指令系统字长为16位，地址码取4位，提出一种方案，使该指令系统有8条三地址指令、16条二地址指令、100条一地址指令。
解：三地址指令格式如下：4 4 4 4OP A1 A2 A3指令操作码分配方案如下：4位OP0000，……， A1,A2,A3:8条三地址指令0111，1000，0000，……，……， A2，A3:16条二地址指令1000，1111，1001，0000，0000，……，……，……， A3:100条一地址指令1001，0110，0011，1001，0110，0100，……，……，……，冗余编码1001，1111，1111，可用来扩充一、零地址指令条数1010，……，冗余编码1111，可用来扩充三、二、一、零地址指令条数7.7 设指令字长为16位，采用扩展操作码技术，每个操作数的地址为6位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章习题参考答案
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；
(1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?
(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：
(1) 共需
条464
1664
226=⨯⨯M 内存条 (2) 每个内存条内共有
328
464
16=⨯⨯M M 个芯片
(3) 主存共需多少
1288
464
648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：
(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用
16448
1632
64=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×
32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
画出逻辑框图如下。
(2) 设刷新周期为2ms ，并设16K ⨯8位的DRAM 结构是128⨯128⨯8存储阵列，则对所有单元全部刷新一遍需要128次(每次刷
新一行，共128行) 若采用集中式刷新，则每2ms 中的最后128⨯0.5μs=64μs 为集中刷新时间，不能进行正常读写，即存在64μs 的死时间 若采用分散式刷新，则每1μs 只能访问一次主存，而题目要求CPU 在1μS 内至少要访问一次，也就是说访问主存的时间间隔越短越好，故此方法也不是最适合的
比较适合采用异步式刷新：
采用异步刷新方式，则两次刷新操作的最大时间间隔为
s ms
μ625.15128
2=，可取15.5μs ；对全部存储单元刷新一遍所需的实际刷新时间为：15.5μs ⨯128=1.984ms ；采用这种方式，每15.5μs 中有0.5μs 用于刷新，其余的时间用于访存(大部分时间中1μs 可以访问两次内存)。
6、用32K ×8位的E 2PROM 芯片组成128K ×16位的只读存储器，试问： (1) 数据寄存器多少位? (2) 地址寄存器多少位? (3) 共需多少个E 2PROM 芯片? (4) 画出此存储器组成框图。
解：(1) 系统16位数据，所以数据寄存器16位
(2) 系统地址128K ＝217，所以地址寄存器17位 (3)共需
片8248
3216
128=⨯=⨯⨯K K ，分为4组，每组2片
(4) 组成框图如下
32K ⨯8 CPU
A 0~A 14
D 0~7
A 15 W/R
2-4 译码
A 16
32K ⨯8
32K ⨯8
32K ⨯8
32K ⨯8 32K ⨯8 32K ⨯8 32K ⨯8
D 0~7
CS
Y 0
CS
CS
CS
Y 1
Y 2
Y 3
A 0~A 14
D 0~D 7
D 8~15 数据 寄存器 地址 寄存器
D 8~15
W/R
W/R
9、CPU 执行一段程序时，cache 完成存取的次数为2420次，主存完成存取的次数为80次，已知cache 存储周期为40ns ，主存存储周期为240ns ，求cache ／主存系统的效率和平均访问时间。
解：cache 的命中率：
%8.9680
24202420
=+=+=
m c c N N N h
主存慢于Cache 的倍率：
640
240===
c m t t r Cache/主存系统的效率：
%2.86968
.0561
)1(1=⨯-=-+=
h r r e
平均访问时间：
ns e t t c a 4.46862
.040===
14、有一个处理机，内存容量1MB ，字长1B ，块大小16B ，cache 容量64KB ，若cache 采用直接映射式，请给出2个不同标记的内存地址，它们映射到同一个cache 行。
解： Cache 共有
个行1221664=B
KB
，行号为12位
内存块数：1MB/16B=216；块号为16位 内存地址长20位
采用直接映射方式，所以cache 的行号i 与主存的块号j 之间的关系为：
m j i mod =，m 为cache 的总行数
20位的内存地址格式如下：
4位
12位
4位
两个映射到同一个cache 行的内存地址满足的条件是：12位的行号相同，而4位的标记不同即可，例如下面的两个内存地址就
满足要求：
0000 000000000000 0000=00000H 与 0001 000000000000 0000=10000H
15、假设主存容量16M ⨯32位，cache 容量64K ⨯32位，主存与cache 之间以每块4⨯32位大小传送数据，请确定直接映射方式的有关参数，并画出主存地址格式。
解：
由已知条件可知Cache 共有
个行位
位
1423243264=⨯⨯K ，行号为14位
主存共有
个块位
位
2223243216=⨯⨯M ，块地址为22位，由行号和标记组成
cache 的行号i 与主存的块号j 之间的关系为：
m j i mod =，m 为cache 的总行数
设32位为一个字，且按字进行编址，则
24位的内存地址格式如下：
8位14位2位
第4章习题参考答案
4．指令格式结构如下所示，试分析指令格式及寻址方式特点。
答：该指令格式及寻址方式特点如下：
(1)双字长二地址指令，用于访问存储器。
(2)操作码字段OP可以指定26=64种操作。
(3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数在主存中。
有效地址可通过变址寻址求得，即
有效地址等于变址寄存器（选择16个之一）内容加上位移量。
6．一种单地址指令格式如下所示，其中为I间接特征，X为寻址模式，D为形式地址，I、X、D组成该指令的操作数有效地址E，设R为变址寄存器，R1为基值寄存器，PC为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。
答：①直接寻址②相对寻址③变址寻址
④基址寻址⑤间接寻址⑥先基址后间接寻址
第5章习题参考答案
2．参见图5.15的数据通路。
画出存数指令“STO Rl，(R2)”的指令周期流程图，其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：
STO R1, (R2)的指令流程图及微操作信号序列如下：
16．判断以下三组指令中各存在哪种类型的数据相关?
(1) I1LAD R1，A ；M(A)→R1，M(A)是存储器单元
I2ADD R2，Rl ；(R2)+(R1)→R2
(2) I1ADD R3，R4 ；(R3)+(R4)→R3
I2MUL R4，R5 ；(R4)⨯(R5)→R4
(3) I1LAD R6，B ；M(B)→R6，M(B)是存储器单元
I2MUL R6，R7 ；(R6)⨯ (R7)→R6
解：
(1) I1的运算结果应该先写入R1，然后再在I2中读取R1的内容作为操作数，所以是发生RAW (“写后读”)相关
(2) WAR
(3) RAW和WAW两种相关
第7章习题参考答案
7．(1)275*12288*4 = 12.89MB
(2)最高位密度D1按最小磁道半径R1计算：
D1=12288B/（2*3.14*115）mm=17B/mm 最低位密度D2按最大磁道半径R 计算： R2=115+(275/5)=115+55=170mm D2=12288B/（2*3.14*170）mm=11.5B/mm
(3)s KB /60012288*603000
= (4)160*1023000
s ms =
(5)
16 15 14 6 5 4 3 0
此地址格式表示有4台磁盘，每台有4个记录面，每个记录面最多可容纳512个磁道，每道有16个扇区。