多功能数字钟电路设计
多功能数字钟电路设计
多功能数字钟电路设计1、功能要求：①基本功能: 以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12翻1”，并要求能手动快校时、快校分或慢校时、慢校分。
②扩展功能: 定时控制，其时间自定；仿广播电台正点报时—自动报正点时数。
2、设计步骤与要求：①拟定数字钟电路的组成框图，要求先实现电路的基本功能，后扩展功能，使用的器件少，成本低；②设计各单元电路，并用Multisim软件仿真；③在通用电路板上安装电路，只要求显示时分；④测试数字钟系统的逻辑功能；⑤写出设计报告。
设计报告要求：写出详细地设计过程（含数字钟系统的整机逻辑电路图）、调试步骤、测试结果及心得体会。
3、给定的主要器件：74LS00（4片），74LS160（4片）或74LS161（4片），74LS03（OC，1片），74LS04（2片），74LS20（2片），74LS48（4片），数码管BS202（4只），发光二极管（2只），555（2片）。
4、仪器和设备:稳压电源（或数字逻辑学习机），双宗示波器，数字万用表、数字通用板、拨线钳和电烙铁等。
5、设计报告要求（1）写出各单元电路的工作原理、设计过程及器件选择；（2）画出完整的电路原理图，并标明各元器件的参数值；（3）绘出电路中的时序波形，整理实验数据，并加以说明；（4）写出设计过程中出现的故障现象及其解决办法；（5）设计心得、体会及建议。
6、参考文献:1、《电子技术基础课程设计指南》清华大学出版社、焦宝文主编；2、《电子线路设计大全》华中科技大学出版社、陈碗儿主编3、《数字电子技术基础》清华大学出版社、阎石主编4、《TTL集成电路大全》电子工业出版社7、数字电子钟的设计提示1）、数字电子计时器组成原理图1数字电子计时器的结构框图2)、用74160实现12进制计数器3)、校时电路当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。
校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。
多功能数字钟设计报告+程序+原理图
实验设计报告项目名称：多功能数字钟电路设计作者姓名：指导教师：年级专业：所在学院：提交日期摘要20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
现代生活的人们越来越重视起了时间观念，可以说是时间和金钱划上了等号。
对于那些对时间把握非常严格和准确的人或事来说，时间的不准确会带来非常大的麻烦，所以以数码管为显示器的时钟比指针式的时钟表现出了很大的优势。
数码管显示的时间简单明了而且读数快、时间准确显示到秒。
而机械式的依赖于机械震荡器，可能会导致误差。
数字钟是采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。
数字钟的精度、稳定度远远超过老式机械钟。
在这次设计中，我们采用LED数码管显示时、分、秒，以24小时计时方式，根据数码管动态显示原理来进行显示，用12MHz的晶振产生振荡脉冲，定时器计数。
在此次设计中，电路具有显示时间的其本功能，还可以实现对时间的调整。
数字钟以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
目录第一章：设计要求 (1)第二章：方案论证 (2)第三章：单元电路设计与计算 (13)第四章：软件设计 (20)第五章：系统测试 (36)第六章：结论 (38)参考文献 (39)附录 (40)第一章：设计要求1.1 基本要求1.1.1 时钟功能设计一个具有时、分、秒计时的数字钟电路，计时采用24小时制。
多功能数字钟电路设计实验报告
多功能数字钟电路设计实验报告实验目的：设计一个多功能数字钟电路，能够显示当前时间，并具备闹钟、秒表和计时等功能。
实验原理：1. 数码管显示：使用4位共阴极数码管进行显示，采用BCD码方式输入。
2. 按键输入：使用按键进行时间的调节和选择功能。
3. 时钟频率：使用晶体振荡器提供系统时钟，通过分频电路控制时钟频率。
实验器材：1. 4位共阴极数码管2. 按键开关3. 74LS90分频器4. 时钟晶体振荡器5. 耐压电容、电阻等元件6. 电路连接线实验步骤：1. 连接电路：根据电路原理图，将数码管、按键开关、74LS90分频器、晶体振荡器等连接起来，注意接线正确。
2. 编写程序：根据实验要求，编写相应的程序，实现时钟、闹钟、秒表和计时等功能。
3. 调试电路：将电路通电并运行程序，观察数码管的显示情况和按键功能是否正常。
4. 测试功能：分别测试多功能数字钟的时钟、闹钟、秒表和计时等功能，确保功能正常。
5. 完善实验报告：根据实验结果和观察情况，完善实验报告，并附上电路原理图、程序代码等。
实验结果：经过调试和测试，多功能数字钟电路能够正常显示时间，并具备时钟、闹钟、秒表和计时功能。
使用按键进行时间调节和功能选择，数码管根据不同功能进行相应的显示。
实验总结：通过本次实验，我掌握了多功能数字钟电路的设计原理和实现方法，并且了解了数码管显示、按键输入、时钟频率控制等相关知识。
实验过程中，我发现电路连接正确性对功能实现起到关键作用，同时合理编写程序也是确保功能正常的重要环节。
通过实验，我对数字电路的设计和实现有了一定的了解，并且培养了动手实践和解决问题的能力。
多功能数字钟电路设计
多功能数字钟电路设计
1.时钟显示：设计一个数字时钟显示电路，可以显示当前的时间（小
时和分钟）。
可以使用七段显示器来显示数字。
2.闹钟功能：设计一个闹钟功能，可以设置闹钟时间，并在到达闹钟
时间时发出提示声音或闹铃。
3.温度显示：设计一个温度传感器电路，并将当前温度显示在数字时
钟上。
4.日历功能：设计一个日历功能，可以显示当前的日期和星期。
5.定时器功能：设计一个定时器功能，可以设置一个特定的时间间隔，并在到达时间间隔时发出提示声音或闹铃。
6.闹钟休眠功能：设计一个闹钟休眠功能，可以设置一个特定的时间
间隔，在此时间间隔内按下按钮可以将闹钟功能暂时关闭。
7.闹钟重复功能：设计一个闹钟重复功能，可以设置一个特定的时间
间隔，使闹钟在每天相同的时间段重复响铃。
8.亮度调节功能：设计一个亮度调节功能，可以调整数字时钟的显示
亮度。
这些功能可以根据需求进行组合设计，可以使用逻辑门、计数器、显
示器驱动器、温度传感器、按钮等元件来完成电路设计。
多功能数字钟电路设计 - 多功能数字中电路设计
多功能数字钟电路设计一功能要求1 基本功能：⑴准确计时，以数字形式显示时、分、秒的时间；⑵小时的计时要求为24进位，分和秒的计时要求为60进位；⑶校正时间，时、分快校（1HZ）。
2 扩展功能：⑴定时报，时间自定，闹1分钟（1KHZ）；⑵仿广播电台正点报时；⑶报整点时数；二主体电路设计数字钟电路系统由主体电路和扩展电路两大部分组成。
其中，主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。
其组成框图如下：显示器及译码器部分为板载，因此只需要设计计数器，校时电路和扩展电路。
1.小时计数器时计数器是一个24进制计数器，其计数规律为00—01—…—22—23—00…即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒。
原理图如下：使用了两片74LS161（4位二进制同步加法计数器）来实现小时计数，即模24的计数器。
HOUR[0]~HOUR[3]为小时个位，HOUR[4]~HOUR[7]为小时十位。
2. 分秒计数器分和秒计数器都是模60的计数器。
其计数规律为00—01—…—58—59—00…其原理图如下：秒计数器与上图相同，图略。
分别使用了两片74LS161来实现分和秒的计数，均为。
其中MIN[0]~MIN[3]为分个位，MIN[4]~MIN[7]为分时位，SEC[0]~SEC[3]为秒个位，SEC[4]~SEC[7]为秒时位。
3. 校时电路当数字钟接通电源或者计数出现误差时，需要校正时间（或称校时）。
校时是数字中应具备的基本功能。
为使电路简单，这里只进行分和小时的校时。
对校时电路的要求是，在小时校正时不影响分和秒的正常计数；再分校正时不影响秒和小时的正常计数。
校时方式有“快校时”和“慢校时”两种，“快校时”是，通过开关控制，使计数器对１Hz的校时脉冲计数。
“慢校时”使用手动产生单脉冲作校时脉冲。
本实验只要求实现“快校时”。
其原理图如下：4. 定时控制电路数字钟在指定的时刻发出信号，或驱动音响电路“闹时”。
多功能数字钟的电路设计报告书
多功能数字钟的电路设计报告书
报告书内容包括：
1.引言：介绍设计任务的背景和目的，解释为什么需要设计多功能数字钟电路。
2.设计要求：详细说明设计的功能要求和性能要求，例如显示时间、闹钟设置、温度显示等。
3.设计方案：展示设计的整体思路和方案，包括电路图和设计参数。
可以提供一些关键性的设计考虑和解决方案。
4.设计步骤：详细描述设计的步骤和过程，包括所选用的元器件、电路图的细节、电路的连接方法等。
5.实验结果：给出实验的结果和测试数据，包括电路工作的准确性、稳定性、可靠性和其他性能指标的测试结果。
6.结论：总结设计的过程和结果，评估电路设计的优点和不足之处，提出可能的改进方案。
8.附录：将电路图、元器件清单、代码等相关材料作为附录提供，方便读者参考和复制。
以上是一个可能的电路设计报告书的框架，具体的内容可以根据设计任务的要求和自己的实际情况进行调整。
多功能数字钟电路设计
多功能数字钟电路设计.txt如果青春的时光在闲散中度过，那么回忆岁月将是一场凄凉的悲剧。
杂草多的地方庄稼少，空话多的地方智慧少。
即使路上没有花朵，我仍可以欣赏荒芜。
本文由海豚050505奉献doc文档可能在WAP端浏览体验不佳。
建议您优先选择TXT，或下载源文件到本机查看。
多功能数字钟电路设计摘要：多功能数字钟是一种用数字电路技术实现时、分、秒计时的装置。
无论是日常生活还是在工业应用计时领域，都发挥着重要的作用。
本系统进展了各单元的设计和调试，可以完成准确的完成计时、定时和校时。
电路由晶体振荡器、分频器、计数器、译码显示器和校时电路以及报时电路组成。
总体方案设计由主体电路和扩展电路两大局部组成。
本电路具有走时精度高，稳定性好，使用方便，价格廉价等特点。
关键词：关键词：32768 晶振；分频器；计数器；校时；报时；数字钟1 引言在当今社会，时间是非常重要，尤其是随着信息大爆炸时代的降临，人们的时间观念越来越强，人们一切都是围绕时间来安排自己方案。
数字钟的数字显示清晰直观就能够为我们的日常生活提供便利。
它集成度高,时间准确,体积小,携带方便,而且报时功能，应用十分广泛。
2 总体设计方案2.1 设计思路利用32768 晶振产生稳定度高的高频方波信号，将高频方波经分频电路分频为1HZ 的脉冲，输入到六十进制的秒计数器，秒计数器和分计数器都是有一个个位十进制和十位六进制组成，当秒计数器的十位在清零时也向分六十进制的计数器个位发一个脉冲使分计数器加1，当分计数器的十位在清零时也同时向二十四进制时和十二进制计数器的个位发一个脉冲，使其加1。
将时，分，秒计数器的输出端分别接上译码器和显示器，最大显示值为23 小时59 分59 秒，再输入一个秒脉冲后，显示复零。
并且能通过开关实现12 与24 的时时转换和上下午显示。
利用校准电路分别对时，分校准电路进展设计，另外又增加了报时电路。
本电路的报时电路利用秒个位计数器的状态进在接收分计数器和秒计数器的信号后完成在整点的报时。
多功能数字钟电路设计
课程设计课程名称电子技术课题名称多功能数字钟专业班级学号姓名指导教师2012年12月3日设计内容与设计要求一．设计内容：1、准确计时，以数字形式显示时、分、秒的时间；2、小时计时要求“24翻1”，分和秒的计时为60进制。
3、可手动较正:能进行时、分、秒的时间校正，只要将开关置于手动位置，可对时、分、秒进行手动脉冲输入调整或连续脉冲输入的校正。
4、整点报时：整点报时电路要求在每个整点前鸣叫5次低音（500HZ）,整点时再鸣叫1次高音（1000HZ）。
5、闹铃功能。
二、设计要求：1、思路清晰，给出整体设计框图和总电路图；2、单元电路设计，给出具体设计思路和电路；3、写出设计报告；主要设计条件1．提供调试用实验室；2．提供调试用实验箱和电路所需元件及芯片；说明书格式1．课程设计封面；2．任务书；3．说明书目录；4．设计总体思路，基本原理和框图（总电路图）；5．单元电路设计（各单元电路图）；6．安装、调试步骤；7．故障分析与电路改进；8．总结与体会；9．附录（元器件清单）；10．参考文献11、课程设计成绩评分表进度安排第14周星期一:课题内容介绍和查找资料；星期二:总体电路设计和分电路设计；星期三:电路仿真,修改方案星期四:确定设计方案，拟订调试方案,画出调试电路图,安装电路；星期五:安装、调试电路；第15周星期一~二: 安装、调试电路；星期三：验收电路；星期四~五:,写设计报告，打印相关图纸；星期五下午:带调试电路板及设计报告书进行答辩；整理实验室及其它事情。
一设计总体思路 (1)1.总体思路 (1)2.基本原理和框图 (2)3.总电路图 (3)二单元电路设计 (4)1.秒计数单元 (4)2.分计数单元 (5)3.时计数单元 (5)4.调时电路 (6)5.闹钟电路 (7)6.分频器 (9)7.整点报时模块 (10)三安装、调试步骤 (11)四故障分析与电路改进 (12)五总结和体会 (12)一设计总体思路1．总体思路数字钟由函数脉冲发生器、分频器、计数器、译码显示、报时等电路组成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
多功能数字钟电路设计
1设计内容简介
数字钟是一个简单的时序组合逻辑电路，数字钟的电路系统主要包括时间显示，脉冲产生，报时，闹钟四部分。
脉冲产生部分包括振荡器、分频器；时间显示部分包括计数器、译码器、显示器；报时和闹钟部分主要由门电路构成，用来驱动蜂鸣器。
2设计任务与要求
Ⅰ以十进制数字形式显示时、分、秒的时间。
Ⅱ小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。
Ⅲ能实现手动快速校时、校分；
Ⅳ具有整点报时功能，报时声响为四低一高，最后一响为整点。
Ⅴ具有定制控制（定小时）的闹钟功能。
Ⅵ画出完整的电路原理图
3主要集成电路器件
计数器74LS162六只；74LS90三只；CD4511六只；CD4060六只；三极管74LS191一只；555定时器1只；七段式数码显示器六只，74LS00 若干；74LS03(OC) 若干；74LS20 若干；电阻若干，等
4设计方案
数字电子钟的原理方框图如图（1）所示。
该电路由秒信号发生器、“时，分，秒”计数器、译码器及显示器、校时电路、整点报时电路、闹钟定时等电路组成。
秒信号产生器决定了整个计时系统的精度，故用石英晶体振荡器加分频器来实现。
将秒信号送入“秒计时器”，“秒计时器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每60分钟，发出一个“时脉冲”，该信号经被送到“时计数器”作为“时计数器”的时钟脉冲，而“时计数器”采用二十四进制计数器，实现“24翻1”的计数方式，可实现对一天二十四小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过七段式显示译码器译码，通过刘伟LED 七段显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后触发一音频发生器实现整点报时，定时电路与此类似。
校时电路是用“时”、“分”、“秒”显示数
5电路设计
5.1秒信号发生器
秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体整荡器产生的脉冲经过整形、分频获得1 Hz的秒脉冲。
常用的电路图如图（2）所示
CD4060是14为二进制计数器。
它内部有14级二分频器，有两个反相器。
CP1（11脚），CP0-（10脚）分别为时钟的输入、输出端，即内部反相器G1的输入、输出端。
图中R为反馈电阻（10M欧~100M欧），目的是为CMOS反相器提供偏置，使其工作在放大状态。
C1是频率微调电容，取5/30pF，C2是温度特性校正电容，一般取20~50pF。
内部反相器起整性作用，且可以提高带负载能力。
石英晶体采用32768Hz晶振，若要得到1Hz的脉冲，则需经过15级二分频器完成。
由于CD4060只能实现14级二分，故必须外加一级分频器，可采用CD4013双D触发器完成。
5.2秒、分、时计数器设计
秒、分计数器均为60进制计数器，小时为24小时进制计数器。
我们用74LS162计数器实现，74LS162有反馈清零和同步置数两种方式来实现任意进制的计数器。
5.2.1 60进制计数器
由74LS162构成的60进制计数器如图（3）所示。
74LS162为10进制加法计数器，前一片芯片的UＣＣ接在第二片的控制端Ｓ2上，这样就够成了分（秒）计数器的个位和十位。
然后通过一个与非门，将十位的Q A和QＣ以及个位中的进位端ＯCC共同接入与非门构成反馈置数端，这样在累计计数到59时，又可以清零从头记起，即当十位Q A Q B QＣQ D=1010，个位Q A Q B QＣQ D=1001时，产生一个脉冲使计数器归零。
5.2.2 24进制计数器
二十四进制计数器同样由两片74LS162构成。
与60进制计数器相同，采用反馈置数法清零。
但这里要求计数器要“24翻1”，即当十位Q A Q B QＣQ D=0100，个位Q A Q B QＣQ D=0010，
立即变为十位Q A Q B QＣQ D=0000，个位Q A Q B QＣQ D=1000。
这个可以通过置数时设定个位ABCD=1000即可。
其电路图如图（4）所示
5.3译码显示电路
译码显示电路是将“秒”、“分”、“时”计数器的输出代码进行译码，变成相应的数字。
用于驱动LED七段数码管的译码器常用的有集驱动、译码于一体的CD4511。
CD4511内部电路包括四锁存器、七段译码器和驱动器。
用它来驱动七段式显示器。
其中一个显示电路如图（5）所示。
5.4校时电路
数字钟启动后，每当数字钟显示与实际不符时，都需要校准电路。
校准电路如图（6）所示。
校秒时，采用等待校时。
当进行校时时，将开关K1按下，此时门电路G1被封锁，秒信号进入不到“秒计数器”中，此时暂停秒计时。
当数字钟秒显示值与标准时间一致时，立即松开开关K1，则数字钟秒计时与标准时间同步运行，即可完成秒校时。
校“分”、“时”采用加速校时。
例如分校时使用G2、G3、G4三与非门，当进行分校时时，按下开关K2，由于G3门输出高电平，秒脉冲信号直接通过G2、G4门电路被送到分计数器中，使分计数器以秒的节奏快速计数，当计数器与标准时间相符时，松开K2即可。
当K2松开以后，门电路G2封锁秒脉冲，输出高电平，门电路接受来自秒计数器输出信号，使计数器正常工作。
时校准电路原理与此相同。
5.5整点报时电路
当计数器每次计数到整点前5秒的时候，开始报时。
即当“分计数器”为59，“秒计数
器”为55时，要求电路发出一控制信号F1，该信号持续时间为4秒，在这五秒内使低音信号（500Hz左右）打开阀门，使报时声鸣叫4声。
当计数器运行到59分59秒时，要求报时电路发出另一控制信号（1000Hz左右）打开阀门，使报时声鸣叫一声。
根据以上要求，实际的整点报时电路如图（7）所示
电路的报时通过与门来控制，当计时到59分55秒时，G1、G2门均输出高电平，G3也也输出高电平，使得G7导通，500Hz的频率可以使蜂鸣器发出低音，时间持续半秒；当计时到59分59秒的时候，G4、G5门输出高电平，G6也输出高电平，使得G8导通，1000Hz 频率可以是蜂鸣器发出高音，时间持续一秒。
即可实现整点报时功能。
5.6定时电路
定时电路只要求实现定小时的功能，即在所定整点的时候蜂鸣器开始鸣叫，直到人为的停止为止。
可以使“小时计数器”的输出端通过与非门来控制门电路的开关，即控制使蜂鸣器发声的频率是否能通过。
此方法与反馈清零的原理比较类似。
定时电路如图（8）所示。
“小时计数器”十位端最大只能到二，故只需要两个开关即可，二个位则需要四个开关来控制。
通过开关的闭合，来控制什么时候蜂鸣频率可以通过G门来使蜂鸣器发声，即可实现从1到24小时的定整点“闹铃”功能。
6.调试要点
6.1标准信号调试
用示波器观察秒信号输出应为一标准秒信号
6.2时、分、秒及显示电路的调试
将秒信号分别引入到时、分、秒计数器的单元电路中，观察电路的工作情况
6.3校时电路的测试
将秒信号分别引入到校时电路，分别按下看K1、K2，检查分计数器和时计数器的工作情况
6.4整点报时电路测试
将整点报时电路连好，检查数字钟在整点前和整点时的工作情况
6.5定时电路的调试
闭合与所需定时时间对应的开关，检查整点时电路的工作情况。
7设计总结
本次设计结合了数电的大部分知识，所需查找的资料也很多。
像秒信号发生电路，则是完全参照《电子电路设计与实践（姚福安）》一书。
但60进制与24进制计数器则是数电课上已经讲过的内容，设计起来比较得心应手。
校对电路则是参考资料设计出来的，定时电路是由自己设计的，但感觉有点繁琐，不过目前也没想到更加行之有效的方法。
最困难的地方就是各种电路图的绘制，完全由word的绘图工具来完成，费了很大的功夫。
所以说学科与学科之间还是需要相互支持的。
以后要去学一种电路的仿真软件，再制相应的图就会简单很多了。
总之这次电子设计还是基本完成了，但也有很多不足之处。
比如刚刚说到的定时电路，还有不太明确的蜂鸣频率产生电路等地方，这些都是今后需要改进的。
8参考文献
1、姚福安．电子电路设计与实践．山东科技出版社.2001.10
2、郝国法，梁柏华，电子技术实验，冶金工业出版社.2007.4
3、吴建国，张彦，数字电子技术，华中科技大学出版社.2010.8
4、谢自美．电子线路设计·实验·测试．华中科技大学出版社.2006.１。