数字钟的电路设计
多功能数字钟的电路设计
多功能数字钟的电路设计目录：一、设计题目二、设计任务和要求三、电路原理分析与程序设计四、元器件五、仿真图六、心得体会七、参考文献资料八、实物图一、题目：多功能数字钟的电路设计二、设计任务与要求1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2）具有校准时、分的功能。
3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。
选做：1）闹钟功能，可按设定的时间闹时。
2）日历显示功能。
将时间的显示增加“年”、“月”、“日”。
三，电路原理分析与程序设计1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。
石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。
数字钟的整机逻辑框图如下：译码显示电路时计数器分计数器秒计数器振荡器校时电路报时电路多级分频器1)555秒脉冲发生电路与晶振秒脉冲发生电路的比较555与RC组成的多谐振荡器，产生频率 f=1kHz的方波信号，则可设计出相应的电路，其中RP可微调振荡器的输出频率f。
555由电阻分压器、电压比较器、基本R-S触发器、放电三极管和输出缓冲器5部分组成。
要产生秒脉冲既可以采用555脉冲发生电路也可以采用晶振脉冲发生电路。
但是相比二者的稳定性，晶振电路比555电路能够产生更加稳定的脉冲，所以最后决定采用晶振脉冲发生电路。
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
多功能数字钟电路设计
多功能数字钟电路设计1设计内容简介数字钟是一个简单的时序组合逻辑电路，数字钟的电路系统主要包括时间显示，脉冲产生，报时，闹钟四部分。
脉冲产生部分包括振荡器、分频器；时间显示部分包括计数器、译码器、显示器；报时和闹钟部分主要由门电路构成，用来驱动蜂鸣器。
2设计任务与要求Ⅰ以十进制数字形式显示时、分、秒的时间。
Ⅱ小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。
Ⅲ能实现手动快速校时、校分；Ⅳ具有整点报时功能，报时声响为四低一高，最后一响为整点。
Ⅴ具有定制控制（定小时）的闹钟功能。
Ⅵ画出完整的电路原理图3主要集成电路器件计数器74LS162六只；74LS90三只；CD4511六只；CD4060六只；三极管74LS191一只；555定时器1只；七段式数码显示器六只，74LS00 若干；74LS03(OC) 若干；74LS20 若干；电阻若干，等4设计方案数字电子钟的原理方框图如图（1）所示。
该电路由秒信号发生器、“时，分，秒”计数器、译码器及显示器、校时电路、整点报时电路、闹钟定时等电路组成。
秒信号产生器决定了整个计时系统的精度，故用石英晶体振荡器加分频器来实现。
将秒信号送入“秒计时器”，“秒计时器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每60分钟，发出一个“时脉冲”，该信号经被送到“时计数器”作为“时计数器”的时钟脉冲，而“时计数器”采用二十四进制计数器，实现“24翻1”的计数方式，可实现对一天二十四小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过七段式显示译码器译码，通过刘伟LED 七段显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后触发一音频发生器实现整点报时，定时电路与此类似。
校时电路是用“时”、“分”、“秒”显示数5电路设计5.1秒信号发生器秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体整荡器产生的脉冲经过整形、分频获得1 Hz的秒脉冲。
数字电子钟逻辑电路设计
数字电子钟逻辑电路设计一、简述数字电子钟是一种用数字显示秒、分、时、日的计时装置,与传统的机械钟相比,它具有走时准确,显示直观、无机械传动装置等优点,因而得到了广泛的应用;小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟;数字电子钟的电路组成方框图如图所示;图数字电子钟框图由图可见,数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器,二十四进制或十二进制计时计数器；秒、分、时的译码显示部分等;二、设计任务和要求用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟,要求如下：1.由晶振电路产生1Hz标准秒信号;2.秒、分为00～59六十进制计数器;3. 时为00～23二十四进制计数器;4. 周显示从1～日为七进制计数器;5. 可手动校时：能分别进行秒、分、时、日的校时;只要将开关置于手动位置,可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正;6. 整点报时;整点报时电路要求在每个整点前呜叫五次低音500Hz,整点时再呜叫一次高音1000Hz;三、可选用器材1. 通用实验底板2. 直流稳压电源3. 集成电路：CD4060、74LS74、74LS161、74LS248及门电路4. 晶振：32768 Hz5. 电容：100μF/16V 、22pF 、3～22pF 之间6. 电阻：200Ω、10K Ω、22M Ω7. 电位器：Ω或Ω8. 数显：共阴显示器LC5011-119. 开关：单次按键10. 三极管：805011. 喇叭：1 W /4,8Ω四、设计方案提示根据设计任务和要求,对照数字电子钟的框图,可以分以下几部分进行模块化设计;1. 秒脉冲发生器脉冲发生器是数字钟的核心部分,它的精度和稳定度决定了数字钟的质量,通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz 的秒脉冲;如晶振为32768 Hz,通过15次二分频后可获得1Hz 的脉冲输出,电路图如图所示;74LS741Hz图 秒脉冲发生器2. 计数译码显示秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制,即显示00～59,它们的个位为十进制,十位为六进制;时为二十四进制计数器,显示为00～23,个位仍为十进制,而十位为三进制,但当十进位计到2,而个位计到4时清零,就为二十四进制了;周为七进制数,按人们一般的概念一周的显示日期“日、1、2、3、4、5、6”,所以我们设计这个七进制计数器,应根据译码显示器的状态表来进行,如表所示;按表状态表不难设计出“日”计数器的电路日用数字8代替;所有计数器的译码显示均采用BCD—七段译码器,显示器采用共阴或共阳的显示器;表状态表3.校时电路在刚刚开机接通电源时,由于日、时、分、秒为任意值,所以,需要进行调整;置开关在手动位置,分别对时、分、秒、日进行单独计数,计数脉冲由单次脉冲或连续脉冲输入;4.整点报时电路当时计数器在每次计到整点前六秒时,需要报时,这可用译码电路来解决;即当分为59时,则秒在计数计到54时,输出一延时高电平去打开低音与门,使报时声按500Hz频率呜叫5声,直至秒计数器计到58时,结束这高电平脉冲；当秒计数到59时,则去驱动高音1KHz频率输出而鸣叫1声;五、参考电路数字电子钟逻辑电路参考图如图所示;图数字电子钟逻辑电路参考图六、参考电路简要说明1. 秒脉冲电路由晶振32768Hz经14分频器分频为2Hz,再经一次分频,即得1Hz标准秒脉冲,供时钟计数器用;2. 单次脉冲、连续脉冲这主要是供手动校时用;若开关K1打在单次端,要调整日、时、分、秒即可按单次脉冲进行校正;如K1在单次,K2在手动,则此时按动单次脉冲键,使周计数器从星期1到星期日计数;若开关K1处于连续端,则校正时,不需要按动单次脉冲,即可进行校正;单次、连续脉冲均由门电路构成;3. 秒、分、时、日计数器这一部分电路均使用中规模集成电路74LS161实现秒、分、时的计数,其中秒、分为六十进制,时为二十四进制;从图3中可以发现秒、分两组计数器完全相同;当计数到59时,再来一个脉冲变成00,然后再重新开始计数;图中利用“异步清零”反馈到/CR端,而实现个位十进制,十位六进制的功能;时计数器为二十四进制,当开始计数时,个位按十进制计数,当计到23时,这时再来一个脉冲,应该回到“零”;所以,这里必须使个位既能完成十进制计数,又能在高低位满足“23”这一数字后,时计数器清零,图中采用了十位的“2”和个位的“4”相与非后再清零;对于日计数器电路,它是由四个D触发器组成的也可以用JK触发器,其逻辑功能满足了表1,即当计数器计到6后,再来一个脉冲,用7的瞬态将Q4、Q3、Q2、Q1置数,即为“1000”,从而显示“日”8;4．译码、显示译码、显示很简单,采用共阴极LED数码管LC5011-11和译码器74LS248,当然也可用共阳数码管和译码器;5.整点报时当计数到整点的前6秒钟,此时应该准备报时;图3中,当分计到59分时,将分触发器QH置1,而等到秒计数到54秒时,将秒触发器QL置1,然后通过QL与QH相与后再和1s标准秒信号相与而去控制低音喇叭呜叫,直至59秒时,产生一个复位信号,使QL清0,停止低音呜叫,同时59秒信号的反相又和QH相与后去控制高音喇叭呜叫;当计到分、秒从59：59—00：00时,呜叫结束,完成整点报时;6.呜叫电路呜叫电路由高、低两种频率通过或门去驱动一个三极管,带动喇叭呜叫;1KHz和500Hz从晶振分频器近似获得;如图中CD4060分频器的输出端Q5和Q6;Q5输出频率为1024Hz,Q6输出频率为512Hz;。
数字钟电路设计(闪烁整点报时)(数电)
数字钟电路设计电气工程及其自动化苏盛指导老师曾繁政【引言】电子钟是一种利用数字电路来显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛应用。
因此，时钟已不仅仅被看成一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的功能。
【内容摘要】数字时钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
振荡器是数字时钟的核心，选用555定时器构成振荡器电路。
以计数器74LS90来实现时间计数单元的计数功能。
显示译码器74LS48将输入的8421BCD码转化成驱动数码管发光的高、低电平信号，驱动数码显示出不同的六、十和二十四进制数字符。
用门电路实现校时及整点报时电路。
时间以24小时为一周期。
【关键词】数字时钟，振荡器，校时，整点报时一、方案设计与论证论文采取理论分析和实践研究相结合的研究方案。
在理论分析上，论文主要结合数字电路的知识，涉及数字时钟电路的结构和原理分析；在实验验证方面，采用计算机模拟和实物实践的方法，应用PROTEL软件进行电路图设计和PCB的制作，使用元器件完成电路实物的安装，利用电子辅助工具对实物进行调试。
此方案已在毕业设计制作过程中得到论证。
（一）、设计目的数字时钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。
因此得到了广泛的使用。
数字时钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。
通过设计加深对刚刚学习了的数字电子技术的认识。
我们此次设计数字时钟是为了了解数字时钟的原理，加深对我们所学知识的了解和认识、以及知识迁移的能力。
而且通过数字时钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字时钟包括组合逻辑电路和时叙电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，以及各种电路之间的怎样联系起来的。
多功能数字钟电路设计
多功能数字钟电路设计
1.时钟显示：设计一个数字时钟显示电路，可以显示当前的时间（小
时和分钟）。
可以使用七段显示器来显示数字。
2.闹钟功能：设计一个闹钟功能，可以设置闹钟时间，并在到达闹钟
时间时发出提示声音或闹铃。
3.温度显示：设计一个温度传感器电路，并将当前温度显示在数字时
钟上。
4.日历功能：设计一个日历功能，可以显示当前的日期和星期。
5.定时器功能：设计一个定时器功能，可以设置一个特定的时间间隔，并在到达时间间隔时发出提示声音或闹铃。
6.闹钟休眠功能：设计一个闹钟休眠功能，可以设置一个特定的时间
间隔，在此时间间隔内按下按钮可以将闹钟功能暂时关闭。
7.闹钟重复功能：设计一个闹钟重复功能，可以设置一个特定的时间
间隔，使闹钟在每天相同的时间段重复响铃。
8.亮度调节功能：设计一个亮度调节功能，可以调整数字时钟的显示
亮度。
这些功能可以根据需求进行组合设计，可以使用逻辑门、计数器、显
示器驱动器、温度传感器、按钮等元件来完成电路设计。
数字钟电路的设计与制作
数字钟电路的设计与制作数字钟电路是一种常见的电子设计，它可以非常简单地显示出当前的时间，这种钟可以用在家庭和商业中，也可以放在公共场所和办公室中。
数字钟电路的设计和制作需要一定的电子知识和技术，下面将详细介绍数字钟电路的设计和制作过程。
数字钟电路的设计需要考虑多个方面，包括时钟芯片、显示屏、电源和按键等。
首先是时钟芯片的选择，这个芯片的作用是提供精确的时间数据，数字钟电路使用的最常见的时钟芯片是DS1307。
DS1307是一个非常好用的实时时钟芯片，它通过I2C接口和单片机通信，可以提供年、月、日、时、分、秒和星期等信息。
在使用DS1307芯片时需要注意时钟芯片的连接，要保证它的供电和通信正确连接，这可以通过查看数据手册来设置。
其次是显示屏的选择，数字钟电路通常使用7段数码管来显示时间信息，这种显示屏可以显示数字、字母和符号。
选择显示屏时需要考虑它的亮度、大小和功耗等因素，在选择的时候应该评估这些因素以确保选择了合适的显示屏。
电源是数字钟电路不可缺少的组成部分，数字钟电路通常使用直流电源供电，供电电压通常在3V到5V之间。
数字钟电路的功耗很低，只需要很少的电能，所以可以选择很小的电源，例如小型锂电池、太阳能电池等。
最后是按键，数字钟电路通常需要设置按键来调整时间和日期等参数，因此需要选择合适的按键来保证操作的方便和舒适。
数字钟电路的制作需要打印电路板、焊接元件和编程单片机等步骤。
首先是打印电路板，电路板是数字钟电路的核心部分，需要按照设计图纸打印出所需的电路板。
打印电路板的过程需要注意先清洗电路板，然后使用特殊的UV光照射设备将设计图纸转移到电路板上面。
其次是焊接元件，数字钟电路需要焊接多个元件，包括时钟芯片、显示屏、按键和电容等。
焊接之前需要将元件按照设计图纸的要求放置电路板上面，并使用焊锡将元件固定在电路板上面。
最后是单片机编程，数字钟电路使用单片机来控制时钟芯片、处理输入信息和显示时间等功能。
数字钟电路设计与制作实验报告
数字钟电路设计与制作实验报告一、实验目的：1、综合应用数字电路知识；2、学习使用protel进行电子电路的原理图设计、印制电路板设计3、学习电路板制作、安装、调试技能。
二、实验任务及要求：任务：设计一个12小时或24小时制的数字钟，显示时、分、秒，有校时功能，可以分别对时及分进行单独校时，使其校正到准确时间。
可以根据兴趣增加其它与数字钟有关的功能。
要求：画出电路原理图，元器件及参数选择，PCB文件生成、制板及实物制作三、实验原理及电路设计：1、设计方案与模块框图利用74LS161和74LS00 ，555，数码管，开关来设计24小时数字时钟，构造它们主要实现时钟的显示，以及对时、分、秒进行调整，即实现调时的功能。
其数字钟系统整体结构①74LS161和74LS00计数器：用来设计24小时②开关与74LS00结合：用来校时，校分，校秒。
③利用555振荡器：产生脉冲信号④数码管：用来显示时分秒。
2、各子模块电路设计及原理说明74LS161 ：十六进制的计数器，当秒到60时要进位当分上利用74LS161与74LS00的结合，当秒、分到60时对其进行清零，进位。
当时24时，对其进行清零。
当时分秒个位到9时，对其本位（时分秒）清零和进位。
74LS00 与开关:74LS00与开关的结合，以此来控制校对。
555振荡器：利用555设计一个振荡器产生一个脉冲信号，以此来控制信号的进行与停止、时间的校对。
数码管：显示时分秒。
3、仿真图及仿真方法说明连好图，按一下仿真键，①若能仿真且准确无误，会出现24小时的显示则成功了。
②若不能仿真，数码管不会显示出来示数，或者显示紊乱，则失败，检查电路是否正确，有没有连错，少连错连，不断地改正，不断改进，直到可以仿真，可以显示无错。
③对校时、校分、校秒：按一下开关，脉冲过来就可以，增加一个数，依次按键对其进行时分秒校对。
四、主要实验元件及器材清单：五、系统设计与实现1、总电路图2、工程变化订单3、PCB图（单独A4纸打印，如有飞线请彩色打印，以区别红蓝二色）4、3D图（彩色打印）六、总结1、电路图、PCB图设计及实物制作过程中遇到的主要问题及解决方法电路图：①：清零端与置数端混淆：使用不同的端口，有不同的连接方式。
数字钟电路设计
本次设计题目：数字钟电路设计1 简述数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。
小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。
在控制系统中也常用来做定时控制的时钟源。
2 题目要求（1）具用时、分、秒十进制数字显示的计时器功能；（2）具有手动校时、校分的功能；（3）通过开关能实现小时的十二进制和二十四进制转换；（4）具有整点报时功能。
主要集成芯片：3 总体方案设计数字钟由振荡器、分频器、计数器、译码显示、报时等电路组成。
其中振荡器和分频器组成标准秒信号发生器，直接决定计时系统的精度。
由不同进制的计数器、译码器和显示器组成计时系统。
将标准秒信号送入采用60进制的“秒计数器”，每累计60sec就发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60min，发出一个“时脉冲”，该信号将被送到“时计数器”。
“时计数器”采用12或24进制计数器，可实现对一天12h 或24h的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过6位7段译码显示器显示出来，可进行整点报时，计时出现误差时，可以用校时电路校时、校分。
数字钟的原理框图如图2.1所示。
图2.1 数字钟原理框图4 单元电路设计提示本题目的设计采用自下而上的层次电路设计法。
先设计单元电路，再设计总电路。
（1） 秒脉冲产生电路秒脉冲产生电路在此例中的主要功能有两个：一是产生标准脉冲信号，二是可提供整点报时所需要的频率信号。
可用1Hz 的秒脉冲时钟信号源替代。
V11 Hz 5 V图2.2 1Hz 的秒脉冲时钟信号源（2） 秒、分、时计时器电路秒计时器本质上为对1Hz 的秒脉冲时钟信号源进行60进制计数的计数器，其由一个10进制计数器（个位）和一个6进制计数器（十位）串接组成。
个位与十位计数器之间采用同步级联复位方式，将个位计数器的进位输出端RCO 接至十位计数器的时钟信号输入端CLK ，完成个位对十位计数器的进位控制。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
题目_________数字钟的设计___________ 班级_______机设12（4）班____________ 学号___________201210310422_________ 姓名___________卞旺武_______________ 指导____________鲁老师______________ 时间__________2014.6.16--2014.6.19____景德镇陶瓷学院电工电子技术课程设计任务书目录1、数字钟的总体方案与原理说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12、555定时器构成的多谐振荡器电路图. . . . . . . . . . . . . . . . . . .a3、秒、时计数器电路图. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .b4、译码器芯片与逻辑符号图. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .c5、秒、分、时校时电路原理图. . . . . . . . . . . . . . . . . . . . . . . . . . .d6、总体电路原理相关说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .e7、总体电路原理图. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .f8、元件清单；. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .g9、参考文献. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .h10、设计心得体会. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . i1、总体方案与原理说明设计一个数字钟的电路图，让大家能够了解并熟悉其工作原理及流程，同时此设计须满足以下要求：1.数字钟能够自己产生一个秒脉冲源，能够显示零时零分零秒到二十三时五十九分五十九秒，并包含校时功能和报时功能。
2.准确计时，以数字形式显示时、分、秒的时间。
3.小时的计时要求为“24翻1”，分和秒的计时要求为60进位。
4.矫正时间。
总体方案：运用555定时器构成的多谐振荡器，时分秒译码器，计数器，校时电路，分频器等设计出一个满足任务要求的数字钟。
以下是数字钟电路系统原理组成框图：其中秒脉冲信号发生器由555定时器构成5OHZ多谐振荡器，用74LS90构成50分频电路，产生秒脉冲信号;计数电路分别由两片74LS160构成24进制计数器，作为时计数电路，再把秒、分、时电路级联;译码显示电路分别用两位数码管显示，每组都由两片74LS247和两个共阳极数码管构成;分时校正电路74LS00与非门电路的控制作用构成。
2、555定时器构成的多谐振荡器555定时器是一种模拟电路和数字电路相结合的集成器件，它性能优良，适用范围很广，外部加接少量的阻容元件可以很方便地组成多谐振荡器。
用555实现多谐振荡，需要外接电阻R1, R2和电容C，并外接+5V的直流电源。
555定时器组成的多谐振荡电路原理图如下。
工作时，555构成的多谐振荡器产生稳定的脉冲信号，经过若干次分频，得到秒脉冲信号。
3、秒、时计数器电路图计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T 触发器、D触发器及JK触发器等。
在数字钟中使用到的就有秒计数器，分计数器以及时计数器。
要实现秒计数，须先设计一个60进制的秒计数器;同样要实现分计数，需要设计一个60进制分计数器。
对于实现时计数要设计一个二十四进制计数器。
74LS290是二一五一十进制计数器，所以设计一个60进制分或秒计数器要用两个74LS290，当计数状态一到01100000时立即清零。
因为74LS290有反馈清零端，所以用反馈清零法。
秒计数器原理电路图如下：74LS290是异步十进制计数器。
其逻辑图和外引线排例图如图所示。
它由一个一位二进制计数器和一个异步五进制计数器组成。
如果计数脉冲由端CP输入，输出由Q0端引出，即得二进制计数器；如果计数脉冲由CP1端输入，输出由Q1，Q2，Q3引出，即是五进制计数器；如果将Q0与CP1相连，计数脉冲由CP输入，输出由Q3Q2Q1Q0引出，即得8421码十进制计数器。
因此，又称此电路为二-五-十进制计数器。
时计数器采用24进制，每当时计数器数值达到24便会归零以达到24小时循环的目的。
时计数器的电路原理图如下：4、译码器芯片及逻辑符号图在数字测量仪表和各种数字系统中，都需要将数字直观地显示出来，一方面供人们直接读取测量和运算的结果；另一方面用于监视数字系统的工作情况。
因此，数字显示电路是许多数字设备不可缺少的部分。
在计算机系统中想要在数码管上显示出十进制数就需要使用译码器。
由于计算机输出的为BCD码，所以本课程设计中使用的时芯片为74LS48-BCD的译码器。
其具体芯片图以及逻辑符号图如下：5、校时电路校时电路的意义在于当数字钟的时间不准确时能够方便快捷地调整时间，在校正“时”时不影响“分”和“秒”的正常计数，相应的在校正“分”或者“秒”时也不会影响其他两项的正常计数。
以下是校时电路的电路图：如图所示，S1为时校正开关，S2为分校正开关，当不需要校正时，开关S1，S2是断开的。
当进行“时”校正时闭合开关S2用以切断分进位脉冲信号与“时”计数器的联系，校时电路将由1Hz的校时脉冲自动校正“时”计时器，校正完毕后将开关S2断开。
同理，当进行“分”校正时闭合开关S1用以切断脉冲信号与“分”计数器之间的联系，校时电路将由1Hz的校时脉冲自动校正“分”计时器，校正完毕后将开关S1断开。
6、总体电路原理相关说明数字钟是为了满足随着人们生活，工作节奏加快对钟表的使用及重视程度的加强而设计出来的，它的使命不仅仅是能够精准的计时，还要能够满足人们日常生活中对定时，闹钟提醒等的需求。
当然它还必须能够拥有极为方便地手动及自动校准时间的功能，只有这样才能够与以往的老式钟表的使用性能拉开差距。
本文中所设计的数字钟是由时，分，秒显示器，七段数码管，译码器，60进制计数器、24进制计数器、以及修正电路、多谐振荡器、分频器、扩展电路组成。
通以直流电后，由555定时器改造的多谐振荡器组成的信号发生器产生秒脉冲信号，计数电路接收秒脉冲信号后开始计数，译码器接收计数电路的数据分别将时，分，秒计数器的数据转化为电信号通过七段数码管显示出具体的时，分，秒。
而扩展电路连接分频器与计数电路，可以实现报时，定时控制等功能。
振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，然后经过分频器输出标准秒脉冲。
秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
计时出现误差时，可以用校时电路校时、校分。
其总体电路原理图如下：7、总体电路原理图12机设卞旺武8、元件清单器材型号规格数量单位集成芯片555 1片74LS00 374LS290 274LS247 674LS02 174LS153 174LS160 6电阻300Ω45 个100KΩ 1 个电容103 1 个104 1 个数码管共阳极 6 个万能板18*30CM 1 片导线0.1mm 0.2mm开关按钮按键开关 2 个参考文献【1】陈耀华，周永明.脉冲与数宇技术实验及应用[ M].重庆:科学技术文献出版社，1989.【2】李大友.数宇电路逻辑设计[M].北京:清华大学出版社，1997.【3】肖冰.数宇电路逻辑设训一实验技术[Ml.北京:北京邮电人学出版社，2000. 【4】标准集成电路数据于册(T'I'L电路)[州.电子工业出版社，1994.【5】康华光.电子技术基础一数宇部分(第四版)f Ml .北京:高等教育出版社，1998. 【6】阎石.数宇电子电路[ M].北京:中央广播电视大学出版社.【7】刘宝琴.数宇电路与系统[M].北京:清华大学出版社1993.【8】3《数字电子技术及应用》土萍一北京，电子工业出版社，2011.08.【9】张占松，蔡宣三.开关电源的原理与设计【M].北京:电子工业出版社，1999. 【10】刘胜利.现代高频开关电源实用技术【M].北京:电子工业出版社，2001. 【11】张军.行波管的工作电源[ J].舰船电子对抗，1999, ( 6) : 18一19.设计心得体会通过此次的电工课程设计我学到了很多，首先从选题开始，老师在课题的选择方面对我们的要求比较宽松，我能理解老师的良苦用心，不在选题上面做过多的限制是为了能让我们发现自己的兴趣点所在，只有自己感兴趣的课题我们才能以最大的热情与最好的学习态度来对待自己所选择的这次课程设计。
但是看到那么多的课题的时候问题来了，我不知道原来机械也会分为很多类型。
两个看似很相近的课题等到做的时候才会发现里面所需要的知识是多么的庞杂与巧妙。
这次我选择的时数字钟的电路设计，首先是因为数字钟在我们的日常生活中很常见，我从小学三年级就开始使用电子手表，其实它的原理是跟数字钟一样的，只不过是缩小版的而已，以前我拆过数字钟，但是除了电池和显示屏其他的元器件是看不懂的，也不知道它的具体工作原理是什么。
因此我想借此次机会把萦绕在心中十几年的问题给解决了。
课程设计的题目确定了，下面需要进行的就是了解数字钟的实验原理了。
为此我通过百度，中国知网等查阅了大量的资料，看完具体的原理之后我的心情沉下去了。
因为那些具体的元器件我不知道他们的作用，当译码器，晶体振荡器，多谐振荡器，计数器，数码管，校正电路，扩展电路这些专有名词出现在我的眼前时我完全不知所措，为了搞清楚他们的作用及工作原理我又分别查阅了大量资料，在此期间我知道了分秒计数器与时计数器的区别，知道了555定时器的改装及多谐振荡器的由来......可以说这次的课程设计不仅仅时数字钟的了解而且还包含了其他许许多多的知识。