原理图进阶绘制模数转换电路原理图
模-数转换原理
模-数转换原理ADC的转换原理根据ADC的电路形式有所不同。
ADC电路通常由两部分组成，它们是：采样、保持电路和量化、编码电路。
其中量化、编码电路是最核心的部件，任何ADC转换电路都必须包含这种电路。
ADC电路的形式很多，通常可以并为两类：间接法：它是将采样-保持的模拟信号先转换成与模拟量成正比的时间或频率，然后再把它转换为数字量。
这种通常是采用时钟脉冲计数器，它又被称为计数器式。
它的工作特点是：工作速度低，转换精度高，抗干扰能力强。
直接法：通过基准电压与采样-保持信号进行比较，从而转换为数字量。
它的工作特点是：工作速度高，转换精度容易保证。
模—数转换的过程有四个阶段，即采样、保持、量化和编码。
采样是将连续时间信号变成离散时间信号的过程。
经过采样，时间连续、数值连续的模拟信号就变成了时间离散、数值连续的信号，称为采样信号。
采样电路相当于一个模拟开关,模拟开关周期性地工作。
理论上，每个周期内，模拟开关的闭合时间趋近于0。
在模拟开关闭合的时刻（采样时刻），我们就“采”到模拟信号的一个“样本”。
量化是将连续数值信号变成离散数值信号的过程。
理论上，经过量化，我们就可以将时间离散、数值连续的采样信号变成时间离散、数值离散的数字信号。
我们知道，在电路中，数字量通常用二进制代码表示。
因此，量化电路的后面有一个编码电路，将数字信号的数值转换成二进制代码。
然而，量化和编码总是需要一定时间才能完成，所以，量化电路的前面还要有一个保持电路。
保持是将时间离散、数值连续的信号变成时间连续、数值离散信号的过程。
在量化和编码期间，保持电路相当于一个恒压源，它将采样时刻的信号电压“保持”在量化器的输入端。
虽然逻辑上保持器是一个独立的单元，但是，工程上保持器总是与采样器做在一起。
两者合称采样保持器。
八位串行A/D转换器ADC0832简介ADC0832 是美国国家半导体公司生产的一种8 位分辨率、双通道A/D转换芯片。
由于它体积小，兼容性强，性价比高而深受单片机爱好者及企业欢迎，其目前已经有很高的普及率。
模数转换电路
uo
模拟电压输入
D/A转换器
VREF
数字输出 （Dn－1～D0）
ui
+ －
比较器
逐次逼近寄存器 （SAR） … 逻辑控制电路
CP
启动信号
转换结束
逐次逼近型A/D转换器电路
收到启动信号→寄存器置零→第一个CP到来→寄存器的最 高位Dn－1置1→D/A转换器输出模拟电压uO→uO与ui进行比较， 若ui≥uO，则保留这一位，否则将该位置0→第二个CP到→使寄 存器的次高位Dn－2置1→并与Dn－1一起送入D/A转换器，再次转 换成模拟电压uO→uO与ui进行比较，若ui≥uO，则保留该位，否则 将该位置0→此过程依次进行下去，直到最后一位D0比较完毕。
3位并行比较型A/D转换器真值表 寄存器状态 代码输出 Q2 0 0 1 1 1 1 1 1 Q1 0 1 1 1 1 1 1 1 D2 0 0 0 0 1 1 1 1 D1 0 0 1 1 0 0 1 1 D0 0 1 0 1 0 1 0 1
输入模拟电压
0≤ui≤(1/15)VREF (1/15)VREF< ui≤(3/15)VREF (3/15)VREF< ui≤(5/15)VREF (5/15)VREF< ui≤(7/15)VREF (7/15)VREF< ui≤(9/15)VREF (9/15)VREF< ui≤(11/15)VREF (11/15)VREF< ui≤(13/15)VREF (13/15)VREF< ui≤VREF
O
CP
t
O
uo
t
O
t
保持——由于A/D转换需要一定的时间，所以在每次采样结束 后，应保持采样电压值在一段时间内不变，直到下一 次采样开始。采样-保持电路一般合二为一。
模数转换电路.ppt
输
出
缓
冲
器
Dn-1
…
D0
输出允许
100000000000
逐次逼近型特点： N次操作 时钟决定转换时间 较快速度，采样速率可达 1MSPS 功耗低 精度较高 结构简单
举例： ADC0809 AD574 AD7672 3us
3.2、并行（闪电式、闪烁式 ）
参考电压 U R 输入 R
控制逻辑与时序
-1
#
+1
SAR
开关树
三态输 出锁存 缓冲器
EOC 转换 结束
D0
…
8位 数据
输出
D7
REF(+)
a)
REF(-) OE 输出允许
ADC574
+5V
OFFSET RW 1 -12V/-15V 100 K +12V/+15V
GAIN
16路模拟输入
100 K
RW 2 100Ω
4051
4051
分辨率和信噪比
• 分辨率是模数转换器最主要的技术指标之一。在选择模数 转换器时，分辨率必需满足要求，而且一定要考虑其信噪 比、使用环境等因素，使实际转换精度符合要求。
4、模数转换电路选用
采样速率 根据奈奎斯特（Nyquist）采样定理，采样速率必须大于输入 信号最高频率的两倍，才可以实现不失真采样。在模数转换 器前需要对输入信号进行抗混叠滤波，即加低通滤波器。由 于一般信号放大器具有有限的带宽，实际起到低通滤波作用， 因此，在模数转换器采样速率较高情况下，可以省掉低通滤 波器。 若选用∑-Δ型ADC，由于其对输入信号进行了过采样，不需 要加抗混叠滤波器。
输入信号范围
计算机原理第十章模数和数模转换.ppt
A/D接口电路设计
各管脚功能
✓IN0～IN7 输入，8路模拟输入; ✓DB0～DB7 三态输出，A/D转换数据输出线; ✓ADDA，ADDB，ADDC 输入，模拟通道选择线; ✓ALE 输入，地址锁存允许，上升沿将ADDA、ADDB、ADDC三位地址信号 锁 存，译码选通对应模拟通道; ✓REF(+)/REF(-) 输入，基准电压输入端，且要求1/2[VREF(+)+VREF(-)]=1/2Vc ✓START 输入，转换开始。在模拟通道选通地址锁存之后，向START端加一 正脉冲启动转换过程，脉冲上升使所有内部寄存器清零，下降沿使A/D转换开 始。 ✓EOC 输出，转结束信号。在转换进行过程中EOC为低电平；当转换结束， 数据已锁存在输出锁存器之后，EOC变为高电平。EOC作为被查询的状态信 号，也可用来申请中断; ✓OE(Output Enable)输入，输出允许。此端加一高电平时，可打开ADC0809 的输出三态缓冲器，使数据放到数据总线上，以供CPU读入; ✓CLK 输入，时钟; ✓Vcc输入，电源，+5V; ✓GND 地。
（3）保持电压的衰减率：在保持状态下，由于保持电容器
的漏电和其他杂散漏电流引起的保持电压衰减。
ADS5547片内集成SHA
ADS5547片内集成SHA
MAX108的片内SHA
MAX108 : 1.5Gsps 8bitADC with 2.2GHz SHA
数据采集系统的组成
对于高速多通道数据采集系统，以及需要 各通道同时采集数据的系统，通常是让每个 通道各自具有采样保持器与A/D变换器。
✓ VCC ：电源电压，+5～+15V; ✓ AGND、DGND：分别为模拟地和数字地。
数模模数转换原理
S0
i
iF RF
－ uo
+
d3
d2
d1
d0
不论模拟开关接到运算放大器的反相输入端（虚地）还是接到 地，也就是不论输入数字信号是1还是0，各支路的电流不变的。
I0
=
VREF 8R
I1
=
VREF 4R
I2
=
VREF 2R
I3
=
VREF R
+ VRE F
IREF R
I3
I2
I1
I0
2R
4R
8R
S3
S2
S1
为止。比较完毕后，寄存器中的状态就是所要求的数字量输
出。
uiΒιβλιοθήκη uo－C+
uc=
=1(ui< uo) uc =0(ui≥uo)
3位逐次逼近型A/D转换器
3 位 D/A 转换器
FFA Q 1S C1 1R
FFB Q 1S C1 1R
FFC Q 1S C1 1R
≥1 G4
≥1 G5
G1
G2
G3
&
&
&
& d2(22)
d2
d1
d0
I REF
= VREF R
I3
=
1 2 I REF
= VREF 2R
I1
=
1 8
I
REF
= VREF 8R
I2
=
1 4 I REF
= VREF 4R
I0
=
1 16
I
REF
= VREF 16R
A
B
C
D
IREF
模数(AD)转换电路
取样—保持电路 取样 保持电路
电路组成及工作原理（ 电路组成及工作原理（取Ri=Rf）: N沟道 沟道MOS管T作为开关用。 作为开关用。 沟道 管 作为开关用 当控制信号v 为高电平时， 导通 导通， 经电阻R 当控制信号 L为高电平时 ， T导通，vI经电阻 i 和 T向电容 向电容 Ch充电。 充电。 则充电结束后 vO=－vI=vC。 － 当控制信号返回低电平后， 截止 截止。 无放电回路，所以v 当控制信号返回低电平后，T截止。Ch无放电回路，所以 O 的数值.可被保存下来 可被保存下来。 的数值 可被保存下来。
式中f 为采样频率， 为输入信号v 式中 S 为采样频率 ， fimax 为输入信号 I 的最高频率。 的最高频率。
因为每次把取样电压转换为相应的数字量 都需要一定的时间，所以在每次取样以后， 都需要一定的时间 ， 所以在每次取样以后 ， 必 须把取样电压保持一段时间。 可见， 进行A/D 须把取样电压保持一段时间 。 可见 ， 进行 转换时所用的输入电压， 转换时所用的输入电压 ， 实际上是每次取样结 束时的v 束时的 I值。
A/D转换器 转换器
一 A/D 转换器的基本原理
CPS ui(t) us(t) S C
…
ADC 的数字 化编码电路
dn-1 d1 d0 数字量输出 (n 位)
ADC 输 电 电路
电 的 S C 的电 的 电 制数输出
S ui(t)
CPS 的 C 电
制 S n位的
数字化编码电路
采样定理： 样定理： 样定理
A/D转换器的种类十分繁杂，在电子技术中，通 转换器的种类十分繁杂，在电子技术中， 转换器的种类十分繁杂 常介绍并联比较型A/D转换器 转换速度最快 ， 反馈 转换器(转换速度最快 常介绍并联比较型 转换器 转换速度最快)， 比较型中的逐次逼近A/D转换器 速度中等，应用最广 转换器(速度中等 比较型中的逐次逼近 转换器 速度中等， 和间接转换型中的双积分型A/D转 泛，芯片型号最多)和间接转换型中的双积分型 芯片型号最多 和间接转换型中的双积分型 转 换器(速度最慢，精度最高)。 换器 速度最慢，精度最高 。 速度最慢 但是在控制系统中， 作为接口使用的ADC， 大 但是在控制系统中 ， 作为接口使பைடு நூலகம்的 ， 都是逐次逼近A/D转换器。 转换器。 都是逐次逼近 转换器
第08章 模数转换.ppt
(3)．转换时间 转换时间是指模拟信号输入启动转换到转换结束，输出达 到最终值并稳定所经历的时间.
A/D转换芯片ADC0809 主要技术指标如下： * 分辨率：8位； * 转换方法：逐次逼近法； * 转换时间：100μs； * 输入模拟电压范围：8路模拟电压均为0～＋5V； * 电源电压：＋5V。
设计：ADC0809 硬件电路连接
#define IN0_ADR XBYTE[0xc000] //11xx xxxx xxxx x000B main() { unsigned char temp; while(1) { IN0_ADR=x;//写入什么数无所谓.关键是发出写操作， //该操作会使START与ALE信号有效， //锁定对IN0引脚输入并转换 delay();
※ CLK：时钟输入信号，要求频率不高于1280kHz。
※ GND：ADC的数字接地端。
ADC0809内部结构
START CLK IN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7 控制与时序 EOC
8 路 模 拟 开 关
逐次逼近寄存器 三 态 门 电子开关
D0~D7
ADDC ADDB ADDA ALE
temp=IN0_ADR;
} }
如何编程控制，启动两路转换
与CPU的又一连接方案
ADC0809的接口设计需考虑的问题如下：
※ ADDA、ADDB、ADDC三端可直接连接到CPU地址总线 A0、A1、A2端，但此种方法占用的I/O口地址多。每一个模 拟输入端对应一个口地址，8个模拟输入端占用8个口 地址， 对于微机系统外设资源的占用太多，因而一般 ADDA、 ADDB、ADDC分别接在数据总线的D0、D1、D2 端，通过数 据线输出一个控制字作为模拟通道选择的控制信号。 ※ ALE信号为启动ADC0809选择开关的控制信号，该控制信 号可以和启动转换信号START同时有效。
数字逻辑电路第10章数模(DA)和模数(AD)转换
+0V （再取1.25V项，此时5V+2.5V+1.25V>8.5V，则应去掉该项，
记为数字’0’）
+0.625V（再取0.625V项，此时5V+2.5V+0.625V<8.5V，则保留该项，
记为数字’1’）
≈8.125V（得到最后逼近结果） 总结上面的逐次逼近过程可知，从大到小逐次取出Vr的各分 项值，按照“大者去，小者留”的原则，直至得到最后 逼近结果，其数字表示为’1101’。
1）逐次逼近比较式ADC
上述逼近结果与Vx的误差为8.125V－8.5V＝－0.375V。 显然，当Vx＝(7.8125V～8.4375V)之间时，采用上面Vr 的4个分项逼近的结果相同，均为8.125V，其误差为 ΔVx＝(－0.3125V～＋0.3125V)，最大误差限相当于Vr 最后一个分项的一半，即 1 V。
最终SAR的输出Q2Q1Q0=101，即为输入电压Ux的数字码，经 缓冲寄存器输出至译码电路，显示出十进制数5 V。
上述过程是在控制电路依次发出的节拍脉冲的作用下 完成的， 其工作波形如图7.7-11 所示。 现在A/D变换器一般都是用大规模集成电路制作的， 如ADC0809、 ADC0816、 AD7574等都是8位(二进制)逐次逼 近型A/D变换器， ADC1210是12位逐次比较型A/D 变换器.
1）逐次逼近比较式ADC
1 1 1 1 1 Vr Vr Vr Vr Vr n Vr 2 4 8 16 2 5V+2.5V+1.25V+0.625V+ + =10V
模数转换原理
A/D目录名称表述基本概念分类A/D模块电路设计A/D转换过程发展历史发展趋势名称表述基本概念分类A/D模块电路设计A/D转换过程发展历史发展趋势展开编辑本段名称表述A/Dabbr.[军] Analog.Digital, 模拟/数字A/D[缩]单仪器模数转换编辑本段基本概念随着数字技术，特别是信息技术的飞速发展与普及，在现代控制、通信及检测等领域，为了提高系统的性能指标，对信号的处理广泛采用了数字计算机技术。
由于系统的实际对象往往都是一些模拟量（如温度、压力、位移、图像等），要使计算机或数字仪表能识别、处理这些信号，必须首先将这些模拟信号转换成数字信号；而经计算机分析、处理后输出的数字量也往往需要将其转换为相应模拟信号才能为执行机构所接受。
这样，就需要一种能在模拟信号与数字信号之间起桥梁作用的电路--模数和数模转换器。
将模拟信号转换成数字信号的电路，称为模数转换器（简称A/D转换器或ADC,Analog to Digital Converter）；将数字信号转换为模拟信号的电路称为数模转换器（简称D/A转换器或DAC,Digital to Analog Converter）；A/D转换器和D/A转换器已成为信息系统中不可缺少的接口电路。
为确保系统处理结果的精确度，A/D转换器和D/A转换器必须具有足够的转换精度；如果要实现快速变化信号的实时控制与检测，A/D与D/A转换器还要求具有较高的转换速度。
转换精度与转换速度是衡量A/D与D/A转换器的重要技术指标。
随着集成技术的发展，现已研制和生产出许多单片的和混合集成型的A/D和D/A转换器，它们具有愈来愈先进的技术指标。
编辑本段分类模数转换(ADC)ADC，Analog-to-Digital Converter的缩写，指模/数转换器或者模拟/数字转换器1. 模数转换的概念亦称模拟一数字转换，与数/模(D/A)转换相反，是将连续的模拟量（如象元的灰阶、电压、电流等）通过取样转换成离散的数字量。
数字逻辑：数模与模数转换电路
模拟信号
连续的、时间上连续变化 的信号，如声音、光线等 。
转换方式
数字信号可以通过数模转 换器转换为模拟信号，模 拟信号也可以通过模数转 换器转换为数字信号。
数字逻辑的基本门电路
AND门
当所有输入都为高电平（1）时，输 出才为高电平（1）。
NOT门
对输入信号取反，输入为高电平（1 ）时输出为低电平（0），输入为低 电平（0）时输出为高电平（1）。
数字逻辑数模与模 数转换电路
目录
• 数字逻辑基础 • 数模转换电路（DAC） • 模数转换电路（ADC） • 数模与模数转换的应用 • 数模与模数转换的发展趋势
01
CATALOGUE
数字逻辑基础
数字信号与模拟信号的区别
01
02
03
数字信号
离散的、不连续的信号， 只有0和1两种状态，通常 用于表示二进制数。
集成化、微型化的电路设计
集成化
随着半导体工艺的进步，数模与 模数转换电路可以更加集成化， 减小电路体积，提高可靠性。
微型化
微型化设计可以减小电路板空间 占用，使得数模与模数转换电路 更加适用于小型化设备。
智能化的数据处理技术
数据校准
通过算法和校准技术，对数模与模数 转换电路的输出数据进行校准和修正 ，以提高转换精度。
权电阻型
根据输入数字码改变相应的权电阻的接 通或断开，从而改变输出电压。
权电容型
根据输入数字码改变相应的权电容的 充放电状态，从而改变输出电压。
权电流型
根据输入数字码改变相应的权电流源 的开关状态，从而改变输出电压。
权电压型
根据输入数字码改变相应的权电压源 的开关状态，从而改变输出电压。
DAC的性能参数