21寄存器的结构
单片机89C51特殊功能寄存器
单片机89C51特殊功能寄存器高手从菜鸟忽略作起之（三）单片机共有21个特殊功能寄存器，下面从其功能，位结构，地址，读写方法对其作详细介绍。
一，特殊功能寄存器总述。
二，特殊功能寄存器分类：1.CPU控制类（6个）：Acc,B,PSW,DPL,DPH,SP.2.中断控制类（2个）：IE,IP.3.计数/定时类（6个）：TMOD,TCON,TL0,TL1,TH0,TH1.4.并口端口类（4个）：P0,P1,P2,P3.5.串口端口类（2个）：SCON,SBUF.6.电源管理类（1个）：PCON.三，特殊功能寄存器详述：1.CPU控制类（6个）：Acc,B,PSW,DPL,DPH,SP1.1 Acc:累加器，可按位，字节访问。
1.2 B:辅助寄存器，用于进行乘除运算。
P:奇偶校验位：P=0:1的个数为奇数;P=1,1的个数为偶数。
---：保留位，没使用。
OV:Over flow,溢出标志，OV=0:没溢出；OV=1:溢出。
Rs0:Regedit select 0,寄存器选取0.RS1:Regedit select 1,寄存器选取1。
F0:User Flag bit:用户自定义位。
Ac: Auxiliary Carry,辅助进位标志，由低4位运算时，是否有向高4位进位。
Cy:Carry,进位标志。
字节运算时，是否有进位。
1.4 DPTL:Data Pointer Register Low,数据指针寄存器低8位。
1.5 DPTH:Data Pointer Register High,数据指针寄存器高8位。
1.6 SP: Stock Pointer:栈指针寄存器。
2.中断控制类寄存器（2个）：IE,IPEX0: Enable Extra 0 ,INT0 中断允许位。
ET0: Enable Timer 0,C/T0 中断允许位。
EX1: Enable Extra 1 ,INT1 中断允许位。
ET1: Enable Timer 1,C/T1 中断允许位。
8051单片机特殊功能存储器SFR基础详解
8051 单片机特殊功能存储器SFR 基础详解
8051 单片机共有21 个专用寄存器，现把其中部分寄存器简单介绍如
下：
程序计数器(PCProgram Counter)。
在实训中，我们已经知道PC 是一个16 位的计数器，它的作用是控制程序的执行顺序。
其内容为将要执行指令的地址，寻址范围达64 KB。
PC 有自动加1 功能，从而实现程序的顺序执行。
PC 没有地址，是不可寻址的，因此用户无法对它进行读写，但可以通过转移、
调用、返回等指令改变其内容，以实现程序的转移。
因地址不在SFR(专用寄
存器)之内，一般不计作专用寄存器。
累加器(ACCAccumulator)。
累加器为8 位寄存器，是最常用的专用寄存
器，功能较多，地位重要。
它既可用于存放操作数，也可用来存放运算的中
间结果。
MCS-51 单片机中大部分单操作数指令的操作数就取自累加器，许
多双操作数指令中的一个操作数也取自累加器。
B 寄存器。
B 寄存器是一个8 位寄存器，主要用于乘除运算。
乘法运算
时，B 存乘数。
乘法操作后，乘积的高8 位存于B 中，除法运算时，B 存除数。
除法操作后，余数存于B 中。
此外，B 寄存器也可作为一般数据寄存器
使用。
程序状态字(PSWProgram Status Word)。
程序状态字是一个8 位寄存器，用于存放程序运行中的各种状态信息。
其中有些位的状态是根据程序执行结。
8051单片机的体系结构
(3)数据缓冲区
内部RAM的30H～7FH是数据缓冲区，也称为用户RAM区， 共80个单元。
52子系列内部有256个单元的数据存储器，用户RAM区范 围为30H～FFH，共208个单元。
工作寄存器区和位寻址区的地址及单元数与上述一致。
3、堆栈和堆栈指针 堆栈的概念：是一种数据项按序排列的数据结
构，采用后进先出，这种后进先出操作的缓冲器 区称为堆栈。
由内部控制信号产生输入锁存器两个输入缓冲器buf1和buf2推拉式io驱动器251p0口位图内部结构buf2buf15p0r2为读引脚信号执行movap0时该信号有效6读引脚端口时输出锁存器应为1qqdcvcc控制ad0p0r1p0r2d0p0w图1p0口内部结构读锁存器读引脚锁存器内部总线写锁存器地址数据p00多路开关10写数据读端口p03地址锁存器cbioa15a14a13a12a11a10a9a8a7a6a5a4a3a2a1a0d7d6d5d4d3d2d1d0dbabp10p11p12p13p14p15p16p17resetp30p31p33p34p35p36p37vssvccp00p01p02p05p06p07eaalepsenp27p26p25p24p23p22p21p20p32mcs51片外总线结构示意图返回mcs51单片机片外总线p04返回单片机8031p20p21p22a8a9a10alerd74ls373g6264a7a6a5a4a3a2a1a0o0o1o2o3o4o5o6o7p00p01p02p03p04p05p06p07oeceq0q1q2q3q4q5q6q7d0d1d2d3d4d5d6d7wewrp27p23p24a11a126264we单片机8031p20
P2.0
.P:2.4
单片机
8031 P0.0
2 寄存器(CPU工作原理)
注：当所保存的数据位数大于寄存器的位数时，高位的 ADD AX，BX 8226H 2000H 数据会丢失，称为数据溢出。
MOV BX，AX
ADD AX，BX
8226H+8226H=1044CH
8226H 044CH
AX=？
8226H 8226H
7
程序段中的指令 AX中的数据 BX中的数据 MOV AX，001AH 001AH 0000H MOV BX，0026H 001AH 0026H 注：当通用寄存器作为8位寄存器使用时，低8位和高8位相当于 ADD AL，BL 0040H 0026H 两个独立的寄存器，它们之间没有直接关系，不能产生进位。 ADD AH，BL 2640H 0026H ADD BH，AL 2640H 4026H MOV AH，0 0040H 4026H ADD AX，93H AX=？ ADD AL，85H 00C5H 4026H ADD AL，93H 0058H 4026H
BB 03 00
20009
2000A
add ax, bx
BB 03 00
执行控制器
25
CPU
内存
B8 23 地址加法器 01 BB 20008 03 00 地址 89 总线 D8 20006 01 20008 D8
89 D8 输入输出 数据 总线 控制电路 20000 20001 mov ax,0123H
mov bx,0003H
指令缓冲器
mov ax, bx
其他 部件
add ax, bx
执行控制器
23
CPU
内存
20000 20001 mov ax,0123H
B8 23 地址加法器 01 AX 0123 CS 2000 BB 20003 20000 03 BX IP 0000 0003 00 若当前CPU中的状态为： 地址 89 CS=2000，IP=0000 总线 D8 指令缓冲器 20000 B8 23 01 其他 01 20000 部件 20003 D8
单片机CPU的内部结构
• 最大模式：存储器与IO读写 信号由总线控制器产生，要 较多外围芯片。
• 最小模式：存储器与I/O读写 信号由CPU直接提供，外围 芯片较少。
联合使用。CPU每5个
10
时钟时钟周期检测一次
11
12
TEST信号，如高，继
13
续执行WAIT，否则， 跳过WAIT指令，执行
14 15 AD0 16
后续指令。
NMI 17 INTR 18
Intel 8088
33 32 31 30 29 28 27 26 25 24 23 TEST
• 可用来支持实现多CPU 协同工作。
14
) DF：方向标志，用来控制串操作指令的执 行。
– DF=0则串操作指令的地址自动增量； – 若DF=1，则自动减量。
) IF：中断标志，用来控制对可屏蔽中断的响 应。
– IF=1, 则允许CPU响应可屏蔽中断； – IF=0，则CPU不能响应可屏蔽中断。
) TF：单步标志。
– 若TF=1，则CPU进入单步工作方式，即CPU每执 行一条指令就自动产生一次内部中断；
Intel 8088
40 39 A15 38 A16/S3 37 36 35 A19/S6 34 33 32
31
30 29 28 27 26 25 24 23
共20根地址线，寻址空间
19 20
21
为：220＝1M
22
21 22
1
40
数据总线
A14 2 3
39 A15 38 A16/S3
4
37
分时输出的AD0～AD7，
5第一节cpu的内部逻辑结构一cpu的组成和功能1cpu的组成cpu主要由运算器控制器寄存器组和片内总线等组成2cpu的功能1指令控制2操作控制3时序控制4执行指令5数据加工运算2eu20位地址ahalbhbl加法器biuchcldhdlspesbpds总线siss控制csipdi逻辑数据算逻部件执行部件控制123456标志寄存器系统指令队列8086微处理器的内部结构4具体的说地址加法器将段寄存器16位的内容左移4位然后与指令指针寄存器ip的内容相加得到20位的物理地址
PROM／GAL结构与应用
图2-18 GAL16V8的结构图 的结构图
2 0 2 3 2 4 2 7 2 8 3 1 C L K
O L M C I 2
8
1 9
I / O / Q
O L M C
1 5
1 8
I / O / Q
I
3
1 6
O L M C
2 3
1 7
I / O / Q
I
4
2 4
O L M C
3 1
1 6
I / O / Q
2.2.1 电路符号表示
1. PLD 器件的演化 器件的演化(1)
图2-4PLD的互补缓冲器 的互补缓冲器
图2-5 PLD的互补输入 的互补输入
图2-6 PLD中与阵列表示 中与阵列表示
图2-7 PLD中或阵列的表示 中或阵列的表示
图2-8
阵列线连接表示
GAL的基本结构 GAL的基本结构
器件的演化( 1. PLD 器件的演化(2)
A0 A1 … A n −1 地址 译码器 W0 W1
W p −1
存储单元 阵列
F0 F1 … F m −1
p = 2n
…
其逻辑函数是： 其逻辑函数是：
W W W
0 1
= =
A A
n − 1 n − 1
… … …
A A A
1 1
A A A
0
0
2
n
− 1
... = A
n − 1
1
0
2.2.2 PROM
Q Q
Q
0 0 0 0 1 1
n
J
0 0 1 1 0 0 1 1
K
0 1 0 1 0 1 0 1
51单片机特殊功能寄存器SFR介绍
51单片机特殊功能寄存器（SFR）介绍 1、21个寄存器介绍51系列单片机内部主要有四大功能模块，分别是I/O口模块、中断模块、定时器模块和串口通信模块(串行I/O口)，如其结构和功能如下图：图1 51单片机结构和功能图51单片机掌握的好坏，其实就是能否正确操作这四个功能模块，而其操作的实质则又是能否对每个模块所对应寄存器的正确操纵。
所以下面重点介绍一下51系列单片机内部的特殊功能寄存器（简称SFR，以下说明以此代替）。
（关于什么叫特殊功能寄存器，这里先不作介绍，不懂的请查阅51单片机相关资料。
）51单片机内部共有21个SFR，其布局如图2，从图中可以看出，每个SFR占1个字节，多数字节单元中的每一位又有专用的“位名称”。
这21个SFR又按是否可以位寻址分为两大部分，ACC、IE、P1等11个可以位寻址，SP、TMOD等不可以位寻址。
图2 51单片机SFR布局图2、位寻址解释下面以P1、IE寄存器（可位寻）和TMOD(不可位发)为例解释一下位寻址。
能位寻址是指能够对它的每一位都可以进行位操作，如图3，如P1口接8个灯，灯阳极接正极，阴极接单片机的P1口的8个脚。
现在要让接P1口第1个引脚的灯亮，程序中可以写P1=0xfe，也可以先定义deng1=P1^0,即P1口的第1位，至于为什么写P1^0，是因为KEIL软件规定的，然后deng1=0。
也就是P1=0xfe和deng1=0都是可以点亮第一个灯，后者deng1=0属于位操作，前者P1=0xfe 属于总线操作，也就是8个引脚一起操作。
图3 8位灯接线图下面再以IE寄存器为例进行位操作的解释。
IE寄存器为中断允许寄存器，如各位的作用如图4.其中第7位EA是51单片机5个中断的总开关，如要进入任何一个中断时，需先把EA打开，因为可以进行位操作，此时程序有两种写法：1）IE=0x80(假如其它位为0，即1000 0000)，也可以直接写EA=1,后者EA=1即属于位操作。
(整理)寄存器说明图表.
一、McBsp概述McBSP是TI公司生产的数字信号处理芯片的多通道缓冲串行口。
McBSP是在标准串行接口的基础之上对功能进行扩展，因此，具有与标准串行接口相同的基本功能。
它可以和其他DSP器件、编码器等其他串口器件通信。
它具有普通串口的以下特点：（1）全双工通信；（2）拥有两级缓冲发送和三级缓冲接收数据寄存器，允许连续数据流传输；（3）为数据发送和接收提供独立的帧同步脉冲和时钟信号；（4）能够与工业标准的解码器、模拟接口芯片（AICs）和其他串行A/D和D/A设备直接连接；（5）支持外部移位时钟或内部频率可编程移位时钟。
（6）128个通道用于接收传送。
（7）支持A-bis（8）接口直接连接工业标准的多媒体数字信号编解码器，A/D、D/A和模拟芯片。
此外，McBSP还具有以下特殊功能：（1）可以与IOM-2、SPI、AC97等兼容设备直接连接；（2）支持多通道发送和接收，每个串行口最多支持128通道；（3）串行字长度可选，包括8、12、16、20、24和32位；（4）支持μ-Law和A-Law数据压缩扩展；（5）进行8位数据传输时，可以选择LSB或MSB为起始位；（6）帧同步脉冲和时钟信号的极性可编程；（7）内部时钟和帧同步脉冲的产生可编程，具有相当大的灵活性。
二、McBSP的内部结构框图McBSP的内部结构框图三、McBSP结构与原理数据通道控制通道四、McBsp数据压缩功能。
图1-1 DXR数据发送寄存器图1-2 XSR数据发送移位寄存器表1-2 数据发送移位寄存器(XSR)位段说明图1-3 DRR数据接收寄存器表1-3 数据接收寄存器(DRR)位段说明图1-4 RBR数据接收缓存寄存器表1-4 数据接收缓存寄存器(RBR)位段说明图1-5 RSR数据接收移位寄存器表1-5 数据接收移位寄存器(RSR)位段说明图1-6 SPCR串口控制寄存器表1-6 串口控制寄存器(SPCR)位段说明图1-7 RCR接收控制寄存器表1-7 接收控制寄存器(RCR)位段说明图1-8 XCR发送控制寄存器表1-8 发送控制寄存器(XCR)位段说明图1-9 SRGR采样率发生控制寄存器表1-9采样率发生控制寄存器(SRGR)位段说明图1-10 MCR多通道控制寄存器表1-10多通道控制寄存器(MCR)位段说明图1-11 RCER接收通道使能寄存器表1-11 接收通道使能寄存器(RCER)位段说明图1-12 XCER发送通道使能寄存器表1-12 发送通道使能寄存器(XCER)位段说明图1-13 RCERE增强的接收通道使能寄存器0-3表1-13 增强的接收通道使能寄存器(RCERE)位段说明图1-14 XCERE增强的发送通道使能寄存器0-3 表1-14 增强的发送通道使能寄存器(RCERE)位段说明图1-15 PCR引脚控制寄存器表1-15 引脚控制寄存器(PCR)位段说明自定义数据结构1．数据接收三级缓存寄存器状态表1-16数据接收三级缓存寄存器状态段说明2．PC串口使能表1-16 PC串口使能段说明***********************华丽的分割线***********************************。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8086CPU结构图
20位
AH AL AX
通 BH BL BX 用 CH CL CX
寄 DH DL DX
存
SP
器
BP
地址加 法器 CS
DS SS ES
16位 I/O
DI
16位
IP
控制
SI
ALU数 据总线
内部寄存 器
电路
外 部
总
暂存寄存器
执行部分
线 12 3 4 56
控制电路
8位 指令队列缓冲器
ALU
寄存器是微处理器（CPU）内部暂存数据的存储单 元。
8088/8086的寄存器组有
8个通用寄存器
图示
4个段寄存器
1个标志寄存器
1个指令指针寄存器
它们均为16位!
汇编语言程序员看到的处理器，就是寄存器 所以，一定要熟悉这些寄存器的名称和作用
这个16位寄存器，按其用途可分为3类：通用寄存器、 段寄存器、控制寄存器。
8位 指令队列缓冲器
ALU
标志寄存器
执行部件 EU
总线接口部件 BIU
8086/8088 的内部结构从功能上分成两个单元
1）执行部件EU 负责指令的译码、执行和数据的运算
2）总线接口部件BIU 管理8086/8088与系统总线的接口 负责CPU对存储器和外设进行访问
2.1.1 执行部件EU
功能：EU不与外部系统总线相连，只负责指令的译码和执行。
段寄存器
8086CPU内部寄存器结构
通用寄存器
2.1.3.1 通用寄存器
8088有8个通用的16位寄存器
（1）数据寄存器: AX BX CX DX
（2）变址寄存器: SI DI
（3）指针寄存器: BP SP
4个数据寄存器还可以分成高8位和低8位两 个独立的寄存器，这样又形成8个通用的8 位寄存器
AX： AH AL
16位微处理器8086/8088的性能远远优于8位机，不 仅在运行速度、运算能力和寻址范围等纵向能力有很大 提高，还由于具有协处理器接口，横向能力也大为提高。 特别是80286、80386、80486等更高性能的微处理器都 保持了对它的兼容。 8086/8088既有广泛的应用，也有 很好的承上启下 作用。
标志寄存器
执行部件 EU
总线接口部件 BIU
8088CPU结构图
20位
AH AL AX
通 BH BL BX 用 CH CL CX
寄 DH DL DX
存
SP
器
Hale Waihona Puke BP地址加 法器CS
DS SS ES
8位 I/O
DI
16位
IP
控制
SI
ALU数 据总线
内部寄存 器
电路
外 部
总
暂存寄存器
执行部分
线
1234
控制电路
第2章 80X86微处理器及其体系结构
2.1 8086/8088的内部结构 2.2 8086/8088的总线周期 2.3 8086/8088的管脚特性 2.4 8086/8088的两种组态模式 2.5 80X86高档微处理器
微型计算机是由具有不同功能的一些部件组成的， 包含运算器和控制器电路的大规模集成电路，称为“微 处理器”，又称“中央处理器（CPU）”，其职能是执 行算术/逻辑运算，并负责控制整个计算机系统，使之能 自动协调地完成各种操作。
1MB； • 8086可以和浮点运算器、I/O处理器或其他处理器
组成多处理器系统，从而极大地提高了系统的数据 吞吐能力和数据处理能力。
8088：内部与8086兼容，也是一个16位微处理器，只 是外部数据总线为8位，所以称为准16位微处理器。 它具有包括乘法和除法的16位运算指令，所以能处 理16位数据，还能处理8位数据。8088有20根地址 线，所以可寻址的地址空间达220即1M字节。
所以我们以8086/8088为例作重点介绍。
2.1 8086/8088的内部结构
8086： • Intel系列的16位微处理器； • 采用高速运算性能的HMOS工艺制造，芯片上集成
了2.9万只晶体管； • 使用单一的+5V电源，40条引脚双列直插式封装； • 时钟频率为5MHz~10MHz； • 16根数据线和20根地址线，可寻址的地址空间达
DX称为数据寄存器（Data register）
常用来存放双字长数据的高16位，或存放外设端口地址
AH
AL
BH
BL
CH
CL
DH
DL
SP BP SI DI
IP FLAGS
CS DS SS ES
累加器 基址寄存器 计数寄存器 数据寄存器
堆栈指针寄存器 基址指针寄存器 源变址寄存器 目的变址寄存器
指令指针寄存器 标志寄存器
代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器
数据寄存器
地址指针和 变址寄存器 控制寄存器
（1）从指令队列中取出指令。
（2）对指令进行译码，执行指令所规定的全部功能。
（3）执行指令所得结果或执行指令所需的数据，都由EU向 BIU发出命令，让BIU对存储器或I/O接口进行读/写操作。
执行部件的组成：EU由算术/逻辑运算器ALU，寄存器 阵列，EU控制器组成。
（1）算术逻辑单元ALU
完成8位或者16位二进制算术和逻辑运算，计算偏移量。
BX： BH BL
CX： CH CL
DX： DH DL
（1）数据寄存器
AX称为累加器（Accumulator）
使用频度最高。用于算术、逻辑运算以及与外设传送信 息等
BX称为基址寄存器（Base address Register）
常用做存放存储器地址
CX称为计数器（Counter）
作为循环和串操作等指令中的隐含计数器
（2）寄存器阵列
（3）执行部件的控制电路
从总线接口的指令队列取出指令操作码，通过译码电 路分析，发出相应的控制命令，控制ALU数据流向。
2.1.2 总线接口部件BIU
功能：与外部总线相连，负责与存储器或者I/O端口 传送信息。根据执行部件EU的请求，管理预取指令 和存数、取数的实际过程。
组成：
（1）指令队列（8086六字节，8088四字节） 在执行指令的同时，将取下一条指令，并放入指令队 列中。CPU执行完一条指令后，可以接着执行下一条 指令（流水线技术）。提高CPU效率。 （2）地址加法器 （3）寄存器阵列 （4）总线控制逻辑（I/O控制电路）
MPU 等待取指1 执行1 等待取指2 执行2 等待取指3 执行3
总线
忙
闲
忙
闲
忙
闲
传统微处理器的指令执行过程
BIU 取指1 取指2 取指3 取指4 取指5 取指6
EU
执行1 执行2 执行3 执行4 执行5 执行6
总线 忙
忙
忙
忙
忙
忙
8086CPU的指令执行过程
2.1.3 8088/8086的寄存器结构