微处理器最大系统最小系统
第2章-8086微处理器part2
8086 CPU在最小模式中引脚定义
M/#IO：Memory/Input & Output，三态输出
存储器或I／O端口访问信号 。指示8086的访问对象，发 给MEM或I/O接口。 M／# IO为高电平时，表示 当前CPU正在访问存储器；
M／# IO 为低电平时，表 示当前CPU正在访问I／O端 口
数据驱动器数据流向控制信 号，输出，三态。
在8086系统中，通常采用 74LS245、8286或8287作 为数据总线的驱动器，用 DT/#R信号来控制数据驱动 器的数据传送方向。 当DT/#R＝1时，进行数据 发送； 当DT/#R＝0时，进行数据 接收。
8086 CPU在最小模式中引脚定义
READY：准备就绪信号 由外部输入，高电平有效 ，表示CPU访问的存储器 或I／O端口己准备好传送 数据。 当READY无效时，要求 CPU插入一个或多个等待 周期Tw，直到READY信 号有效为止。
S3 0 1 0 1
当前正在使用的段寄存器 ES SS CS或未使用任何段寄存器 DS
8086 CPU在最小模式中引脚定义
#BHE/S7：高8位总线允许（Bus High Enable）
T1：指示高8位数据总线上的数据 是否有效 （#BHE:AD0）配合：00时读写字 ，01时读写奇地址字节，10时读写 偶地址字节 其他T周期：输出状态信号S7（S7 始终为逻辑1，未定义） DMA方式下，该引脚为高阻态。
最大模式引脚信号（续）
LOCK# ：总线封锁（优先权锁定） 三态输出，低电平有效。 LOCK有效时表示CPU不允许其它总线主控者占用 总线。 ห้องสมุดไป่ตู้ 这个信号由软件设置。 • 当在指令前加上LOCK前缀时，则在执行这条 指令期间LOCK保持有效，即在此指令执行期 间，CPU封锁其它主控者使用总线。 在保持响应期间，LOCK#为高阻态。
微型计算机系统
微型计算机系统数字电子计算机经历了电子管、晶体管、集成电路为主要部件的时代。
随着大规模集成电路的应用，计算机的功能越来越强大、体积却越来越微小，微型计算机（简称为微型机或微机）应运而生，并获得广泛应用。
本章以Intel 80x86微处理器和微机为实例，介绍微处理器的发展和微型计算机的组成结构。
1.1 微处理器发展在巨型机、大型机、小型机和微机等各类计算机中，微机（Microc- omputer）是性能、价格、体积较小的一类，常应用在科学计算、信息管理、自动控制、人工智能等领域。
工作学习中使用的个人微机，生产生活中运用的各种智能化电子设备都是典型的微机系统。
微机的运算和控制核心，即所谓的中央处理单元（Central Processing Unit，CPU），被称为微处理器（Microprocessor）。
它是一块大规模集成电路芯片，代表着整个微机系统的性能。
所以，通常就将采用微处理器为核心构造的计算机称为微机。
1.1.1微处理器历史微处理器的性能经常用字长、时钟频率、集成度等基本的技术参数来反映。
字长（Word）表明微处理器每个时间单位可以处理的二进制数据位数，例如一次进行运算、传输的位数。
时钟频率表明微处理器的处理速度，反映了微处理器的基本时间单位。
集成度表明微处理器的生产工艺水平，通常用芯片上集成的晶体管数量来表达。
1．通用微处理器1971年，美国Intel（英特尔）公司为日本制造商设计了一个微处理器芯片。
该芯片成为世界上第一个微处理器4004。
它字长4位，集成了约2300个晶体管，时钟频率为108kHz（赫兹）。
以它为核心组成的MCS-4计算机也就是世界上第一台微型计算机。
4004随后被改进为4040。
1972年Intel公司研制出字长8位的微处理器芯片8008，其时钟频率为500kHz，集成度约3500个晶体管。
随后的几年当中，微处理器开始走向成熟，出现了以Motorola 公司M6800、Zilog公司Z80和Intel公司8080/8085为代表的中、高档8位微处理器。
微处理器-最大系统最小系统
• 例如：IO/M*、WR*、RD*等 • 其它信号的情况看详图
其它
2.4.2 最大组态的引脚定义
• 8088的数据/地址等引脚在最大组态与最小组态时 相同
• 有些控制信号不相同，主要是用于输出操作编码信 号，由总线控制器8288译码产生系统控制信号：
– S2*、S1*、S0*——3个状态信号 – LOCK*——总线封锁信号 – QS1、QS0——指令队列状态信号 – RQ*/GT0*、RQ*/GT1*——2个总线请求/同意信号
（ 采 （ 采 （A1用 2用 3D） ））7DD数3～TE2系A个 8/NAR据0*L位*D统位三E收0数控地态发据制址透器总信总明8线号线TOS锁2TE—8B——*存688—22——进器8862O行8E2*驱8动2进行AD77锁～～存AD00和驱动
由8088引脚直接提供
（1） 20位地址总线的形成
• 总线操作是指CPU通过总线对外的 各种操作
• 8088的总线操作主要有：
– 存储器读、I/O读操作
– 存储器写、I/O写操作
– 中断响应操作
什么是总线周期？
– 总线请求及响应操作
– CPU正在进行内部操作、并不进行实 际对外操作的空闲状态Ti
2.5 8088的总线时序（续2）
• 总线周期是指CPU通过总线操作与外部 （存储器或I/O端口）进行一次数据交换 的过程
IORC*
IOR*
AIOWC*
IOW*
INTA*
INTA*
2.5 8088的总线时序
• 时序（Timing）是指信号高低电 平（有效或无效）变化及相互间 的时间顺序关系。
• 总线时序描述CPU引脚如何实现
总线操作
什么是总线操作？
什么是单片机最小系统_单片机的最小系统简述
什么是单片机最小系统_单片机的最小系统简述单片机简介单片机是一种集成电路芯片。
它采用超大规模技术将具有数据处理能力的微处理器（CPU）、存储器（含程序存储器ROM和数据存储器RAM）、输入、输出接口电路（I/O接口）集成在同一块芯片上，构成一个即小巧又很完善的计算机硬件系统，在单片机程序的控制下能准确、迅速、高效地完成程序设计者事先规定的任务。
所以说，一片单片机芯片就具有了组成计算机的全部功能。
由此来看，单片机有着一般微处理器（CPU）芯片所不具备的功能，它可单独地完成现代工业控制所要求的智能化控制功能，这是单片机最大的特征。
然而单片机又不同于单板机（一种将微处理器芯片、存储器芯片、输入输出接口芯片安装在同一块印制电路板上的微型计算机），单片机芯片在没有开发前，它只是具备功能极强的超大规模集成电路，如果对它进行应用开发，它便是一个小型的微型计算机控制系统，但它与单板机或个人电脑（PC机）有着本质的区别。
单片机的应用属于芯片级应用，需要用户（单片机学习者与使用者）了解单片机芯片的结构和指令系统以及其它集成电路应用技术和系统设计所需要的理论和技术，用这样特定的芯片设计应用程序，从而使该芯片具备特定的功能。
不同的单片机有着不同的硬件特征和软件特征，即它们的技术特征均不尽相同，硬件特征取决于单片机芯片的内部结构，用户要使用某种单片机，必须了解该型产品是否满足需要的功能和应用系统所要求的特性指标。
这里的技术特征包括功能特性、控制特性和电气特性等等，这些信息需要从生产厂商的技术手册中得到。
软件特征是指指令系统特性和开发支持环境，指令特性即我们熟悉的单片机的寻址方式，数据处理和逻辑处理方式，输入输出特性及对电源的要求等等。
开发支持的环境包括指令的兼容及可移植性，支持软件（包含可支持开发应用程序的软件资源）及硬件资源。
要利用某型号单片机开发自己的应用系统，掌握其结构特征和技术特征是必须的。
单片机控制系统能够取代以前利用复杂电子线路或数字电路构成的控制系统，可以以软件控制来实现，并能够实现智能化，现在单片机控制范畴无所不在，例如通信产品、家用电。
第03-1章. 80868088微处理器及其系统
3.1.1、8086／8088CPU的内部结构
执行单元（ Execute Unit ） 总线接口单元 （ Bus Interface Unit ）
8088的内部结构
AH BH CH DH AL BL CL DL SP BP SI DI
16位
地址 加法 器
∑
20位
通用 寄存器
CS DS SS ES IP 内部暂存器
PA的书写方式：
段地址：段内偏移
如：1121H : 2200H=11210+2200=13410H
已知CS=1055H，DS=250AH，ES=2EF0H， SS=8FF0H，DS段有一操作数，其偏移地址=0204H， 1)画出各段在内存中的分布 2)指出各段首地址 10550H CS 3)该操作数的物理地址=？
2.地址加法器和段寄存器
BIU中的地址加法器用来实现逻辑地址到物理地址的变换 8086采用了 “段加偏移”的技术。
15 0 15 0
逻辑地址
段基值
3 0
偏移量
0000
各段寄存器分别来存放确定各段的 起始地址的16位段地址信息
寻址单元的16位偏移地址
Σ
19 0
物理地址
物理地址
左移4位后的段寄存器的内容同时 送到地址加法器进行相加
CH DH CL DL
地址 加法 器
∑
20位
CS DS SS ES IP 内部暂存器
16位
输入/输出 控制电路 外 部 总 线
1 2
8位
3 4
把EU的操作结果存储 标志寄存器 到指定的M或I/O口。
执行部件 (EU)
指令队列
总线接口部件 (BIU)
微机原理课程设计讲解
微机原理课程设计学院：机电工程学院专业：自动化班级:XXXX学号：XXXX姓名：XX指导教师：XXXXXXXX 完成时间：2015一、课程设计的基本要求•设计8088微处理器最小系统•用8284设计频率恒定的时钟电路•用6264和2764设计存储器（RAM和ROM）电路。
•用ADC0809组成8位温度检测A/D变换接口电路•用DAC0832设计8位D/A变换接口电路驱动直流电机•用8255和8253设计步进电机控制电路•用8255外联LED和键盘显示电路二、设计的基本思路采用8088的最小方式，利用三片74LS373锁存器设计20位地址总线电路，利用一片74LS245收发器形成数据总线电路。
利用8254芯片提供频率恒定的时钟信号，同时具有复位信号和准备好信号发送给8088系统。
运用两片2764和两片6264进行扩展，形成16K的ROM和16K的RAM电路。
系统的定时计数器由一片8253构成，中断系统由8259组成，并行接口电路由8255构成。
AD转换电路由ADC0809及其外围电路构成，由DAC0832及其外围电路构成DA转换电路驱动直流电机。
芯片所需的片选信号均由74LS138译码电路产生。
三、系统的地址分配ROM2764(1):0FC000H～0FDFFFH;ROM2764(2):0FE000H～0FFFFFH;RAM6264(1):00000H～01FFFH;RAM6264(2):02000H～03FFFH;ADC0809:0058H～005FH;DAC0832:0074H;计时器8253:0020H～0023H;并行接口芯片8255:0028H～002BH;键盘地址:0070H～0073H; LED地址:0080H～0083H。
四、具体设计1、8088微处理器最小系统1.1 8088微处理器介绍8088微处理器采用40条引脚的双列直插式封装。
为减少引脚，采用分时复用的地址/数据总线，因而部分引脚具有两种功能。
第二章 8086微处理器
第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。
2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。
3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。
难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。
学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。
2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。
微机原理
第一章ENIAC 的不足：运算速度慢、存储容量小、全部指令没有存放在存储器中、机器操作复杂、稳定性差 。
冯·诺依曼（Johe V on Neumman ）提出了“存储程序”的计算机设计方案。
特点是： 1、采用二进制数形式表示数据和计算机指令。
2、指令和数据存储在计算机内部存储器中，能自动依次执行指令。
由控制器、运算器、存储器、输入设备、输出设备5大部分组成计算机硬件。
工作原理的核心是“存储程序”和“程序控制”。
一型计算机的分类字长：有4位、8位、16位、32位、64位微型计算机等 工艺：可分成MOS 工艺、双极型TTL 工艺的微处理器 结构类型：有单片机、单板机、位片机、微机系统等 用途：个人计算机、工作站/务器、网络计算机 体积大小：台式机、携机。
二．微型计算机的性能指标介绍位：这是计算机中所表示的最基本、最小的数据单元。
字长：是计算机在交换、加工和存放信息时的最基本的长度。
字节（Byte ）：是计算机中通用的基本单元，由8个二进制位组成。
字：是计算机内部进行数据处理的基本单位。
主频：也称时钟频率，是指计算机中时钟脉冲发生器所产生的频率。
访存空间：是该微处理器构成的系统所能访问的存储单元数。
指令数：构成微型计算机的操作命令数。
基本指令执行时间：计算机执行程序所花的时间。
可靠性：指计算机在规定时间和条件下正常工作不发生故障的概率。
兼容性：指计算机硬件设备和软件程序可用于其他多种系统的性能。
性能价格比：是衡量计算机产品优劣的综合性指标。
微型计算机是以微处理器为核心，再配上存储器、接口电路等芯片构成的微型计算机系统由硬件系统和软件系统两大部分组成 ：1.中央处理单元CPU （Control Processing Unit ）是微型计算机的核心部件，是包含有运算器、控制器、寄存器组以及总线接口等部件的一块大规模集成电路芯片，俗称微处理器。
微处理器是微型计算机的核心，它的性能决定了整个微型机的各项关键指标。
第2章微型计算机的组成及应用
2. 微型计算机分类
按主机、I/0接口和系统总线组成部件所在位置 划分为：
① 单片机：组成部件集成在一个超大规模芯片 上，用于控制仪器仪表等。、
② 单板机：各组成部件装配在一块电路板上， 常用于实验控制。
③ 多板机：各组成部件装配在多块电路板上， 如台式微型计算机、便携式PC机。
2.1.2 微型计算机系统的配件
2.4.2 CMOS
“小随机存储器”，靠电池供电。用于保存系统当 前配置，如系统日期和时间、硬盘格式和容量、内存 容量等。这些信息既是系统启动时必读信息，也是更 新硬件时要修改的信息。
2.4.3 高速缓存Cache
为了解决CPU与内存之间速度不匹配的问题，引 入高速缓存技术。高速缓存介于内存和CPU之间，是高 速存取信息的芯片。它存取速度比内存快，但容量不 大，主要用于存放当前使用最多的程序段和数据块， 并以接近CPU的速度向CPU提供程序指令和数据。
AGP（Accelerated Graphics Port）扩展槽：专门用于图形显示 卡，是在PCI总线基础上发展起来的，主要针对图形显示方面 进行了优化。AGP插槽通常是棕色，随着显卡速度的提高， AGP接口已经不能满足显卡传输数据速度的要求，目前AGP 显卡已经逐渐被PCI Express接口显卡所取代。
2.4 微型机系统存储器
内存是微机重要配置之一，内存容量及性能是影响微机性 能的重要因素。在Pentium Ⅲ系列微型计算机中，内存条以使 用168 Pin SDRAM(同步动态随机存取存储器 )型为主，目前在 Pentium 4系列微型计算机中，多数采用DDR内存条。
图2.3.1 微型计算机内存储器（条）
为方便识别主板上的各种接口，PC99技术规格规 范了主板设计要求，提出主板各接口必须采用颜色识 别标识。
微处理器与系统结构PPT详细讲解
•29 •HLDA* •28 •WR*
有效，三态)
•27 •M/IO* 测试信号(输入、低电
•26 •DT/R* •25 •DEN*
平有效)
•24 •23 •22
•ALE* •INTA* •TEST
READY 准备就绪(输入 、高电平有效)
•21 •READY
•RESET
状态信号指示当前使用段
一、8086通用引脚信号
•1
•40 •VCC
•2
•39 •AD15 INTR可屏蔽中断请求
•3 •4
•38 •A16/S3 •37 •A17/S4
信号(输入、高有效)
•5 •6
•36 •35
•A18/S5 •A19/S6
NMI非屏蔽中断请求(
•7 •8
•34 •BHE/S7 •33 •MN/M
输入，上升沿触发)
•GND •AD14 •AD13 •AD12 •AD11 •AD10 •AD9 •AD8 •AD7 •AD6 •AD5 •AD4 •AD3 •AD2 •AD1 •AD0 •NMI •INTR •CLK •GND
二、8086最小模式引脚信号
M/ 存储器/IO控制信号
•1 •2 •3
•40 •39 •38
微处理器与系统结构PPT详 细讲解
第二章学习要点
重点掌握内容： 1．微处理器的基本结构。 2．Intel 8086微处理器的基本结构，包括： 功能结构、寄存器结构和总线结构。 3．Intel 8086微处理器系统的组成： 控制核心单元＋存储器组织＋I/O端口组织 4．Intel 8086微处理器在最小模式下的典型总线 操作和时序。 5．几个重要概念：时钟周期，总线周期，指令周期。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
T3W和RT* w状态——检测数据传送是否能够完成
RTE4A状D态Y ——完成数据传送
（高电平）
I/O写总线周期
CLK
T1
T2
T3
T4
T1IO状/M态*——输出16位I/O地址A15～A0 A19/S6I～OA/M16/*S输3 出高电平000，0 表示I/O操S作6～；S3
AAL15E～输A出8 正脉冲，表示复用A15总～A线8 输出地址
• 由8088引脚直接提供 • 因为基本的控制信号8088引脚中都
含有
• 例如：IO/M*、WR*、RD*等 • 其它信号的情况看详图
其它
2.4.2 最大组态的引脚定义
• 8088的数据/地址等引脚在最大组态与最小组态时 相同
• 有些控制信号不相同，主要是用于输出操作编码信 号，由总线控制器8288译码产生系统控制信号：
• 任何一条以存储单元为源操作数的指令都 将引起存储器读总线周期，任何一条以存 储单元为目的操作数的指令都将引起存储 器写总线周期
• 只有执行IN指令才出现I/O读总线周期， 执行OUT指令才出现I/O写总线周期
• CPU响应可屏蔽中断时生成中断响应总线 周期
如何实现同步？
2.3 8088的总线时序（续4）
• 8088的基本总线周期需要4个时钟周期
• 4个时钟周期编号为T1、T何2、时T有3和总T线4 周期？ • 总线周期中的时钟周期也被称作“T状态”
• 时钟周期的时间长度就是时钟频率的倒数
• 当需要延长总线周期时需要插入等待状态 Tw
2.3 8088的总线时序（续3）
• 任何指令的取指阶段都需要存储器读总线 周期，读取的内容是指令代码
• 存储器读总线周期 • 存储器写总线周期
• I/O读总线周期 • I/O写总线周期
存储器写总线周期
CLK
T1
T2
T3
T4
IO/M*
A19/S6～T1A状16态/S3——输出A192～0A位16 存储器地S址6～SA3 19～A0
IAO15/～MA*8输出低电平，表示存A15储～A器8 操作；
ADA7～LEA输D0出正脉冲A7，～A表0 示复用总输线出输数出据 地址 T2状AL态E——输出控制信号WR*和数据D7～D0
ADT72～状A态D0——输出A7控～A制0 信号WR*输和出数数据据D7～D0 T3和ATLEw状态——检测数据传送是否能够完成 T4W状R态* ——完成数据传送
READY
（高电平）
存储器读总线周期
8288 S2*～S0*DT/R*
主AE要NB由RD总线控制AEN器* 82DA8ELN8E 形成 应D答M电A路MEAMENR’* *、MECMENW*AM、MRTDWCI**OR*、IOMMWEEMMRW***、INTA*
IORC*
IOR*
AIOWC*
IOW*
INTA*
INTA*
2.5 8088的总线时序
由8088引脚直接ቤተ መጻሕፍቲ ባይዱ供
（1） 20位地址总线的形成
• 采用3个8282进行锁存和驱动 • Intel 8282是三态透明锁存器，类
似有Intel 8283和通用数字集成电路 芯片373
• 三态输出：
– 输出控制信号有效时，允许数据输出；
– 无效时，不允许数据输出，呈高阻状 态
• 透明：锁存器的输出能够跟随输入 变化
• 时序（Timing）是指信号高低电 平（有效或无效）变化及相互间 的时间顺序关系。
• 总线时序描述CPU引脚如何实现
总线操作
什么是总线操作？
• CPU时序决定系统各部件间的同 步和定时
2.5 8088的总线时序（续1）
• 总线操作是指CPU通过总线对外的 各种操作
• 8088的总线操作主要有：
– 存储器读、I/O读操作
– 存储器写、I/O写操作
– 中断响应操作
什么是总线周期？
– 总线请求及响应操作
– CPU正在进行内部操作、并不进行实 际对外操作的空闲状态Ti
2.5 8088的总线时序（续2）
• 总线周期是指CPU通过总线操作与外部 （存储器或I/O端口）进行一次数据交换 的过程
• 指令周期是指一条指令经取指、译码、读 写操作数到执行完成的过程
– S2*、S1*、S0*——3个状态信号 – LOCK*——总线封锁信号 – QS1、QS0——指令队列状态信号 – RQ*/GT0*、RQ*/GT1*——2个总线请求/同意信号
2.4.5 最大组态的总线形成
MN/MX*
系统总线信号
• ⑴ 系统地址总线 A19/S6～A16/S3 A15～A12
（2） 8位数据总线的形成
• 采用数据收发器8286进行双向驱动
• Intel 8286是8位三态双向缓冲器， 类似功能的器件还有Intel 8287、通 用数字集成电路245等
• 另外，接口电路中也经常使用三态单 向缓冲器，例如通用数字集成电路 244就是一个常用的双4位三态单向 缓冲器
（3） 系统控制信号的形成
• 总线操作中如何实现时序同步是关键 • CPU总线周期采用同步时序：
– 各部件都以系统时钟信号为基准 – 当相互不能配合时，快速部件（CPU）
插入等待状态等待慢速部件（I/O和存 储器）
• CPU与外设接口常采用异步时序，它 们通过应答联络信号实现同步操作
2.3.1 最小组态的总线时序
• 本节展开微处理器最基本的4种总线 周期
74LS373
OE*
G
A19～A12
采器A用11～7三A48态LS透24明4锁E* 7存4LS器24474LS373和三A态11～单A8 向缓冲
• ⑵ 系统数据总线 AD7～AD0
74LS373
OE*
G
A7～A0
80通88过三态双向缓冲74LS器245D7GIR*4LS245形成D和7～驱D0 动
• ⑶ 系统控制总线 S2*～S0*
2.4.1 最小组态的总线形成
MN/MX* IO/M* RD* WR*
+5V
系统总线信号
IO/M* RD* WR*
A19/S6～A16/S3 8088
8282
STB OE*
A19～A16
A15～A8
8282
STB OE*
A15～A8
（ 采 （ 采 （A1用 2用 3D） ））7DD数3～TE2系A个 8/NAR据0*L位*D统位三E收0数控地态发据制址透器总信总明8线号线TOS2锁TE—8B——*存688—22——进器8862O行8E2*驱8动2进行AD77锁～～存AD00和驱动