模拟CMOS集成电路设计(拉扎维)第九章运算放大器..
模拟CMOS集成电路设计单级放大器PPT课件
Av0
Gm Rout
gm 1 gm RS
RD
RD RS
(gmRS 1)
Amplifiers Ch.3 # 25
第25页/共55页
带源极负反馈的共源级（3）
Rup Rdown
Gm
gm 1 gmRS
Rup RD
Rdown gm1ro1RS
Rout Rup || Rdown RD (Rdown Rup )
第3页/共55页
放大器的性能指标
• 增益 • 速度（带宽、转换速率） • 功耗 • 电源电压、电源电压抑制比 • 线性度 • 噪声 • 输入摆幅、输出摆幅 • 输入/输出阻抗
北大微电子：模拟集成电路原理
Amplifiers Ch.3 # 4
第4页/共55页
模电设计中的八边形法则
北大微电子：模拟集成电路原理
信号放大
• 为什么信号需要放大？ • 信号太弱，不能驱动负载：阻抗匹配 • 降低后续噪声影响 • 用于反馈电路
• 放大前后信号可同量纲，也可不同量纲
• 同量纲时放大倍数可大于1，也可小于1
北大微电子：模拟集成电路原理
Amplifiers Ch.3 # 1
第1页/共55页
放大器的种类
电流放大器
V-V
Rup
1 gm2
Rdown ro1
Rout
Rup
||
Rdown
1 gm2
|| ro1
ro1 1 gm2ro1
1 gm2
(
1 gm2
ro1 )
Av0
Vout Vin
g R m1 out
gm1 gm2
Amplifiers Ch.3 # 16
第16页/共55页
模拟cmos集成电路设计拉扎维MOS器件物理基础PPT课件
第23页/共61页
跨导gm
VGS对IDS的控制能力 IDS对VGS变化的灵敏度
gm ID VGS VDS cons tant
• 直流关系式－I/V特性 • 交流关系式－小信号电路中的参数
第6页/共61页
MOS管简化模型
简化模型——开关 由VG控制的一个开关
第7页/共61页
MOS管的结构
Bulk（body）
源漏在物理结构上是完全对称的，靠什么区分开？
提供载流子的端口为源，收集载流子的端口为漏
最重要的工作区域？
受VG控制的沟道区
• 小信号模型 • 信号相对于偏置工作点而言比较小、不会显著影响偏置工作点时用该模型简化计算 • 由gm、 gmb、rO等构成低频小信号模型，高频时还需加上 CGS等寄生电容、寄生电阻（接触孔电阻、 导电层电阻等）
沟道电荷的产生
当VG大到一定 程度时，表面势 使电子从源流向 沟道区 VTH定义为表面电 子浓度等于衬底 多子浓度时的VG
第12页/共61页
阈值电压
0 栅与衬底功函数差
COX
OX
TOX
常通过沟道注入把VTH0调节到合适值 工艺确定后，VTH0就固定了，设计者无法改变
第13页/共61页
I/V特性－沟道随VDS的变化
第3页/共61页
掌握器件物理知识的必要性
• 数字电路设计师一般不需要进入器件内部，只把它当开关用即可 • AIC设计师必须进入器件内部，具备器件物理知识
• MOS管是AIC的基本元件 • MOS管的电特性与器件内部的物理机制密切相关，设计时需将两者结
模拟集成电路设计教学大纲
模拟集成电路设计教学大纲目录一、课程开设目的和要求2二、教学中应注意的问题2三、课程内容及学时分配2第一章模拟电路设计绪论2第二章MOS器件物理基础2第三章单级放大器3第四章差动放大器3第五章无源与有源电流镜3第六章放大器的频率特性3第八章反馈3第九章运算放大器3高级专题3四、授课学时分配4五、实践环节安排4六、教材及参考书目5课程名称：模拟集成电路设计课程编号：055515英文名称：Analog IC design课程性质：独立设课课程属性：专业限选课应开学期：第5学期学时学分：课程总学时___48,其中实验学时一-一8。
课程总学分--3学生类别：本科生适用专业：电子科学与技术专业的学生。
先修课程：电路、模拟电子技术、半导体物理、固体物理、集成电路版图设计等课程。
一、教学目的和要求CMOS模拟集成电路设计课程是电子科学与技术专业（微电子方向）的主干课程，在教学过程中可以培养学生对在先修课程中所学到的有关知识和技能的综合运用能力和CMOS模拟集成电路分析、设计能力，掌握微电子技术人员所需的基本理论和技能，为学生进一步学习硕士有关专业课程和日后从事集成电路设计工作打下基础。
二、教学中应注意的问题1、教学过程中应强调基本概念的理解，着重注意引导和培养学生的电路分析能力和设计能力2、注重使用集成电路设计工具对电路进行分析仿真设计的训练。
3、重视学生的计算能力培养。
三、教学内容第一章模拟电路设计绪论本课程讨论模拟CMOS集成电路的分析与设计，既着重基本原理，也着重于学生需要掌握的现代工业中新的范例。
掌握研究模拟电路的重要性、研究模拟集成电路以及CMOS模拟集成电路的重要性，掌握电路设计的一般概念。
第二章MOS器件物理基础重点与难点：重点在于MOS的I/V特性以及二级效应。
难点在于小信号模型和SPICE模型。
掌握MOSFET的符号和结构，MOS的I/V特性以及二级效应，掌握MOS 器件的版图、电容、小信号模型和SPICE模型，会用这些模型分析MOS电路。
模拟CMOS集成电路设计(毕查德·拉扎维著,陈贵灿等译,西安交通大学出版社) 绪论课件
模拟CMOS集成电路设计教材n模拟CMOS集成电路设计，毕查德.拉扎维著，陈贵灿等译，西安交通大学出版社参考资料n半导体集成电路，朱正涌，清华大学出版杜n CMOS模拟电路设计（英文），P.E.Allen，D.R.Holberg，电子工业出版社n模拟集成电路的分析与设计，P.R.Gray等著，高等教育出版社半导体集成电路发展历史n1947年BELL实验室发明了世界上第一个点接触式晶体管（Ge NPN）半导体集成电路发展历史n1948年BELL 实验室的肖克利发明结型晶体管n1956年肖克利、布拉顿和巴丁一起荣获诺贝尔物理学奖n50年代晶体管得到大发展（材料由Ge→Si）半导体集成电路发展历史n1958年TI公司基尔比发明第一块简单IC。
n在Ge晶片上集成了12个器件。
n基尔比也因此与赫伯特·克勒默和俄罗斯的泽罗斯·阿尔费罗夫一起荣获2000年度诺贝尔物理学奖。
半导体集成电路发展历史n19世纪60年代美国仙童公司的诺依斯开发出用于IC的平面工艺技术，从而推动了IC制造业的大发展。
半导体集成电路发展历史n60年代TTL、ECL出现并得到广泛应用n1966年MOS LSI发明（集成度高，功耗低）n70年代MOS LSI得到大发展（出现集成化微处理器，存储器）n80年代VLSI出现，使IC进入了崭新的阶段。
n90年代ASIC、ULSI和巨大规模集成GSI等代表更高技术水平的IC 不断涌现，并成为IC应用的主流产品。
n21世纪SOC、纳米器件与电路等领域的研究已展开n展望可望突破一些先前认为的IC发展极限，对集成电路IC的涵义也将有新的诠释。
集成电路用半导体工艺，或薄膜、厚膜工艺（或这些工艺的组合），把电路的有源器件、无源元件及互连布线以相互不可分离的状态制作在半导体或绝缘材料基片上，最后封装在一个管壳内，构成一个完整的、具有特定功能的电路、组件、子系统或系统。
模拟集成电路n1967年国际电工委员会（IEC）正式提出模拟集成电路的概念，它包括了除逻辑集成电路以外的所有半导体集成电路。
模拟CMOS集成电路设计(毕查德·拉扎维著,陈贵灿等译,西安交通大学出版社) 绪论课件
模拟CMOS集成电路设计教材n模拟CMOS集成电路设计，毕查德.拉扎维著，陈贵灿等译，西安交通大学出版社参考资料n半导体集成电路，朱正涌，清华大学出版杜n CMOS模拟电路设计（英文），P.E.Allen，D.R.Holberg，电子工业出版社n模拟集成电路的分析与设计，P.R.Gray等著，高等教育出版社半导体集成电路发展历史n1947年BELL实验室发明了世界上第一个点接触式晶体管（Ge NPN）半导体集成电路发展历史n1948年BELL 实验室的肖克利发明结型晶体管n1956年肖克利、布拉顿和巴丁一起荣获诺贝尔物理学奖n50年代晶体管得到大发展（材料由Ge→Si）半导体集成电路发展历史n1958年TI公司基尔比发明第一块简单IC。
n在Ge晶片上集成了12个器件。
n基尔比也因此与赫伯特·克勒默和俄罗斯的泽罗斯·阿尔费罗夫一起荣获2000年度诺贝尔物理学奖。
半导体集成电路发展历史n19世纪60年代美国仙童公司的诺依斯开发出用于IC的平面工艺技术，从而推动了IC制造业的大发展。
半导体集成电路发展历史n60年代TTL、ECL出现并得到广泛应用n1966年MOS LSI发明（集成度高，功耗低）n70年代MOS LSI得到大发展（出现集成化微处理器，存储器）n80年代VLSI出现，使IC进入了崭新的阶段。
n90年代ASIC、ULSI和巨大规模集成GSI等代表更高技术水平的IC 不断涌现，并成为IC应用的主流产品。
n21世纪SOC、纳米器件与电路等领域的研究已展开n展望可望突破一些先前认为的IC发展极限，对集成电路IC的涵义也将有新的诠释。
集成电路用半导体工艺，或薄膜、厚膜工艺（或这些工艺的组合），把电路的有源器件、无源元件及互连布线以相互不可分离的状态制作在半导体或绝缘材料基片上，最后封装在一个管壳内，构成一个完整的、具有特定功能的电路、组件、子系统或系统。
模拟集成电路n1967年国际电工委员会（IEC）正式提出模拟集成电路的概念，它包括了除逻辑集成电路以外的所有半导体集成电路。
CMOS集成电路设计拉扎维反馈
馈变化。
可见，3dB带宽增加了βA0倍，但是以增益的减小为代价的
扩展带宽的使用实例
反馈提供了一种增加电路带宽的方法，如果同时要求高的 增益，可以采用多个高带宽放大器级连
电路模型：
2 放大器的种类
一个检测电压的电路必须具有高的输入阻抗（像一个电压表），而一个检测电流信号 的电路必须具有低的输入阻抗（像一个电流表）。
检测和输出 电流信号。
放大器的种类
改进性能的四种放大器:
改变了输出阻抗，或者提高了增益
例題 : 计算图中跨导放大器的增益。
答：
在此情況下的增益被定义为 Gm=Iout/Vin，也就是
Gm
VX Vin
Iout VX
gm1(rO1 || RD ) gm2
3 检测和返回机制
信号的检测和返回
VOUT
1
VIN
1
1 gm1ro1
C2 C1
1 g r m1 o1
C1 C2
, for large gm1ro1
反馈电路的特性
1. 增益灵敏度降低:
一个实例（右边共源级电路）:
无反馈时: AV g r m1 o1
由于gm1和 rO1 都随工艺和温度而 变,电路的增益不稳定. 带反馈时: 如果 gm1ro1 >>1,
负反馈会使系统趋于稳定
反馈：闭环传输函数
前馈网络
反馈网络
H(s)
开环传输函数，开环增益
Y(s)/ X(s)
闭环传输函数，闭环增益
G(s)
若与频率无关，可用 反馈系数代替
H(s)× G(s)
拉扎维带隙基准模拟cmos集成电路设计
华大微电子：模拟集成电路原理
Bandgap Ref Ch. 11 # 17
第18页/共29页
Bandgap Ref Ch. 11 # 18
PTAT电流的产生
第19页/共29页
P TAT 电 流 的 产 生
华大微电子：模拟集成电路原理
第20页/共29页
VREF
VBE3
R2 R1
VT
ln n
Bandgap Ref Ch. 11 # 19
第4页/共29页
与电源无关的偏置
如何产生IREF？
I out
VDD R1 1 g m1
W W
L1 L2
华大微电子：模拟集成电路原理
Bandgap Ref Ch. 11 # 4
第5页/共29页
与电源无关的偏置
华大微电子：模拟集成电路原理
2Iout
nCOX W
L
N
VTH 1
2I out nCOX K W
华大微电子：模拟集成电路原理
Bandgap Ref Ch. 11 # 10
第11页/共29页
与温度无关的偏置
华大微电子：模拟集成电路原理
Vout
VBE2
VT
ln n1
R2 R3
Bandgap Ref Ch. 11 # 11
第12页/共29页
与温度无关的偏置
华大微电子：模拟集成电路原理
Bandgap Ref Ch. 11 # 12
第27页/共29页
实例分析
华大微电子：模拟集成电路原理
Bandgap Ref Ch. 11 # 27
第28页/共29页
感谢您的观看。
华大微电子：模拟集成电路原理
Razavi《模拟CMOS集成电路设计》习题答案精编版
CORRECTIONS TO SOLUTIONS MANUALIn the new edition, some chapter problems have been reordered and equations and figure refer-ences have changed. The solutions manual is based on the preview edition and therefore must be corrected to apply to the new edition. Below is a list reflecting those changes.The “NEW” column contains the problem numbers in the new edition. If that problem was origi-nally under another number in the preview edition,that number will be listed in the“PREVIEW”column on the same line.In addition,if a reference used in that problem has changed,that change will be noted under the problem number in quotes. Chapters and problems not listed are unchanged.For example:NEW PREVIEW--------------4.18 4.5“Fig. 4.38” “Fig. 4.35”“Fig. 4.39” “Fig. 4.36”The above means that problem4.18in the new edition was problem4.5in the preview edition.To find its solution, look up problem 4.5 in the solutions manual. Also, the problem 4.5 solution referred to “Fig. 4.35” and “Fig. 4.36” and should now be “Fig. 4.38” and “Fig. 4.39,” respec-tively._____________________________________________________________________________ CHAPTER 3NEW PREVIEW--------------3.1 3.83.2 3.93.3 3.113.4 3.123.5 3.133.6 3.143.7 3.15“From 3.6” “From 3.14”3.8 3.163.9 3.173.10 3.183.11 3.193.12 3.203.13 3.213.14 3.223.15 3.13.16 3.23.17 3.2’3.18 3.33.19 3.43.20 3.53.21 3.63.22 3.73.23 3.103.24 3.233.25 3.243.26 3.253.27 3.263.28 3.273.29 3.28 CHAPTER 4NEW PREVIEW--------------4.1 4.124.2 4.134.3 4.144.4 4.154.5 4.164.6 4.174.7 4.18“p. 4.6” “p. 4.17”4.8 4.194.9 4.204.10 4.214.11 4.224.12 4.234.13 4.24“p. 4.9” “p. 4.20”4.14 4.1“(4.52)” “(4.51)”“(4.53)” “(4.52)”4.15 4.24.16 4.34.17 4.44.18 4.5“Fig. 4.38” “Fig. 4.35”“Fig. 4.39” “Fig. 4.36”4.19 4.6“Fig 4.39(c)” “Fig 4.36(c)”4.20 4.74.21 4.84.22 4.94.23 4.104.24 4.114.25 4.254.26 4.26“p. 4.9” “p. 4.20”CHAPTER 5NEW PREVIEW--------------5.1 5.165.2 5.175.3 5.185.4 5.195.5 5.205.6 5.215.7 5.225.8 5.235.9 5.15.10 5.25.11 5.35.12 5.45.13 5.55.14 5.65.15 5.75.16 5.85.17 5.95.18 5.10“Similar to 5.18(a)” “Similar to 5.10(a)”5.19 5.115.20 5.125.21 5.135.22 5.145.23 5.15CHAPTER 6NEW PREVIEW--------------6.1 6.76.2 6.86.3 6.9“from eq(6.23)” “from eq(6.20)”6.4 6.106.5 6.11“eq (6.52)” “eq (6.49)”6.6 6.16.7 6.26.8 6.36.9 6.46.10 6.56.11 6.66.13 6.13“eq (6.56)” “eq (6.53)”“problem 3” “problem 9”6.16 6.16“to (6.23) & (6.80)” “to (6.20) & (6.76)”6.17 6.17“equation (6.23)” “equation (6.20)”CHAPTER 7NEW PREVIEW--------------7.27.2“eqn. (7.59)” “eqn. (7.57)”7.177.17“eqn. (7.59)” “eqn. (7.57)7.197.19“eqns 7.66 and 7.67” “eqns 7.60 and 7.61”7.217.21“eqn. 7.66” “eqn. 7.60”7.227.22“eqns 7.70 and 7.71” “eqns. 7.64 and 7.65”7.237.23“eqn. 7.71” “eqn. 7.65”7.247.24“eqn 7.79” “eqn 7.73”CHAPTER 8NEW PREVIEW--------------8.18.58.28.68.38.78.48.88.58.98.68.108.78.118.88.18.98.28.108.38.118.48.138.13“problem 8.5” “problem 8.9”CHAPTER 13NEW PREVIEW--------------3.17 3.17“Eq. (3.123)” “Eq. (3.119)”CHAPTER 14 - New Chapter, “Oscillators”CHAPTER 15 - New Chapter, “Phase-Locked Loops”CHAPTER 16 - Was Chapter 14 in Preview Ed.Change all chapter references in solutions manual from 14 to 16. CHAPTER 17 - Was Chapter 15 in Preview Ed.Change all chapter references in solutions manual from 15 to 17. CHAPTER 18 - Was Chapter 16 in Preview Ed.NEW PREVIEW--------------18.316.3“Fig. 18.12(c)” “Fig. 16.13(c)”18.816.8“Fig. 18.33(a,b,c,d)” “Fig. 16.34(a,b,c,d)”Also, change all chapter references from 16 to 18.。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Vout Vin
西电微电子：模拟集成电路设计
等效开环增益的计算
Zin G Z in + G 22 Z out + G 111 Vout = Zin G111 Vin 1 + A0 1 G21 Zin + G22 Z out + G11
A0 Av ,open = A0 I1 G11 = |I V1
返回信号 检测信号
op amp Ch. 9 # 7
西电微电子：模拟集成电路设计
G模型
I1 = G11V1 + G12 I 2
V2 = G21V1 + G22 I 2
返回信号 检测信号
op amp Ch. 9 # 8
西电微电子：模拟集成电路设计
选择二端网络模型表述反馈网络
反馈网络类型 描述 对应模型 G模型 Z模型 Y模型
性能指标
VDD = 3V
输出摆幅 = 3V
功耗 = 10mW
Av 0 = 2000 工艺参数
μn Cox = 60 A/V 2 μ p Cox = 30 A/V 2 λn = 0.1 V -1 (L = 0.5m) λp = 0.2 V -1 (L = 0.5m)
=0
vthn =| vthp |= 0.7V
• 输入上限：
Vin,max=Vb-|VGS4|+Vth1
• 设所有晶体管的Vdsat相等，则
Vin,max-Vin,min=Vb-|Vth4|-3Vdsat
• Vb≥ |Vth4|+3Vdsat • Vb越大，输入共模电平摆幅越大
op amp Ch. 9 # 28
西电微电子：模拟集成电路设计
单端输出共源共栅运放的输出范围
（a）G模型 （b）简化的G模型（忽略反馈网 络的反向增益） Ve = (Vin G21Vout )
Z in Z in + G22
Vout
G111 = A0Ve Z out + G111 Z in G111 A0 Z in + G22 Z out + G111 = Z in G111 1 + A0 1 G21 Z in + G22 Z out + G11
RS RS + RF
Av ,open Av ,closed = 1 + G21 Av ,open
op amp Ch. 9 # 12
西电微电子：模拟集成电路设计
小结：电压-电压反馈中的负载
I1 = G11V1 + G12 I 2 V2 = G21V1 + G22 I 2 I1 |I 2 =0 的输出端开路 V1 V2 |V1 =0 的输入端短路 G22 = I2 G11 =
电压-电压反馈 V2=X21V1+X22I2 V1-V2 电流-电压反馈 V2=X21I1+X22I2
I1-V2 电压-电流反馈 I2=X21V1+X22V2 V1-I2 电流-电流反馈 I2=X21I1+X22V2 I1-I2
H模型
op amp Ch. 9 # 9
西电微电子：模拟集成电路设计
电压-电压反馈中的负载
Av 0 = g m 2 g m 4 ro 4 ro 2 || g m 6 ro 6 ro8
op amp Ch. 9 # 27
西电微电子：模拟集成电路设计
共源共栅运放的输入共模电平范围
• 保证所有晶体管均处于饱和区 • 输入下限：
Vin,min=VCSS+VGS1 =Vdsat+Vth1+Vdsat1
• Vb2越大，输出摆幅越大 • Vb1越小，输出摆幅越大 • 输出摆幅的最大值为
2(VDD-5Vdsat)
op amp Ch. 9 # 30
西电微电子：模拟集成电路设计
共源共栅运放的优缺点
• 优点：
– 高增益
• 缺点：
– 输入摆幅、输出摆幅小 – 不宜用做单位增益缓冲器
输出最大值：Vb VGS 4 + Vth 2
op amp Ch. 9 # 19
西电微电子：模拟集成电路设计
小信号带宽与信号建立时间的关系
设前馈放大器为单极点系统 A(s) = A0 1+s 0
闭环带宽扩展为(1 + A0 )倍 1 1 时间常数 = (1 + A0 )0 A00 Vin = au(t ) Vout = a (1 e )u(t ) 1 + A0 1%稳定精度：t1% = ln100 4.6
op amp Ch. 9 # 35
西电微电子：模拟集成电路设计
op amp Ch. 9 # 3
西电微电子：模拟集成电路设计
二端口线性时不变系统的四种模型
a. b. c. d.
Z模型 Y模型 H模型 G模型
op amp Ch. 9 # 4
西电微电子：模拟集成电路设计
Z模型
V1 = Z11 I1 + Z12 I 2 V2 = Z 21 I1 + Z 22 I 2
运算放大器设计是一个不断tradeoff的过程
op amp Ch. 9 # 14
西电微电子：模拟集成电路设计
本讲内容 • 概述
– 性能参数
• 单级运算放大器 • 两级运算放大器 • 运算放大器设计要点
op amp Ch. 9 # 15
西电微电子：模拟集成电路设计
运算放大器的性能参数
增益 小信号带宽 大信号带宽 输出摆幅 线性度 噪声与失调 电源抑止
op amp Ch. 9 # 25
西电微电子：模拟集成电路设计
本讲内容 • 概述 • 单级运算放大器
– – – –
五管差分运放 共源共栅运放 全差分折叠共源共栅运放 单端输出折叠共源共栅运放
• 两级运算放大器 • 运算放大器设计要点
op amp Ch. 9 # 26
西电微电子：模拟集成电路设计
共源共栅运算放大器
• Vb越小，输出摆幅越大 • 输出摆幅的最大值为
VDD-|Vth7|-5Vdsat
op amp Ch. 9 # 29
西电微电子：模拟集成电路设计
双端输出共源共栅运放的输出范围
• 保证所有晶体管均处于饱和区 • 设所有晶体管的|Vdsat|相等 • 输出下限：
• 输出上限：
• 输出摆幅
Vout,min=Vb1-VGS4+Vdsat4 =Vb1-Vth4 Vout,max=Vb2+|VGS6|-|Vdsat6| =Vb2+Vthn 2(Vout,max-Vout,min)= 2(Vb2+Vds度1％ 稳定时间小于5ns 1/β=1+R1/R2=10 则τ≈1.09ns
A0
t
0.1%稳定精度：t0.1% = ln1000 6.9
fu0 GHz
op amp Ch. 9 # 20
西电微电子：模拟集成电路设计
本讲内容 • 概述 • 单级运算放大器
= G21 =
V2 |I 2 =0 β的输出端开路 V1
G11 : 导纳量纲，反馈网络输入端看进去的导纳 G22 :电阻量纲，反馈网络输出端看进去的电阻 G21 : 无量纲
op amp Ch. 9 # 13
西电微电子：模拟集成电路设计
运算放大器 • 定义：高增益的差分放大器 • 用途：实现一个反馈系统 • 开环增益：由闭环电路的精度决定
op amp Ch. 9 # 34
西电微电子：模拟集成电路设计
全差分共源共栅运放的设计(2)
设计经验
放大管过驱动电压：200mV
负载管过驱动电压：200 ~ 500mV 尾电流管过驱动电压：300 ~ 500mV 过驱动电压分配
Vdsat1 ~ Vdsat4 : 200mV
Vdsat5 ~ Vdsat8 : 300mV Vdsat9 : 300mV 功耗分配 I 9 = 3mA IREF1 + IREF2 = 330uA
Vout ,min = Vb1 Vth 4 Vout ,max = Vb 2 + | Vth 6 | Av 0 = g m1 Rout Rout = g m 6 ro 6 ro8 || g m 4 ro 4 ro 2
op amp Ch. 9 # 33
西电微电子：模拟集成电路设计
全差分共源共栅运放的设计(1)
Vin,max=VDD-|VGS3|+Vth1
• 设所有晶体管的Vdsat相等，则
Vin,max-Vin,min=VDD-|Vth3|-3|Vdsat|
op amp Ch. 9 # 24
西电微电子：模拟集成电路设计
单位增益放大器的闭环输出阻抗
开环输出阻抗：ro 2 || ro 4 环路增益：g m1 ro 2 || ro 4 闭环输出阻抗为： Rout ,cl ro 2 || ro 4 1 = 1 + g m1 ro 2 || ro 4 g m1
op amp Ch. 9 # 16
西电微电子：模拟集成电路设计
增益
• 高开环增益：
– 抑止非线性 =
R2 R2 + R1
1 理想运放时系统的闭环增益为 1 1 1 1 1 － 实际运放A1，系统的闭环增益为 × × A1 1＋ 1 A1 若闭环增益为10，要求增益误差小于1％，则A1 > 1000
op amp Ch. 9 # 17
西电微电子：模拟集成电路设计
如何实现精确的增益 • 开环：不能实现
– 工艺偏差
• 闭环：
– 前馈放大器：开环增益A1足够高 – 反馈放大器：精确匹配β