CMOS模拟集成电路设计第5章—电流镜ppt课件
Iout与IREF的比值由器件尺寸的比率决定。
忽略沟道长度调制效应！
17.04.2020
5
.
• 例子：
– 实际设计中，所有晶体管采用相同 的栅长，以减小由于源漏区边缘扩 散所产生的误差。
– 采用叉指结构。
如图，每个叉指的W为5±0.1μm ，则 M1和M2的实际的W为：
W1＝5±0.1μm, W2＝4(5±0.1)μm 则IOUT/IREF= 4(5±0.1)/ (5±0.1)=4
17.04.2020
10
.
– 低压的共源共栅电流镜中的偏置Vb如何产生？ 设计思路: 让Vb等于（或稍稍大于）VGS2+(VGS1-VTH1),
例1：在图a中，选择I1和器件的尺寸，使M5 产生VGS5≈VGS2，进一步调整M6的尺寸和Rb的阻 值，使VDS6＝VGS6-RbI1 ≈VGS1-VTH1。
11
.
3、电流镜作负载的差动对
• 3.1大信号分析
– Vin1-Vin2足够负时，M1、M3和M4均关断，M2和 M5工作在深线性区，传输的电流为0，Vout=0；
– 随Vin1-Vin2增长，M1开始导通，使ID5的一部分流 经M3，M4开启，Vout增长
– 当Vin1和Vin2相当时，M2和M4都处于饱和区， 产生一个高增益区。
若2rO1,2>>(1/gm3)||rO3,
• 电路增益：
1
17.04.2020
I ss
15
.
• 3.3 共模特性
– 电路不存在器件失配时
忽略rO1,2，并假设1/(2gm3,4)<<rO3,4,
则，
17.04.2020
17
.
– 电路存在器件失配时
忽略rO1和rO2的影响， 考虑到结点F和X的变化相对较小，
17.04.2020
对P点的影响等效为18 源跟随器结构
.
ΔID1乘上M3的输出电阻得到vgs3， vgs3=vgs4，可以得到ID4的变化量为
Vgs3＝Vgs4
忽略rO1和rO2的影响，则电路的输出阻抗为rO4，
ΔID4电流与ΔID2电流之差将流经rO4 ，且gm3=gm4，
因此，
若rO3>>1/gm3
17.04.2020
比无器件失配时多此项
19
.
小结ቤተ መጻሕፍቲ ባይዱ
• 1、基本电流镜——电路复制 • 2、共源共栅电流镜——提高复制精度 • 3、大输出摆幅的共源共栅电流镜 • 4、电流镜作负载的差动对
17.04.2020
20
17.04.2020
3
.
1、基本电流镜
• 电流源的设计是基于对基准电流的“复制”；
• 两个都工作在饱和区且具有相等栅源电压的相同晶体管传 输相同的电流（忽略沟道长度调制效应）。
17.04.2020
4
.
• 按比例复制电流 （忽略沟道长度调制效应）
得到
该电路可以精确地复制电流而不受工艺和温度的影响；
IREF IOUT
请同学们思考：如果不采用 叉指结构，对电流复制会有 什么影响？
版图设计 4
17.04.2020
6
.
2、共源共栅电流镜
• 沟道长度调制效应使得电流镜像产生极大误差，
因此
17.04.2020
7
.
• 共源共栅电流源
为了抑制沟道长度调制的影响，可以采 用共源共栅电流源。共源共栅结构可以 使底部晶体管免受VP变化的影响。
缺点：由于①M2有衬偏效应，而M5没有② 实际中RbI1大小不好控制，产生误差。
例2：在图b中，采用二极管连接的M7代替电 阻。在一定I1下，选择大(W/L)7，从而VGS7 ≈VTH7， 这样Vb=VGS5+VGS6-VTH7
缺点：虽然不需要电阻，但M2有衬偏效应， 而M5没有，仍会产生误差。
17.04.–202因0 此，设计中给出余量。
9
.
– 低电压工作（大输出摆幅）的共源共栅电流镜 如图(a)，共源共栅输入输出短接结构， 为使M1和M2处于饱和区，Vb应满足：
得到
，Vb有解
考察图(b)，所有晶体管均处于饱和区，选择合 适的器件尺寸，使VGS2=VGS4，若选择
M3~M4消耗的电压余度最小(M3与M4过驱动 电压之和)。且可以精确复制IREF。
.
CMOS模拟集成电路设计
电流镜
17.04.2020
1
.
提纲
• 1、基本电流镜 • 2、共源共栅电流镜 • 3、电流镜作负载的差动对
17.04.2020
2
.
Review：MOS电流源
• 处于饱和区的MOS管可以作为一种电流源
Iou I tD 1 2n C oW L x(V G S V t) h 2 (1 V D)S
– 当Vin1-Vin2变得正的多时，ID1↑，|ID3|↑， |ID4|↑的 趋势，ID2 ↓，最终导致M4进入线性区
– 当Vin1-Vin2足够正时，M2关断，M4的电流为0且 处于深线性区，Vout＝VDD
17.04.2020
12
.
– 输入共模电压的选择 为使M2饱和，输出电压不能小 于Vin,CM-VTH，因此，为了提高 输出摆幅，应采用尽量低的输 入共模电平，输入共模电平的 最小值为VGS1,2+VDS5,min。
• 共源共栅电流镜
– 共源共栅电流镜
确定共源共栅电流源的偏置电压Vb，采 用共源共栅电流镜结构。
17.04.2020
8
.
– 共源共栅电流镜消耗了电压余度 忽略衬偏效应且假设所有晶体管都是相同的，则P点所允许的最 小电压值等于
VP =
比较于
余度损耗的共源共栅电流镜
17.04.2020
最小余度损耗的共源共栅电流源
– 当Vin1=Vin2时，电路的输出电压 Vout=VF=VDD-|VGS3|
17.04.2020
13
.
• 3.2 小信号分析
（忽略衬偏效应）
– 方法一
利用 • 计算Gm
得到，
gm1Vin/2
gm1Vin/2 gm2Vin/2
17.04.2020
14
.
• 计算Rout
M1和M2用一个RXY=2rO1,2代替，RXY 从VX抽取的电流以单位增益(近似)， 由M3镜像到M4。则，
忽略沟道长度调制效应！
17.04.2020
5
.
• 例子：
– 实际设计中，所有晶体管采用相同 的栅长，以减小由于源漏区边缘扩 散所产生的误差。
– 采用叉指结构。
如图，每个叉指的W为5±0.1μm ，则 M1和M2的实际的W为：
W1＝5±0.1μm, W2＝4(5±0.1)μm 则IOUT/IREF= 4(5±0.1)/ (5±0.1)=4
17.04.2020
10
.
– 低压的共源共栅电流镜中的偏置Vb如何产生？ 设计思路: 让Vb等于（或稍稍大于）VGS2+(VGS1-VTH1),
例1：在图a中，选择I1和器件的尺寸，使M5 产生VGS5≈VGS2，进一步调整M6的尺寸和Rb的阻 值，使VDS6＝VGS6-RbI1 ≈VGS1-VTH1。
11
.
3、电流镜作负载的差动对
• 3.1大信号分析
– Vin1-Vin2足够负时，M1、M3和M4均关断，M2和 M5工作在深线性区，传输的电流为0，Vout=0；
– 随Vin1-Vin2增长，M1开始导通，使ID5的一部分流 经M3，M4开启，Vout增长
– 当Vin1和Vin2相当时，M2和M4都处于饱和区， 产生一个高增益区。
若2rO1,2>>(1/gm3)||rO3,
• 电路增益：
1
17.04.2020
I ss
15
.
• 3.3 共模特性
– 电路不存在器件失配时
忽略rO1,2，并假设1/(2gm3,4)<<rO3,4,
则，
17.04.2020
17
.
– 电路存在器件失配时
忽略rO1和rO2的影响， 考虑到结点F和X的变化相对较小，
17.04.2020
对P点的影响等效为18 源跟随器结构
.
ΔID1乘上M3的输出电阻得到vgs3， vgs3=vgs4，可以得到ID4的变化量为
Vgs3＝Vgs4
忽略rO1和rO2的影响，则电路的输出阻抗为rO4，
ΔID4电流与ΔID2电流之差将流经rO4 ，且gm3=gm4，
因此，
若rO3>>1/gm3
17.04.2020
比无器件失配时多此项
19
.
小结ቤተ መጻሕፍቲ ባይዱ
• 1、基本电流镜——电路复制 • 2、共源共栅电流镜——提高复制精度 • 3、大输出摆幅的共源共栅电流镜 • 4、电流镜作负载的差动对
17.04.2020
20
17.04.2020
3
.
1、基本电流镜
• 电流源的设计是基于对基准电流的“复制”；
• 两个都工作在饱和区且具有相等栅源电压的相同晶体管传 输相同的电流（忽略沟道长度调制效应）。
17.04.2020
4
.
• 按比例复制电流 （忽略沟道长度调制效应）
得到
该电路可以精确地复制电流而不受工艺和温度的影响；
IREF IOUT
请同学们思考：如果不采用 叉指结构，对电流复制会有 什么影响？
版图设计 4
17.04.2020
6
.
2、共源共栅电流镜
• 沟道长度调制效应使得电流镜像产生极大误差，
因此
17.04.2020
7
.
• 共源共栅电流源
为了抑制沟道长度调制的影响，可以采 用共源共栅电流源。共源共栅结构可以 使底部晶体管免受VP变化的影响。
缺点：由于①M2有衬偏效应，而M5没有② 实际中RbI1大小不好控制，产生误差。
例2：在图b中，采用二极管连接的M7代替电 阻。在一定I1下，选择大(W/L)7，从而VGS7 ≈VTH7， 这样Vb=VGS5+VGS6-VTH7
缺点：虽然不需要电阻，但M2有衬偏效应， 而M5没有，仍会产生误差。
17.04.–202因0 此，设计中给出余量。
9
.
– 低电压工作（大输出摆幅）的共源共栅电流镜 如图(a)，共源共栅输入输出短接结构， 为使M1和M2处于饱和区，Vb应满足：
得到
，Vb有解
考察图(b)，所有晶体管均处于饱和区，选择合 适的器件尺寸，使VGS2=VGS4，若选择
M3~M4消耗的电压余度最小(M3与M4过驱动 电压之和)。且可以精确复制IREF。
.
CMOS模拟集成电路设计
电流镜
17.04.2020
1
.
提纲
• 1、基本电流镜 • 2、共源共栅电流镜 • 3、电流镜作负载的差动对
17.04.2020
2
.
Review：MOS电流源
• 处于饱和区的MOS管可以作为一种电流源
Iou I tD 1 2n C oW L x(V G S V t) h 2 (1 V D)S
– 当Vin1-Vin2变得正的多时，ID1↑，|ID3|↑， |ID4|↑的 趋势，ID2 ↓，最终导致M4进入线性区
– 当Vin1-Vin2足够正时，M2关断，M4的电流为0且 处于深线性区，Vout＝VDD
17.04.2020
12
.
– 输入共模电压的选择 为使M2饱和，输出电压不能小 于Vin,CM-VTH，因此，为了提高 输出摆幅，应采用尽量低的输 入共模电平，输入共模电平的 最小值为VGS1,2+VDS5,min。
• 共源共栅电流镜
– 共源共栅电流镜
确定共源共栅电流源的偏置电压Vb，采 用共源共栅电流镜结构。
17.04.2020
8
.
– 共源共栅电流镜消耗了电压余度 忽略衬偏效应且假设所有晶体管都是相同的，则P点所允许的最 小电压值等于
VP =
比较于
余度损耗的共源共栅电流镜
17.04.2020
最小余度损耗的共源共栅电流源
– 当Vin1=Vin2时，电路的输出电压 Vout=VF=VDD-|VGS3|
17.04.2020
13
.
• 3.2 小信号分析
（忽略衬偏效应）
– 方法一
利用 • 计算Gm
得到，
gm1Vin/2
gm1Vin/2 gm2Vin/2
17.04.2020
14
.
• 计算Rout
M1和M2用一个RXY=2rO1,2代替，RXY 从VX抽取的电流以单位增益(近似)， 由M3镜像到M4。则，
合集下载
CMOS 模拟集成电路课件完整
反偏电压将使耗尽区变宽，从而降低了有效沟道深度。因此，需 要施加更大的栅极电压以弥补沟道深度的降低，VSB偏压会影响 MOSFET的有效阈值电压VTH。随着VSB反偏电压的增加导致VTH的增 加，这种效应称为“体效应”。这种效应也称为“衬底偏置效应” 或“背栅效应”。
VTHN VTHN0
2qsi Na Cox
VGS 1 0 1.0 VDS 2 0 5
.op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe
*model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end
Systems
Ch13 开关电容电路
Ch14 DAC/ADC
complex Ch10 运算放大器 Ch7 频率响应
Ch11 稳定性和频 率补偿
Ch8 噪声
Ch12 比较器 Ch9 反馈
Ch3 电流源电流镜 simple Ch4 基准源 Circuits
Devices
Ch5 单级放大器 ch2 MOS器件
*Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0 VDS 2 0 5
设计
属性/规范
系统/电路1
系统/电路2 系统/电路3
……
一般产品描述、想法 系统规范要求的定义
系统设计 电路模块规范定义
电路实现 电路仿真
否
是否满足系统规范
是 物理（版图）设计
物理（版图）验证
寄生参数提取及后仿真
否
是否满足系统规范
VTHN VTHN0
2qsi Na Cox
VGS 1 0 1.0 VDS 2 0 5
.op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe
*model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end
Systems
Ch13 开关电容电路
Ch14 DAC/ADC
complex Ch10 运算放大器 Ch7 频率响应
Ch11 稳定性和频 率补偿
Ch8 噪声
Ch12 比较器 Ch9 反馈
Ch3 电流源电流镜 simple Ch4 基准源 Circuits
Devices
Ch5 单级放大器 ch2 MOS器件
*Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0 VDS 2 0 5
设计
属性/规范
系统/电路1
系统/电路2 系统/电路3
……
一般产品描述、想法 系统规范要求的定义
系统设计 电路模块规范定义
电路实现 电路仿真
否
是否满足系统规范
是 物理（版图）设计
物理（版图）验证
寄生参数提取及后仿真
否
是否满足系统规范
第5章 电流镜
误差。
二 • 共源共栅电流镜
基本共源共栅电流镜
选择Vb使VX=VY, Iout即是IREF的精确复制! 即使VP变化, 因∆VY= ∆VP /(gm3r03), 故VX≈VY , Iout≈ IREF。注意, 这是 靠牺牲电压余度来获得的精度!
M0、M3选择合适的宽长比使 VGS0＝VGS3，则VX=VY 。
虚框内电路对称,可用半电 路虚地概念
三 • 有源电流镜 有源负载差动对的小信号增益（2）
由KVL定理，得:
V
V
in
in
V = -g (- )r +g r =g V r
eq
m2
02 m1 01 m1(2) in 01(2)
2
2
由戴维南定理，显然: R = r +r = 2r eq 01 02 01(2)
较少的电压余度而采用较小的偏置电压时，这个问
题更严重。
例如，若Von1＝200mV，VTH有50mV的误差就会使输出电流产生44%的误差。
如何产生精度、稳定性均较好的电流源?
一 • 基本电流镜
用基准来产生电流源
用相对较复杂的电路(有时需要外部的 调整)来产生一个稳定的基准电流IREF。
在模拟电路中，电流源的设计是基于对一个稳定的基准电流IREF的复制 ( IREF常由基 准电路(第11章)产生，这里不作讨论) ，从而得到众多的电流源 。现在我们关心 的是，如何产生一个基准电流的精确复制呢？
二 • 共源共栅电流镜
低压共源共栅电流镜的原理
上图中VA=VGS1-VDS2，若选取VDS2≈ VT , 则：
VB =
VA ≈ Von1(3), 于是:VXmin=Von4+Von3, 比基本共源共栅电流
二 • 共源共栅电流镜
基本共源共栅电流镜
选择Vb使VX=VY, Iout即是IREF的精确复制! 即使VP变化, 因∆VY= ∆VP /(gm3r03), 故VX≈VY , Iout≈ IREF。注意, 这是 靠牺牲电压余度来获得的精度!
M0、M3选择合适的宽长比使 VGS0＝VGS3，则VX=VY 。
虚框内电路对称,可用半电 路虚地概念
三 • 有源电流镜 有源负载差动对的小信号增益（2）
由KVL定理，得:
V
V
in
in
V = -g (- )r +g r =g V r
eq
m2
02 m1 01 m1(2) in 01(2)
2
2
由戴维南定理，显然: R = r +r = 2r eq 01 02 01(2)
较少的电压余度而采用较小的偏置电压时，这个问
题更严重。
例如，若Von1＝200mV，VTH有50mV的误差就会使输出电流产生44%的误差。
如何产生精度、稳定性均较好的电流源?
一 • 基本电流镜
用基准来产生电流源
用相对较复杂的电路(有时需要外部的 调整)来产生一个稳定的基准电流IREF。
在模拟电路中，电流源的设计是基于对一个稳定的基准电流IREF的复制 ( IREF常由基 准电路(第11章)产生，这里不作讨论) ，从而得到众多的电流源 。现在我们关心 的是，如何产生一个基准电流的精确复制呢？
二 • 共源共栅电流镜
低压共源共栅电流镜的原理
上图中VA=VGS1-VDS2，若选取VDS2≈ VT , 则：
VB =
VA ≈ Von1(3), 于是:VXmin=Von4+Von3, 比基本共源共栅电流
CMOS模拟集成电路分析与设计 ppt课件
如果栅电压为负，则耗尽层变薄，栅 与衬底间电容增大。
对于大的负偏置，则电容接近于CGC。
PPT课件
24
1.2 MOS管的极间电容(1)
G
S
C1
C2 C4
C3
Cbs
反型层 耗尽层
d
L
d
p型衬底
D
Cbd
PPT课件
25
1.2 MOS管的极间电容(2)
栅与沟道之间的栅氧电容：
C2=WLCox，其中Cox为单位面积栅氧电容εox/tox；
CMOS模拟集成电路分析与设计
主讲教师：吴建辉 Tel：83795677
E-mail：wjh@
PPT课件
1
教材及参考书
教材：
吴建辉编著：“CMOS模拟集成电路分析与设 计”(第二版)，电子工业出版社。
参考书：
Razavi B: Design of analog CMOS integrated circuits
11
1、有源器件
主要内容：
1.1 几何结构与工作原理 1.2 极间电容 1.3 电学特性与主要的二次效应 1.4 低频及高频小信号等效模型 1.5 有源电阻
PPT课件
12
1.1 MOS管几何结构与工作原理(1)
B p+
G
tox
S
D
G D
n+
n+
p+
n阱 p型衬底
(a)
S
B
p+
n+
W
多晶
d p+接触孔
PPT课件
3
模拟电路与模拟集成电路
分立元件音频放大电路
晶体管数 匹配性 电阻值 电容值 寄生效应影响
《CMOS集成电路基础》课件
智能传感器和可 穿戴设备的普及
随着智能传感器和可穿戴设 备的普及，CMOS集成电路 将在这些领域发挥重要作用 ，实现更高效、更低功耗的 数据采集和处理。
神经网络和类脑 计算的发展
CMOS集成电路将在神经网 络和类脑计算领域发挥重要 作用，推动人工智能技术的 进一步发展。
系统级芯片的广 泛应用
随着系统级芯片的广泛应用 ，CMOS集成电路将与不同 芯片和模块进行集成，实现 更高效、更低功耗的系
晶圆制备
将高纯度硅材料加工成晶圆， 作为集成电路的基底。
薄膜沉积
在晶圆表面沉积所需厚度的薄 膜，形成各种有源和无源器件
。
光刻与刻蚀
通过光刻技术将设计好的电路 版图转移到晶圆表面，然后进
行刻蚀，形成电路图形。
掺杂与退火
通过掺杂工艺在晶圆中引入不 同元素，形成PN结和导电通
道，并进行退火处理。
03
每个逻辑门电路由NMOS和PMOS晶体管组成，形成反相器或与门、或门等基 本逻辑门。
工作原理
01
CMOS集成电路的工作原理基于 NMOS和PMOS晶体管的开关特 性。当输入信号发生变化时， NMOS和PMOS晶体管会交替导
02 通和截止，从而实现逻辑功能。
CMOS电路的电压摆幅较小，因 此功耗较低。此外，CMOS电路 还具有噪声容限高、抗干扰能力 强等优点。
我们应该如何学习和掌握CMOS集成电路技术
理论与实践结合
在学习过程中，应注重理论与实践相结合 ，通过实验和项目实践加深对理论知识的
理解。
持续学习与更新知识
随着技术的不断进步，应保持持续学习的 态度，关注新技术、新工艺的发展，不断 更新自己的知识储备。
培养问题解决能力
第五章 电流镜
CMOS模拟集成电路设计 第五章 电流镜
6
5.1 基本电流镜
观察MOS器件的电流公式 unCox W (VGS − VTH ) 2 I OUT ≈ 2 L 两个具有同样VGS的NMOS，如果管子尺寸相同，工艺偏差 不计(VTH相同)，那么两个管子流过的电流就相同。从这一点 出发，我们考虑到法一： Av=GmRout 从右图计算Gm，由于X点的摆幅较小，可以认为X点 的变化对P点的影响很小，所以P点为虚地。那么
I out + g m1Vin / 2 = g m 2 ( −Vin / 2) ⇒| Gm |= g m1, 2
从右下图计算Rout。
IX = 2 2rO1, 2 VX VX + || rO 3 rO 4 + g1 m3 ) ⇒ Rout = rO 2
I OUT ≈ u nCox W R2 ( VDD − VTH ) 2，为了减小电流源消耗的电压余度 2 L R2 + R1 过驱动电压一般比较小100 ~ 400mV，若Vov = 200mV，有50mV的偏差， 就会导致输出电流有44%的误差。看来这种产生电流源的方式是不可取的。 同时，电源的噪声也会引起电流误差。
CMOS模拟集成电路设计
Design of Analog CMOS Integrated Circuit
Oct.2014
本章内容
第五章
电流镜
CMOS模拟集成电路设计
第五章 电流镜
2
本章内容
5.1 基本电流镜 5.2 共源共栅电流镜 5.3 低压共源共栅电流镜 5.4 与差动对结合的电流镜
第五章 电流镜
CMOS模拟集成电路设计
18
5.3 低压共源共栅电流镜
这个电路不采用电阻，避开了电阻的精度问题。 只要合理放大M7的尺寸就能够使VGS7≈VTH7，从而 获得前述要求的关系式。然而这个结构同样存在 衬偏效应的问题。 使用源跟随器MS，直接使共源共栅级的偏置下 降VTH，这样一来也可以使电压余度消耗为两 个过驱动电压。但A,B两点的电位将不能近似 相等，导致精度的损失。这种结构有时也会使 用，因为共源共栅结构的电流镜不单单是为了 实现高精度，我们也有时仅仅利用其高输出阻 抗。
6
5.1 基本电流镜
观察MOS器件的电流公式 unCox W (VGS − VTH ) 2 I OUT ≈ 2 L 两个具有同样VGS的NMOS，如果管子尺寸相同，工艺偏差 不计(VTH相同)，那么两个管子流过的电流就相同。从这一点 出发，我们考虑到法一： Av=GmRout 从右图计算Gm，由于X点的摆幅较小，可以认为X点 的变化对P点的影响很小，所以P点为虚地。那么
I out + g m1Vin / 2 = g m 2 ( −Vin / 2) ⇒| Gm |= g m1, 2
从右下图计算Rout。
IX = 2 2rO1, 2 VX VX + || rO 3 rO 4 + g1 m3 ) ⇒ Rout = rO 2
I OUT ≈ u nCox W R2 ( VDD − VTH ) 2，为了减小电流源消耗的电压余度 2 L R2 + R1 过驱动电压一般比较小100 ~ 400mV，若Vov = 200mV，有50mV的偏差， 就会导致输出电流有44%的误差。看来这种产生电流源的方式是不可取的。 同时，电源的噪声也会引起电流误差。
CMOS模拟集成电路设计
Design of Analog CMOS Integrated Circuit
Oct.2014
本章内容
第五章
电流镜
CMOS模拟集成电路设计
第五章 电流镜
2
本章内容
5.1 基本电流镜 5.2 共源共栅电流镜 5.3 低压共源共栅电流镜 5.4 与差动对结合的电流镜
第五章 电流镜
CMOS模拟集成电路设计
18
5.3 低压共源共栅电流镜
这个电路不采用电阻，避开了电阻的精度问题。 只要合理放大M7的尺寸就能够使VGS7≈VTH7，从而 获得前述要求的关系式。然而这个结构同样存在 衬偏效应的问题。 使用源跟随器MS，直接使共源共栅级的偏置下 降VTH，这样一来也可以使电压余度消耗为两 个过驱动电压。但A,B两点的电位将不能近似 相等，导致精度的损失。这种结构有时也会使 用，因为共源共栅结构的电流镜不单单是为了 实现高精度，我们也有时仅仅利用其高输出阻 抗。
CMOS-模拟集成电路课件-电流源与电流镜
+ VTHN+2VOD
W/(4L)
VB
-
M4
VDD
W/L
M0
W/L
M1
IREF
Z +
VOUT IOUT=IREF
W/L +
VOD -
M3
VOD -
+
W/L
+
VOD -
M2
VOD -
例4：自偏置 增加R使得 IREFR = VOD，
VGS1 = VTHN + VOD 这样,
VB= VTHN + 2VOD
IOUT
(W (W
/ L)2 / L)1
I REF
IOUT与IREF的比值由器件尺寸的比率决定，不受工艺 和温度的影响。设计者可以通过器件的尺寸比来调整 输出电流的大小。
在λ=0的情况下 ！
2024/10/19
8
• 例子:
– 在电流镜电路的实际设计中，通常采 用叉指MOS管，每个“叉指”的沟道 长度相等，复制倍数由叉指数决定， 减小由于漏源区边缘扩散所产生的误 差，以减小器件的失配造成的电流失 配。.
2024/10/19
VDD IREF
+ VOD R
-
VB = 2VOD +VTHN VOUT
IOUT=IREF
+
M0 X
VOD
M3
Y+
VGS = +
VOD
M1 VOD +VTHN M2
-
16
-
小结
• 工作在饱和区的MOS晶体管可以充当电流源 • 基本电流镜—基于电流复制 • 共源共栅电流镜—提高复制精度 • 大输出摆幅共源共栅电流源—使得输出的下限等
CMOS模拟集成电路设计第5章—电流镜
• 3.2 小信号分析 • （忽略衬偏效应） • 方法一 • 利用 • 计算
得到，
gm1Vin/2
gm1Vin/2 gm2Vin/2
• 计算 • M1和M2用一个21,2代替，
从抽取的电流以单位增益(近 似)，由M3镜像到M4。则，
若21,2>>(13)3,
• 电路增益：
1 I ss
• 3.3 共模特性 • 电路不存在器件失配时
• 两个都工作在饱和区且具有相等栅源电压的相同晶体管传 输相同的电流（忽略沟道长度调制效应）。
• 按比例复制电流 • （忽略沟道长度调制效应）
得到
该电路可以精确地复制电流而不受工艺和温度的影响； 与的比值由器件尺寸的比率决定。
忽略沟道长度调制效应！
• 例子：
• 实际设计中，所有晶体管采用相 同的栅长，以减小由于源漏区边 缘扩散所产生的误差。
• 沟道长度调制效应使得电流镜像产生极大误差，
因此
• 共源共栅电流源 • 为了抑制沟道长度调制的影响，
可以采用共源共栅电流源。共源共 栅结构可以使底部晶体管免受变化 的影响。
• 共源共栅电流镜 • 共源共栅电流镜 • 确定共源共栅电流源的偏置电压，
采用共源共栅电流镜结构。 •
– 共源共栅电流镜消耗了电压余度 – 忽略衬偏效应且假设所有晶体管都是相同的，则P点所允许的
模拟集成电路设计
电流镜
提纲
• 1、基本电流镜 • 2、共源共栅电流镜 • 3、电流镜作负载的差动对
Байду номын сангаас ：电流源
• 处于饱和区的管可以作为一种电流源
Iou I tD 1 2n C oW L x(V G S V t) h 2 (1 V D )S
模拟cmos集成电路设计拉扎维MOS器件物理基础PPT课件
定义从D流 向S为正 PMOS管电流驱动能力比NMOS管差 0.8 m nwell：p=250cm2/V-s, n=550cm2/Vs 0.5 m nwell：p=100cm2/V-s, n=350cm2/V-
第23页/共61页
跨导gm
VGS对IDS的控制能力 IDS对VGS变化的灵敏度
gm ID VGS VDS cons tant
• 直流关系式－I/V特性 • 交流关系式－小信号电路中的参数
第6页/共61页
MOS管简化模型
简化模型——开关 由VG控制的一个开关
第7页/共61页
MOS管的结构
Bulk（body）
源漏在物理结构上是完全对称的，靠什么区分开？
提供载流子的端口为源，收集载流子的端口为漏
最重要的工作区域？
受VG控制的沟道区
• 小信号模型 • 信号相对于偏置工作点而言比较小、不会显著影响偏置工作点时用该模型简化计算 • 由gm、 gmb、rO等构成低频小信号模型，高频时还需加上 CGS等寄生电容、寄生电阻（接触孔电阻、 导电层电阻等）
沟道电荷的产生
当VG大到一定 程度时，表面势 使电子从源流向 沟道区 VTH定义为表面电 子浓度等于衬底 多子浓度时的VG
第12页/共61页
阈值电压
0 栅与衬底功函数差
COX
OX
TOX
常通过沟道注入把VTH0调节到合适值 工艺确定后，VTH0就固定了，设计者无法改变
第13页/共61页
I/V特性－沟道随VDS的变化
第3页/共61页
掌握器件物理知识的必要性
• 数字电路设计师一般不需要进入器件内部，只把它当开关用即可 • AIC设计师必须进入器件内部，具备器件物理知识
• MOS管是AIC的基本元件 • MOS管的电特性与器件内部的物理机制密切相关，设计时需将两者结
第23页/共61页
跨导gm
VGS对IDS的控制能力 IDS对VGS变化的灵敏度
gm ID VGS VDS cons tant
• 直流关系式－I/V特性 • 交流关系式－小信号电路中的参数
第6页/共61页
MOS管简化模型
简化模型——开关 由VG控制的一个开关
第7页/共61页
MOS管的结构
Bulk（body）
源漏在物理结构上是完全对称的，靠什么区分开？
提供载流子的端口为源，收集载流子的端口为漏
最重要的工作区域？
受VG控制的沟道区
• 小信号模型 • 信号相对于偏置工作点而言比较小、不会显著影响偏置工作点时用该模型简化计算 • 由gm、 gmb、rO等构成低频小信号模型，高频时还需加上 CGS等寄生电容、寄生电阻（接触孔电阻、 导电层电阻等）
沟道电荷的产生
当VG大到一定 程度时，表面势 使电子从源流向 沟道区 VTH定义为表面电 子浓度等于衬底 多子浓度时的VG
第12页/共61页
阈值电压
0 栅与衬底功函数差
COX
OX
TOX
常通过沟道注入把VTH0调节到合适值 工艺确定后，VTH0就固定了，设计者无法改变
第13页/共61页
I/V特性－沟道随VDS的变化
第3页/共61页
掌握器件物理知识的必要性
• 数字电路设计师一般不需要进入器件内部，只把它当开关用即可 • AIC设计师必须进入器件内部，具备器件物理知识
• MOS管是AIC的基本元件 • MOS管的电特性与器件内部的物理机制密切相关，设计时需将两者结
CMOS模拟集成电路分析与设计 ppt课件
Ld n+接触孔
(b)
n阱
栅氧化层 p＋ p+扩散区 n＋ n+扩散区
PPT课件
13
1.1 MOS管几何结构与工作原理(2)
MOS管是一个四端口器件
栅极(G)：栅氧下的衬底区域为有效工作区（即MOS管的沟道）。 源极(S)与漏极(D)：在制作时是几何对称的。
一般根据电荷的输入与输出来定义源区与漏区：
通过一系列手算设计工程巩固以上知识：
许多工业电路/应用的一个高性能反馈放大器的设计与优化
PPT课件
9
第一讲 基本MOS器件物理
PPT课件
10
本章主要内容
本章是CMOS模拟集成电路设计的基础，
主要内容为：
有源器件
无源器件
等比例缩小理论
短沟道效应及狭沟道效应
MOS器件模型
PPT课件
PPT课件
3
模拟电路与模拟集成电路
分立元件音频放大电路
晶体管数 匹配性 电阻值 电容值 寄生效应影响
模拟电路 追求最少 一般不要求 任意值 可以很大 较小 PPT课件
集成音频放大电路
模拟集成电路
“不限” 需很好匹配
10Ω-100KΩ
较小〈50pf
较大
4
半导体材料(衬底)有源器件特性
III IV V BCN Al Si P Ga Ge As In Sn Sb Tl Pb Bi
耗尽型是指即使在栅源电压VGS为0时也存在导 电沟道。
这两类MOS管的基本工作原理一致，都是利用
栅源电压的大小来改变半导体表面感生电荷的
多少，从而控制漏极电流的大小 。
PPT课件
16
1.1 MOS管几何结构与工作原理(5)
第五章 电流镜
L 2 W 1 I out ≈ un Cox ( ) 2 (VGS − VTH ) 2 L 2 (W / L) 2 I REF ⇒ I out = (W / L)1 I REF ≈ un Cox ( )1 (VGS − VTH )
电流可以按照比例被复制，而且不受工艺和温度的影响。
CMOS模拟集成电路设计 第五章 电流镜 Copyright 2011, zhengran
5.4 与差动对结合的电流镜
7
5.1 基本电流镜
例，求图中M4的漏电流，所有管子都工作的饱和区，不考虑沟 道调制。
⇒ I D4 =
(W / L) 2 (W / L) 4 I REF (W / L)1 (W / L) 3
CMOS模拟集成电路设计
第五章 电流镜
Copyright 2011, zhengran
8
5.1 基本电流镜
因此我们一般使对管具有相同的沟道长度(Ldrawn)，而改变 W，以获得需要的复制比例。
Copyright 2011, zhengran
CMOS模拟集成电路设计
第五章 电流镜
10
5.1 基本电流镜
计算图中的小信号电压增益。(不考虑沟道调制)
⇒ Av = g m1
(W / L) 3 RL (W / L) 2
输入共模电平范围： VGS 1, 2 + VDS 5 ≤ Vin ,CM ≤ Vout + VTH 2
CMOS模拟集成电路设计 第五章 电流镜 Copyright 2011, zhengran
20
5.4 与差动对结合的电流镜
例：假设电路完全对称，当VDD从3V变化到0V时，输出电压随 VDD变化的关系。认为VDD等于3V时所有器件都饱和。 VDD从3V减小时，VF与Vout以 斜率1下降(为什么？)，下降到一 定程度时M1，M2进入线性区。 (Vout下降斜率还是1吗？)最后使 得M5进入线性区，Vout的下降 变缓。(为什么？)
电流可以按照比例被复制，而且不受工艺和温度的影响。
CMOS模拟集成电路设计 第五章 电流镜 Copyright 2011, zhengran
5.4 与差动对结合的电流镜
7
5.1 基本电流镜
例，求图中M4的漏电流，所有管子都工作的饱和区，不考虑沟 道调制。
⇒ I D4 =
(W / L) 2 (W / L) 4 I REF (W / L)1 (W / L) 3
CMOS模拟集成电路设计
第五章 电流镜
Copyright 2011, zhengran
8
5.1 基本电流镜
因此我们一般使对管具有相同的沟道长度(Ldrawn)，而改变 W，以获得需要的复制比例。
Copyright 2011, zhengran
CMOS模拟集成电路设计
第五章 电流镜
10
5.1 基本电流镜
计算图中的小信号电压增益。(不考虑沟道调制)
⇒ Av = g m1
(W / L) 3 RL (W / L) 2
输入共模电平范围： VGS 1, 2 + VDS 5 ≤ Vin ,CM ≤ Vout + VTH 2
CMOS模拟集成电路设计 第五章 电流镜 Copyright 2011, zhengran
20
5.4 与差动对结合的电流镜
例：假设电路完全对称，当VDD从3V变化到0V时，输出电压随 VDD变化的关系。认为VDD等于3V时所有器件都饱和。 VDD从3V减小时，VF与Vout以 斜率1下降(为什么？)，下降到一 定程度时M1，M2进入线性区。 (Vout下降斜率还是1吗？)最后使 得M5进入线性区，Vout的下降 变缓。(为什么？)