I 2C总线在数据采集器的FPGA实现

合集下载

基于FPGA中I 2C总线模块的情确懈统

一
ＳＤＡ必须置０，产生应答信号，才能继续工作，如果Ｌ６有应Ｍ７没答，数据传送将停止。图１为读和写的时序。
扫描显示和报
警蜂鸣
键Hale Waihona Puke Ｔ可编程逻辑器件（ＰＡ及ＩＦＧ） ℃总线接口
可。总线
Ｌ６Ｍ７
Ｘ３。０开发板对系统进行了证，ＣＳ１０５验最后给出了可行的电路扩展方法。关键词：ＧＭ７ＣＦＡＬ６Ｉ总线Ｐ２
１引言
Ｉ总线是Ｐｉｐ￣推出的芯片间串行传输总线，它以两根２Ｃｈｌｓｉ连线实现了完善的全双工同步数据传送，可以方便地构成多机系统和外围器件扩展系统。Ｉ总线采用了器件地址的硬件设置方２Ｃ法，通过软件寻址完全避免了器件的片选线寻址方法，从而使硬件系统可以进行简单灵活的扩展。由于具有严格完整的规范与独立的系统结构，Ｉ总线器件的编程操作变得更加简便。ＦＧ是２ＣＰＡ现场可编程门阵列的简称，在电子设计领域有广泛应用，从ＣＰＵ到简单的逻辑门电路，它几乎能完成任何数字器件的功能。所以与其他器件相比，ＦＧＡ有很多优点。（）Ｐ在反复的设计Ｐ具１ＦＧＡ修改过程中只需改变编程文件，这为设计人员提供了很大的灵活性。（）２由于ＦＧＰＡ几乎能实现各种数字电路的功能，非常有利于电路的扩展。因此ＦＧＰＡ被众多设计人员视为逻辑解决方案的首选。这也是￣ＦＧＥＰＡ中能方便完成托总线接口设计的原因。般的温度实时显示电路都是首先由传感器采集温度信号的模拟量，再通过放大电路，ＡＤ转换器，输出数字量。这种系统／由分立元件和通用集成电路组成，抗干扰能力差，精度低。那么如果把这一过程通过集成电路来实现，可靠性和精确性会有很大提高。Ｌ６Ｍ７实现了这一功能，并配以Ｉ串行总线接口，再加上２ｃＬ６工作范围是从一５２１５，满足了现实生活中决大多数Ｍ７的５Ｘ￣２Ｅ情况，使它用起来非常方便。

基于FPGA的I2C控制器的实现

Ｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆ１２ＣＣｏｎｔｒｏｌｌｅｒＢａｓｅｄｏｎＦＰＧＡ
ＷＡＮＧＬｏｎｇ－ｆｅｉ，ＬＡＮＧＢａｔ—ｈｕａ
（ＳｃｈｏｏｌｏｆＥｌｅｃｔｒｏｎｉｃＩｎｆｏｒｍａｔｉｏｎＥｎｇｉｎｅｅｒｉｎｇ，Ｘｉ ’ ａｌｌＴｅｃｈｎｏｌｏｇｉｃａｌＵｎｉｖｅｒｓｉｔｙ，Ｘｉ ’ ａｎ７１００２１机技术与发展
ＣＯＭＰＵＴＥＲＴＥＣＨＮＯＬＯＧＹＡＮＤＤＥＶＥＬ０ＰＭＥＮＴ
２０１３年３月
Ｖｏ１．２３Ｎｏ．３Ｍａｒ．２０ｌ３
基于ＦＰＧＡ的１２Ｃ控制器的实现
王龙飞，郎宝华
ｉｎｉｔｉｌａｉｚａｉｔｏｎｓｔａｔｅｒｔｎｓａｉｔｉｏｎｄｉａｇｒａｍ，ｉｆｎｌａｌｙｕｓｅｔｈｅＱｕａｒｔｕｓｓｏｆｔｗｒｅａｆｏｒｓｉｍｕｌａｔｉｏｎ，ｈｅｔｅｘｐｅｒｉｍｅｎｔｓｓｈｏｗｔｈａｔｄａｔａｒｔｎｓａｍｉｓｓｉｏｎｃｏｍｐｌｉｅｓ
Ａｂｓｔｒａｃｔ：ＴｈｅｐｕｒｐｏｓｅｉｓｔｏｓｔｕｄｙｔｈｅＩ２Ｃｂｕｓ，ｉｔｈａｓｈｅｔｉｎｔｅｒｆａｃｅｃａｂｌｅａｎｄｃｏｎｒｏｔｌｓｉｍｐｌｅｄｅｖｉｃｅｓａｒｅｐａｃｋａｇｅｄｉｎｓｍａｌｌ，ｈｉｇｈｅｒｃｏｍｌｎｕ－ｎｉｃａｔｉｏｎｓｐｅ￣．．ｄ。ｅｒｅ，ｓｏｓｅｌｅｃｔｔｈｅＳＡＡ７１１３ａｓｖｉｄｅｏｄｅｃｏｄｅｒｃｈｉｐ．Ｉｔｇｉｖｅｓａ矾ｅｆａｃｃｏｕｎｔｏｆｈｅｔｄａｔａｔｒａｎｓｍｉｓｓｉｏｎｔｉｍｉｎｇｏｆｔｈｅＩ２Ｃｂｕｓｐｒｏｔｏｃｏｌ。ｈｅｔｂａｓｉｃｆｕｎｃｔｉｏｎｓｏｆｈｅｔａｎａｌｏｇｖｉｄｅｏｄｅｃｏｄｉｎｇｃｈｉｐＳＡＡ７１１３ｗｏｒｋｓａｎｄａｓｓｏｃｉａｔｅｄｒｅｇｉｓｔｅｒｓｅｔ，ｎｄａｐｒｅｓｅｎｔｓａＳＡＡ７１１３ｉｎｉ — ｔｉｌｉａｚａｔｉｏｎａｐｐｒｏａｃｈｂａｓｅｄｏｎＦＰＧＡ，ｏｖｅｒｖｉｅｗｓｅａｃｈｍｏｄｕｌｅｏｆｈｅｔＩ２Ｃｂｕｓｉｎｄｅｔａｉｌ，ｎｄａｉｓｇｉｖｅｎｉｎｈｅｔｒｅｇｉｓｔｅｒｃｏｎｉｇｆｕｒａｔｉｏｎｏｆｈｅｔｃｈｉｐ

基于PCI和FPGA的高速数据采集系统

新技术·新业务DOI:10.3969/j.issn.1006-6403.2023.08.014基于PCI和FPGA的高速数据采集系统［张四维王勋志谭静波］为了准确、实时地采集工业现场快速变化的数据，设计了一种基于外设部件互连标准（Peripheral Component Interconnect，PCI）和FPGA的高速数据采集系统，系统主要包括高线性度模拟光耦模块、高速模数转换模块、同步动态随机存储器控制模块、PCI通信模块、FPGA及其软件系统等。

系统把PCI总线具有的兼容性强，数据传输快等特点和FPGA具有的灵活可编程性结合起来，并引入了高线性度的模拟光耦模块和具有流水线结构的高速模数转换器（THS1206），使系统具有传输速率高、数据处理能力强和抗电磁干扰能力强等特点，仿真和实验结果验证了设计的正确性。

张四维湖南省交通规划勘察设计院有限公司，本科毕业于郑州轻工业大学，主要研究方向为嵌入式系统设计。

王勋志湖南省交通规划勘察设计院有限公司，硕士毕业于中南大学，主要研究方向为嵌入式系统设计。

谭静波湖南省交通规划勘察设计院有限公司，本科毕业于湖南科技大学，主要研究方向为嵌入式系统设计。

关键词：数据采集线性光耦 THS1206 FPGA PCI摘要1 引言在信号处理技术中，数字信号的处理是主流及趋势；而在数字信号处理技术中起关键性作用的就是前期的数据采集工作。

工业现场常常有一些快速变化的数据需要采集，根据香农采样定理，采样频率应该不小于模拟信号频谱中最高频率的2倍，故要求数据采集系统要有高的采集速率。

与此同时，高速采集到的大量数据也需要及时或是实时进行处理，这对采集系统的数据处理器的性能有高的要求。

外设部件互连标准（Peripheral Component Interconnect，PCI）总线是目前最先进的计算机总线之一，具有兼容性强、功能全、传输速率快等特点，它不受限制于具体的处理器，可以为高速的外围设备与中央处理器（CentralProcessing Unit，CPU）之间提供高性能、高吞吐量的数据通路[1]。

基于FPGA的I 2G总线接口实现方法

Ｂ＿【
罔ＩＣ标准城Ｌ协议ＦｌＩ２６半导薄裢末茅１７誊苇！期
维普资讯
杰自由｝售芒Ａｔ。ｏ设与现回Ｔｎ，计实ｂＦｃ锄ｒａ
：
器发出启始信号后ＳＣＬ为高ｕ
上，其时钟线ＳＬ接到总线的ＳＬ由十ｌ总ＣＣ！ｃ线接ｕ均为丌漏（０Ｄ）域行集电极（Ｃ）输０出，从而总线所有电路的输出能实现 “ 与 ” 线逻辑功能，一要求Ｉ：Ｃ系统总线的输出端必须接』
Ａｂｓｒｃ：ｎｔｉａｅＩＣｂｕｒｔｏｌｉｒｅｌｅａｅａｄｅｈｏｏｉｐｅｅｔｔＩＣｔａｔＩｈｓｐｐｒ２ｓｐｏｏｃｓｂｉｆｙｒｌｔｄｎａｍｔｄｔｍｌｍｎｈｅ２ｂｕｎｅｆｃｕｓｎＦＰＧＡｉｍｐｔｃｌｙｓｉｔｒａｅｉｇｓｅｈａｉａｌｐｒｐｅｏｏｓｄＫｅｙｗｏｒ：１Ｃｄｓｂｕｓ：ＦＰＧＡ；ＶＨＤＬ２
ｓＤＡ
块：ＩＣ控制模块和Ｉ！Ｃ数据传输模块。为实现计Ｒ的数据，方面网ｃ语言编写对ＳＮＳＥＯＲ写控制数据和读ｓＥＮｓｏＲ状态信息的界面程序，另一方面用ＶＨＤＬ编实现１总线协议的程序。根据１Ｃ通２Ｃ２讯协议和ＳＮＳＲ的技术资料Ｉ计算机通过ＩＡＥＯ，Ｓ插槽往ＳＮＳＲ控制数据的顺序足：先送ＳＮＥＯ；Ｅ．ＳＯＲ的器件地址，再送ＳＮＯＲ内部某个寄存器ＥＳ的地址，最后送控制数据。为木系统是＋，的从Ｉ总线系统，分配３个计算机的Ｉ口（３０ ℃ ／Ｏ００Ｈ、０１、００Ｈ）给ＦＧＡ上的ＩＣ控制模块，３Ｈ０２３Ｐ

基于FPGA技术的电子式互感器数据采集系统的实现方法

应用研究
基于ＦＧＰＡ技术的电子式互感器数据采集系统的实现方法
李俊 ’刘淮霞 ’朱丹贺曼
（．徽理工大学电气与信息工程学院安徽淮南２２０；２西安交通大学电气工程学院陕西西安７０４）１安３０１．１０９
摘要：据采集系统是电子式电流／数电压互感ａＥｅｔｎｃｃｒｎ／ｏａｅｔｎ￣ｒｌｒ）ｇｌｒｉｕｒｔｖｌｇｒｓ）ｌｓ重要组成部分之一本文在对数据采集系统进行研（ｃｏｅｔａｌｅ究后，出了一种基于ＦＧ提ＰＡ即现场可编程ｆ阵列技术的电子式互感器采集系统实现方法本文以电子式电流互感器（Ｃ）详细介绍了其１ＥＴ为例数据采集系统的硬件实现和软件实现硬件部分介绍了芯片的选择并给出部分硬件原理图，软件部分介绍Ｆ３Ｔ帧格式，出算法设计思路及部分给算法仿真结果关键词：电子式电流／电压互感器数据采集系统现场可编程门阵列数字滤波ＦＴ３
ｉｔｏｕｃｓｈｒｗａｅａｌｏｔｒｎｐｅ１ｎｔｔ０ｆｔｅｄｔ —ｓｌｌｎｙｔｍｎｄｅａｌｎｔａｔｈｒｗａｅｉｐｒｓｎｔｔｅｃｉｅｅｔｎｌｌｌｓｒｔｓｎｒｄｅａｄｒｌｄｓｆｗａｅｉｌｌｃｉｎｏｈａａａｎｐｉｇｓｓｅｉｔｉＩｈｅｐｒｏｆａｄｒ，ｔｅｅｓｈｈｐｓｌｃｉｇ￣ｄｉｕｔａｅ１、ｓｌｌＳ｝１ｒ｛１ＣｈａｄｗａｅｓｈｅａｉｓｎｔａｔｏｆｓｆｗａｅｔｄｌＯｔａｅｈｍｎａＴ３ｉｓａｇｏｉｈｄｅｉｎｉｅｓａｌＯＶ｛ｌｅｒｓｔｌｏｒｔ１ｒｃｍｔｃ．Ｉｈｅｐｒｏｔｒ，ｉｅｌｎｓｒｔｓｔｅＧｌｔＦ，ｇｖｅｌｒｔｍｓｇｄａｎｄｓＩ＼ＳＳ｝ｌｅｕｌｏｆａｇｉ｝ｓｈｍ

基于FPGA的数据采集系统设计与实现

了异步传输中跨时钟域造成的亚稳态问题［５１。在本数据采集系统的设计中采用异步ＦＦＩＯ的方式来解
图２数据采集系统数据流程
决跨时钟域的数据传输问题。因为本数据采集系统是针对ＡＣ芯片的测试所用的，Ｄ因此数据采集接口的数据率不是固定的１０Ｈｘ４ｉ而ＤＲ控制５Ｍｚ５ｂ，Ｄ２ｔ器的用户接口和ＧＥ控制器接口数据率是固定的，分别为１０Ｈｘ１ｂ和１５ｚ２ｉ５Ｍｚｌ２ｉｔ２ＭＨｘｂ，所以选用３ｔ异步ＦＦＩＯ可以使系统更加灵活。
基于ＦＧＡ的数据采集系统设计与实现Ｐ
张泽军，平分林
（北京工业大学嵌入式系统重点实验室，北京，１４１０２）０
摘要：设计并实现了一种基于ＦＧＰＡ的高速数据采集系统，端系统用于采集目标ＡＣ芯片的数字输出，后Ｄ将采集后的数据传输至ＰＣ机再进行分析。数据采集系统采用ＤＲＤＡ储、兆以太网（ｉａｉＤ２ＳＲＭ存千Ｇｇｂｔ
数据传输及控制。同时，模块还负责ＧＩＦＥ控制器、
图１数据采集系统框图
ＤＲＤ２控制器的用户总线及外部数据采集接口之间
ｈ¨ ｎ．ｈｎｎＡ、，ｍａ，，ｎ／ｓＡｉ，；、１、
Ｌ一设 — 计
巾国集成电路
ＣｈｉｎａｎｔＩｅｇｒｅｄｉｃｕｉａｔＣｒｔ
块，其功能相当于一个ＤＭＡ（ｉｃＭｍｒＤｒｔｅｏｙｅ

毕业设计(论文)-利用VHDL语言在FPGA上实现I2C总线控制器的功能模板

摘要随着微电子技术的发展，现场可编程逻辑门阵列FPGA（Field Programmable Gate Array）可以实现数字电路系统设计的功能。

尤其现场可编程逻辑门阵列FPGA具有集成度高的优点，受到工程界高度的重视。

I2C 总线以接口简单，成本底，可扩展性好在数字系统中得到了广泛的应用。

硬件描述语言是数字系统高层设计的核心，是实现数字系统设计新方法的关键技术之一。

本课题正是利用VHDL语言在FPGA上实现I2C总线控制器的功能。

首先研究了I2C总线的规范，又简要介绍了QuartusⅡ设计环境以及FPGA 的设计流程。

在此基础上，重点介绍了I2C控制器的总体设计方案，以及在QuartusⅡ平台上的时序仿真。

关键词Quartus II；I2C总线控制器；现场可编程逻辑门阵列；时序仿真AbstractWith the development of micro electric and EDA(electronic design automation)technology, FPGA(field programmable gates array) can realize the function of digital circuit system design .FPGA have the merit of filed programmability and High integration rate ,therefore is highly recognized for engineering.I2C bus is widely applied in the digital system as simple interface ,expedient use ,low cost and good expansibility .VHDL is considered as a core of digital system design and a key technique of implement digital system.The design realizes the function of I2C bus interface on the FPGA .At first the thesis deeply research I2C bus specification ,then briefly introduce the Quartus II design environment and the design method ,as well as FPGA design flow .In this foundation,I2C bus controller design scheme and the timing simulation under Quartus II is particularly introduced.Key words Quartus II;I2C bus controller ;FPGA ;timing simulation目录摘要 (I)Abstract .................................................................................................................. I I 第1章绪论.. (5)1.1 课题背景 (5)1.2 I2C总线的产生及发展 (6)1.3 FPGA的现状与展望 (6)1.4 相关工作 (6)第2章I2C总线技术的研究 (8)2.1 I2C总线的概念 (8)2.2 I2C总线的传输 (9)2.2.1 数据的有效性 (9)2.2.2 I2C总线数据传送的开始和停止条件 (9)2.2.3 I2C总线传输过程中的应答信号 (10)2.2.4 I2C总线数据传送的重复开始条件 (11)2.2.5 I2C总线的传输过程中的字节格式 (11)2.2.6 I2C总线的器件子地址 (11)2.2.7 I2C总线传输信号的时序 (12)2.3 本章小结 (14)第3章VHDL语言的基础知识 (15)3.1 VHDL语言的概述 (15)3.2 VHDL语言的特点 (15)3.3 VHDL语言的程序结构 (16)3.3.1 VHDL程序的库 (16)3.3.2 包集合 (16)3.3.3 实体说明 (17)3.3.4 构造体 (18)3.3.5 配置 (18)3.4 本章小结 (18)第4章设计工具和设计方法 (19)4.1 设计工具 (19)4.2 基于FPGA的数字电路的设计流程 (20)4.3 本章小结 (21)第5章I2C总线的功能设计 (23)5.1 I2C总线完成的功能 (23)5.2 用VHDL语言实现写操作时的串行转并行 (24)5.3 用VHDL语言实现顺序读操作时的并行转串行 (24)5.4 I2C总线控制器的顶层设计 (25)5.5 本章小结 (26)第6章I2C总线的硬件时序仿真 (27)6.1 器件的选择 (27)6.2 硬件仿真 (28)6.2.1 用VHDL语言实现写字节周期 (29)6.2.1 用VHDL语言实现顺序读字节周期 (30)6.2.3 用VHDL语言实现选择性读字节周期 (30)6.3 本章小结 (31)结论 (32)致谢 (33)参考文献 (34)第1章绪论1.1 课题背景近年来，随着社会的发展，电子产品越来越多的进入人们的生活和工作中，成为了我们生活中必不可少的一部分，随着计算机的普及，以及电子设备之间相互沟通的更加频繁，为了更方便的实现器件与器件之间的通信，研发人员从消费者电子、电讯和工业电子中许多看上去不相关的设计中寻找到了他们的相似之处，例如几乎每个系统都包括：（1）一些智能控制，通常是一个单片的微控制器。

用FPGA实现低成本高性能数据采集和控制卡

ＥＰＦＧＣＰＡ中独特的ＤＰＳ模块
在分析寅际应用结卞１ＳＧＡ中的独特灵活的ｌｔＥＣ — ）ＰＦＰｉｅｉ
ＤＰ块足很有帮助的．种模块经过配呵以Ｓ模．这
维普资讯
０ＵＴＬＯＯＫ
用ＦＧＰＡ实现低成本高性能数据采集和控
制卡
法当今ｆ场的力迫使数据采集干控制卜的订ＩＩ几论哪种 ‘ ，都会人大地增电路板的成本。供商住增加数据采集的墒道数提高采样数据采集和控制卡的基本结构频率的同ｌ，｛还晏号虑降低成本。ｌ时应使｝ｌ『Ｉｉ】、的实际功能可生产或行系统配置时决定．木＿义挺ｆ的体系结构能够在给定的ＤＰ “ Ｓ
０ＩｔｊＩ＼（Ｃ０＼Ｊ、｝ｉ１Ｉ【、Ｉｌ）Ｉｉ＼、Ｉ＼ｌ｛Ｉ（Ｉ｛ｔＩ』ｌ】ｆ＼＼ｔ、、《ｌｔ
，
图１数据采集
芯 ”）崩功能为强大的处器来实现或使Ｈ
通信等１ｒ，任ｒ新增的处要求只能ｌＦ・１ｕ』ｉ～代Ｉ
的、备ｒ昂贵的ＤＰＣＵ的数抛采集卡来ＳＰ
完成Ｊ种ｌ选案是通过减少输入通道数一１Ｊ ‘ 来处额外的＿作ｒ
衍号分析、视频处叫、压缩等实际ＩＰ）功能泊采样数槲．从边＂始。多个高频模拟信弓被Ｓ０时就越少ＪＡＣ板块化，涵过一个ＩＤ棱ｌ被传送到Ｄｉ＿ＳｈＶｌｌＩ下ＩＰ处理擀不得小从一个通道切换刨｝）ＩＳＦＧＰＡ巾Ｆ（通过１将数掂接传送圳连Ｐ）ＭＡ下一个通道，闪此，高速缓存器将进一步降低町任ＤＳＰ的ＳＡＭＩＩＰＣＵ川来处理ＰＣＩＪＲ）ＰＳ

基于FPGA的I2C SLAVE模式总线的设计方案

基于FPGA的I2C SLAVE模式总线的设计方案
0 引言
由于在嵌入式系统开发中越来越多的应用到FPGA，而一些嵌入式CPU，比如STM32 为了降低成本，减小封装尺寸，没有外接专门的CPU 读写总线，而只提供了一些如SPI 和I2C 的接口。

而且在应用中经常有数据要配置到FPGA 中，如FPGA 中的应用配置寄存器，和配置表项等，都需要CPU 配置。

这些数据的数据量不大，速度也不要求很高，很适合用I2C 总线来配置。

I2C 总线是Philips 公司设计的一种控制和配置内部IC 双向两线的串行总线。

主要特点是接口信号线较少，但是其数据的传送速率不是很高，其高速模式下为3.4Mb/s.应用于配置FPGA 比较适合。

在通常的应用中嵌入式CPU 作为MASTER 模式的主器件，FPGA 作为SLAVE 模式的从器件。

通过使用I2C 总线，减少了CPU 和FPGA 的连线，而且嵌入式CPU 一般有内含I2C总线控制器，使得CPU 和FPGA 间的通讯硬件电路简化。

1 I2C SLAVE 模式整体结构的分析设计。

PCI总线协议的FPGA实现及驱动设计

PCI总线协议的FPGA实现及驱动设计摘要：采用FPGA技术，在ALTERA公司的FLEX6000系列芯片上实现了从设备模式PCI总线的简化协议，并给出了Windows9x系统下的虚拟设备驱动程序，提供了与应用程序的接口。

实现结果表明：该设备结构灵活，功能可靠，有利于与其它模块实现单片集成应用。

本系统已应用在数据采集和处理、图像处理等方面。

关键词：PCI总线协议现场可编程门阵列虚拟设备驱动目前，许多公司都提出了新型的计算机高速总线，如Arapahoe总线标准和HyperTransport技术，但各协议互不兼容，没有形成统一标准。

作为传统的通用局部总线，PCI总线仍然占据着主流个人电脑市场，具有顽强的生命力。

现在市面上存在着各种PCI接口芯片，如AMCC公司的S5933，PLX的9080系列等。

专用芯片可以实现完整的PCI主设备与从设备模式的接口功能，将复杂的PCI总线接口转化相对简单的用户接口，但系统结构受接口芯片的限制，不能灵活地设计目标系统，且成本较高。

本文使用符合PCI电气特性的FPGA芯片进行简化的PCI接口逻辑设计，实现了33MHz、32位数据宽度的PCI从设备模块的接口功能，节约了系统的逻辑资源，且可以将其它用户逻辑集成在同一块芯片，降低了成本，增加了设计的灵活性。

另外，还给出了Windows9x系统下的设备驱动程序，可以与应用程序接口，形成一个完整的系统。

目前，本系统已经被印染企业应用在数据采集和处理等方面。

1 系统构成与功能描述系统的总体框图如图1所示。

由图1可见，系统的硬件平台为一块PCI卡。

此卡的结构十分简洁，主要由FPGA芯片、RAM芯片和输出接口三部分组成。

其中，FPGA 芯片集成了PCI接口模块和数据处理模块。

PCI接口模块实现了33MHz工作时钟、32位总线宽度的接口功能，支持I/O空间、内存空间及配置空间的读写和PCI中断功能。

由于简化的PCI接口占用的逻辑资源较少，可在同一块芯片中集成其他用户逻辑。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

作者简介：垣，１８一）上海大学机电工程与自动化学院硕士研究范（９１．生．究方向：研电机控制；渝曾，海大学机电工程与自动化学院教李上授．究方向：制理论与控制工程。研控
（）６４：８—７．１
［］张少军，１杜金城．交流调速原理及应用［．Ｍ］北京：国电力中出版社，０３２０．［］２王树．变频调速系统设计与应用［．Ｍ］北京：机械工业出版社，
２００５，８４—１４．０
［］３王妍，杜军红．基于ＤＰ的空间电压矢量法ＰＳＷＭ的研究［］电机与控制学报，０４（）９ — ０．Ｊ．２０，２：８１１［４］周卫平，吴正圈等．ＶＷＭ的等效算法及ＳＰＳＰＶＷＭ与ＳＷＭ的本Ｐ质联系［］中国电机工程学报，Ｏ，６２）１３—１．Ｊ．２６２（６：３３Ｏ７
维普资讯
口应用实例口
参考文献
仪器仪表用户
［］５熊健，康勇，张凯．电压空间矢量凋制与常规ＳＷＭ的比较Ｐ研究［电力电子技术，１９（）２２．Ｊ．９９，１：５— ８［］６田亚菲，何继爱，黄智武．电压空间欠量脉宽凋制（ＶＷＭ）ＳＰ算法仿真研究及分析［］电力系统及其自动化学报，０４Ｊ．２０，
收稿日期：０７—１２０２—１（０６）２８３
文章编号：６１８ｏ０７０
１Ｃ总线在数据采集器的ＦＧ实现２ＰＡ
罗华阳
（．湖南铁路科技职业技术学院，湖南株洲４２０２１１００；．湖南大学电气与信息工程学院，湖南长沙４０８）１０２
摘要：于ＡｉｍＤｓｎｒ发平台。基ｈｕｅｉｅ开ｇ采用原理图实现顶层模块及主电
路图．ＨＤＶＬ语言实现控制电路和各部分接口电路两级设计的方法实
ｊ ≥
ｊｉ；
…
Ｉ
…
（．ＣＨｇｆｌｃｒａａｄＩｆｒｔｎＥｇｎｅｉｇ１ｏｅｅｏｅｔｃｌｎｎｏｍａｏｎｉｅｒ，Ｅｉｉｎ
Ｈｕａｉｅｓｙ，Ｃｈｎｓａ４０８ＣｈｎｎｎＵｎｖｒｉｔａｇｈ０２，ｉａ；１２ＨｕａｉｙＰｏｅｓｏｌｃｎｌｇｌｇ，．ｎｎＲａｌｗａｒｆｓｉｎａＴｅｈｏｏｙＣｏｌｅｅ
ＬＵ０ｕａｙＨ－ａｎｇ
主器件发出启始信号后（ＣＳＬ为高时，ＤＳＡ出现下降沿），接着发送寻址信号（７位的从器件地址和数据方向位Ｈｗ由／组成，其中ＲＷ＝Ｏ明数据发送到从器件；／＝１表明主／表ＲＷ器件读取从器件的数据）Ｃ。ＡＫ为应答信号，时主器件在此ＳＬ线上产生一个应答脉冲，Ｃ当被选中的从器件接收到数据后，从器件将ＳＡ线拉低，Ｄ这时主器件町以继续发送数据。当从器件由于某种原因不产生应答信号或全部数据传送结束后，控器可产生一个停止信号来终止总线数据传输。此时主
｝｛Ｉ【
… 一 ‘ “
Ｉ
～
一
现数据采集器．其中ＡＤ、／／ＤＡ转换芯片与系统主控电路采用ＩＣ总线２方式实现。文章给出了主体硬件图和１Ｃ总线的部分实现程序。
关键词：ｈｕｅｉｎｒＩＣ总线：ＰＡＡｉｍＤｓｅ：ｇＦＧ
Ｚｈｚｏ２０Ｃｈｎｕｈｕ４１００，ｉａ）
Ａｂｔａｔｓｒｃ：Ｕｎｅｒｔｍｓｉｎ６０ｄｖｏｐｎｔａｆｒ．ｔｅｍｕｔｄｉＡｌｕＤｅｇｅｒ．ｅｅｌｍｅｔｏｍｐｌｈｌ－ｉｃａｅｔｃｉｉｏｎｓｓｅｉｏｏｅｈｎｎｌｄａａａｑｕｓｔｙｔｍｓｐｒｐｓｄ，ｗｈｃｈｔ — ｖｄｕｅｉｉｏｐｌｅｌｅｍｏｌｒａｌｅｙｓｈｅｉｄｂｃｅｍａｉｄｃｎｒｌｉｕｔａｄｉｔｒａｅｃｉｕｔｒａｌｅｚｔａｎｏｔｏｒｉｎｎｅｃｒｉｅｉｄｃｃｃｆｃｚｂｙＶＨＤＬ．ＴｈｅｍａｉｒｗａｅｃｒｉａｎｈｏａｍｅｏＣｕｎｈａｄｒｉｔｄｔｅｐｒｇｒｍｃｕｆＩｂｓａｒｅｅｔｎｔｉａｐ．ｅｐｒｓｎｅｄｉｈｓｐｅｒＫｒｓ：ＡＩｕＤｅｓｇｎ．ｅｙＷＯｄｔｍｉｉｅｒＩｂｓ；ＦＰＧＡＣｕ
一一
ｌ
３
ｊ最
ｊ
。
？
§
｛
中图分类号：Ｐ７Ｔ２４＋．２
文献标识码：Ｂ
图１通过Ｉｃ读时序图
图２通过Ｉｃ写时序图
ＡｅｌｚｔｏｆＩＣｓｉｄａａａｑｉｉｉｎｒａｉａｉｎｏｂｕｎｔｃｕｓｔｏｂａｅｎＦＰＧＡｓｄｏ