电子科大微电子工艺(第九章)工艺集成介绍
合集下载
微电子加工基础工艺总结
1、分立器件和集成电路区别分立元件：每个芯片只具有一种器件；集成电路：每个芯片具有各种元件。
2、平面工艺特点平面工艺是由Hoerni于1960年提出。
在这项技术中，整个半导体表面先形成一层氧化层，再借助平板印刷技术，通过刻蚀去除某些氧化层，从而形成一种窗口。
P-N结形成办法：①合金结办法A、接触加热：将一种p型小球放在一种n型半导体上，加热到小球熔融。
B、冷却：p型小球以合金形式掺入半导体底片，冷却后，小球下面形成一种再分布结晶区，这样就得到了一种pn结。
合金结缺陷：不能精确控制pn结位置。
②生长结办法半导体单晶是由掺有某种杂质（例如P型）半导体熔液中生长出来。
生长结缺陷：不适当大批量生产。
扩散结形成方式与合金结相似点：表面表露在高浓度相反类型杂质源之中与合金结区别点：不发生相变，杂质靠固态扩散进入半导体晶体内部扩散结长处扩散结结深可以精准控制。
平面工艺制作二极管基本流程：衬底制备——氧化——一次光刻（刻扩散窗口）——硼预沉积——硼再沉积——二次光刻（刻引线孔）——蒸铝——三次光刻（反刻铝电极）——P-N结特性测试3、微电子工艺特点高技术含量设备先进、技术先进。
高精度光刻图形最小线条尺寸在亚微米量级，制备介质薄膜厚度也在纳米量级，而精度更在上述尺度之上。
超纯指工艺材料方面，如衬底材料Si、Ge单晶纯度达11个9。
超净环境、操作者、工艺三个方面超净，如 VLSI在100级超净室10级超净台中制作。
大批量、低成本图形转移技术使之得以实现。
高温多数核心工艺是在高温下实现，如：热氧化、扩散、退火。
4、芯片制造四个阶段固态器件制造分为4个大阶段（粗线条）：①材料制备②晶体生长/晶圆准备③晶圆制造、芯片生成④封装晶圆制备：（1）获取多晶（2）晶体生长----制备出单晶，包括可以掺杂（元素掺杂和母金掺杂）（3）硅片制备----制备出空白硅片硅片制备工艺流程（从晶棒到空白硅片）：晶体准备（直径滚磨、晶体定向、导电类型检查和电阻率检查）→切片→研磨→化学机械抛光（CMP）→背解决→双面抛光→边沿倒角→抛光→检查→氧化或外延工艺→打包封装芯片制造基本工艺增层——光刻——掺杂——热解决5、high-k技术High—K技术是在集成电路上使用高介电常数材料技术，重要用于减少金属化物半导体（MOS）晶体管栅极泄漏电流问题。
集成电路制备工艺
微电子技术课程ppt
集成电路生产工艺：制膜
物理气相淀积（PVD）
PVD技术有两种基本工艺：蒸镀法和溅镀法。前 者是通过把被蒸镀物质(如铝)加热，利用被蒸镀 物质在高温下(接近物质的熔点)的饱和蒸气压， 来进行薄膜沉积；后者是利用等离子体中的离子， 对被溅镀物质电极进行轰击，使气相等离子体内 具有被溅镀物质的粒子，这些粒子沉积到硅表面 形成薄膜。在集成电路中应用的许多金属或合金 材料都可通过蒸镀或溅镀的方法制造。 淀积铝 也称为金属化工艺，它是在真空设备中进行的。 在硅片的表面形成一层铝膜。
微电子技术课程ppt
集成电路生产工艺
前部工序的主要工艺
1. 图形转换：将设计在掩膜版(类似于照相底片)上 的图形转移到半导体单晶片上
2. 掺杂：根据设计的需要，将各种杂质掺杂在需
要的位置上，形成晶体管、接触等 3. 制膜：制作各种材料的薄膜
微电子技术课程ppt
集成电路生产工艺
图形转换： 光刻：接触光刻、接近光刻、投影光刻、电子束 光刻 刻蚀：干法刻蚀、湿法刻蚀 掺杂： 离子注入 退火 扩散 制膜： 氧化：干氧氧化、湿氧氧化等 CVD：APCVD、LPCVD、PECVD PVD：蒸发、溅射
炉退火 快速退火：脉冲激光法、扫描电子束、连续波激光、 非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、 红外设备等)
微电子技术课程ppt
集成电路生产工艺：制膜
氧化工艺
氧化膜的生长方法，硅片放在1000C左右的氧气气氛中生长氧化层。
干氧氧化：结构致密但氧化速率极低
湿氧氧化：氧化速率高但结构略粗糙，制备厚二氧化硅薄膜
微电子技术课程ppt
集成电路生产工艺 杂质掺杂：扩散
替位式扩散 低扩散率 杂质离子占据硅原子的位置（Ar、P） 间隙式扩散 高扩散率 杂质离子位于晶格间隙（Au、Cu、Ni）
微电子工艺PPT课件
1833年，英国科学家电子学之父法拉第最先发现硫化银的 电阻随着温度的变化情况不同于一般金属，一般情况下， 金属的电阻随温度升高而增加，但巴拉迪发现硫化银材料 的电阻是随着温度的上升而降低。这是半导体现象的首次 发现。
1874年，电报机、电话和无线电相继发明等早期电子仪器 亦造就了一项新兴的工业──电子业的诞生。
1、2014年全球半导体市场规模达到3331亿美元，同比增长9%，为近四年增速之最。 2、从产业链结构看。制造业、IC设计业、封装和测试业分别占全球半导体产业整体营业收入 的50%、27%、和23%。 3、从产品结构看。模拟芯片、处理器芯片、逻辑芯片和存储芯片2014年销售额分别442.1 亿美元、622.1亿美元、859.3亿美元和786.1亿美元，分别占全球集成电路市场份额的 16.1%、22.6%、32.6%和28.6%。
集成电 路应用
.
5
半导体产业结构
.
6
我国集成电路产业在世界中的地位
1、中国目前进口第一多的商品不是原油，是芯片，一 年进口2500亿美元。 2、我国集成电路产业处在世界的中下端，属于集成电 路消费大国、制造大国，粗放型、高投入、低利润。 3、缺少高端设计，设备主要被国外垄断。 4、集成电路产业是国家的命脉，走到了危险的边缘， 不能再继续落后下去。
2005年 65nm
2007年 45nm
2009年 32nm
2012年 22nm
2014年 14/16nm
Intel首款14nm处理器——第五代Core处理器问世（2015-1-6） 第五代Core处理器平台电晶体(Transistor)数量比第四代Core加35%，但尺寸却缩减37%; 此外，在3D图像处理性能、影片转码速度、电池续航力、整体性能等评比项目，第五代Core处理 器平台都较前一代产品分别提升22%、50%、40%以及1.5小时的表现。
1874年，电报机、电话和无线电相继发明等早期电子仪器 亦造就了一项新兴的工业──电子业的诞生。
1、2014年全球半导体市场规模达到3331亿美元，同比增长9%，为近四年增速之最。 2、从产业链结构看。制造业、IC设计业、封装和测试业分别占全球半导体产业整体营业收入 的50%、27%、和23%。 3、从产品结构看。模拟芯片、处理器芯片、逻辑芯片和存储芯片2014年销售额分别442.1 亿美元、622.1亿美元、859.3亿美元和786.1亿美元，分别占全球集成电路市场份额的 16.1%、22.6%、32.6%和28.6%。
集成电 路应用
.
5
半导体产业结构
.
6
我国集成电路产业在世界中的地位
1、中国目前进口第一多的商品不是原油，是芯片，一 年进口2500亿美元。 2、我国集成电路产业处在世界的中下端，属于集成电 路消费大国、制造大国，粗放型、高投入、低利润。 3、缺少高端设计，设备主要被国外垄断。 4、集成电路产业是国家的命脉，走到了危险的边缘， 不能再继续落后下去。
2005年 65nm
2007年 45nm
2009年 32nm
2012年 22nm
2014年 14/16nm
Intel首款14nm处理器——第五代Core处理器问世（2015-1-6） 第五代Core处理器平台电晶体(Transistor)数量比第四代Core加35%，但尺寸却缩减37%; 此外，在3D图像处理性能、影片转码速度、电池续航力、整体性能等评比项目，第五代Core处理 器平台都较前一代产品分别提升22%、50%、40%以及1.5小时的表现。
集成电路制造工艺(微电子)..
在低温条件下(小于300℃)淀积氮化硅 光刻7#版(钝化版) 刻蚀氮化硅，形成钝ቤተ መጻሕፍቲ ባይዱ图形
接触与互连
Al是目前集成电路工艺中最常用的金 属互连材料 但Al连线也存在一些比较严重的问题
电迁移严重、电阻率偏高、浅结穿透等
Cu连线工艺有望从根本上解决该问题
IBM、Motorola等已经开发成功
形成横向氧化物隔离区
去掉光刻胶，把硅片放入氧化炉氧化，形成 厚的场氧化层隔离区 去掉氮化硅层
形成基区
光刻3#版(基区版)，利用光刻胶将收集区遮挡 住，暴露出基区 基区离子注入硼
形成接触孔：
光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层
形成发射区
合金 形成钝化层
测试、封装，完成集成电路的制造工艺
在低温条件下(小于300℃)淀积氮化硅 光刻钝化版 刻蚀氮化硅，形成钝化图形
CMOS集成电路一般采用(100)晶向的硅材料
双极集成电路 制造工艺
双极集成电路工艺
制作埋层
初始氧化，热生长厚度约为500～1000nm的氧化层 光刻1#版(埋层版)，利用反应离子刻蚀技术将光刻窗 口中的氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层
集成电路工艺小结
后工序
划片 封装 测试 老化 筛选
集成电路工艺小结
辅助工序
超净厂房技术 超纯水、高纯气体制备技术 光刻掩膜版制备技术 材料准备技术
作
业
设计制备NMOSFET的 工艺，并画出流程图
形成场隔离区
生长一层薄氧化层 淀积一层氮化硅 光刻场隔离区，非隔离 区被光刻胶保护起来 反应离子刻蚀氮化硅 场区离子注入 热生长厚的场氧化层 去掉氮化硅层
接触与互连
Al是目前集成电路工艺中最常用的金 属互连材料 但Al连线也存在一些比较严重的问题
电迁移严重、电阻率偏高、浅结穿透等
Cu连线工艺有望从根本上解决该问题
IBM、Motorola等已经开发成功
形成横向氧化物隔离区
去掉光刻胶，把硅片放入氧化炉氧化，形成 厚的场氧化层隔离区 去掉氮化硅层
形成基区
光刻3#版(基区版)，利用光刻胶将收集区遮挡 住，暴露出基区 基区离子注入硼
形成接触孔：
光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层
形成发射区
合金 形成钝化层
测试、封装，完成集成电路的制造工艺
在低温条件下(小于300℃)淀积氮化硅 光刻钝化版 刻蚀氮化硅，形成钝化图形
CMOS集成电路一般采用(100)晶向的硅材料
双极集成电路 制造工艺
双极集成电路工艺
制作埋层
初始氧化，热生长厚度约为500～1000nm的氧化层 光刻1#版(埋层版)，利用反应离子刻蚀技术将光刻窗 口中的氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层
集成电路工艺小结
后工序
划片 封装 测试 老化 筛选
集成电路工艺小结
辅助工序
超净厂房技术 超纯水、高纯气体制备技术 光刻掩膜版制备技术 材料准备技术
作
业
设计制备NMOSFET的 工艺，并画出流程图
形成场隔离区
生长一层薄氧化层 淀积一层氮化硅 光刻场隔离区，非隔离 区被光刻胶保护起来 反应离子刻蚀氮化硅 场区离子注入 热生长厚的场氧化层 去掉氮化硅层
电子科大微电子工艺复习提纲
第三章 掺杂——离子注入
学习内容： 1. 离子注入概念及目的。 2. 离子注入工艺原理、参数及注入浓度分布。 3. 离子注入效应。 4. 离子注入设备。 5.离子注入的应用。 学习要求： 1. 掌握离子注入的概念及目的，与扩散工艺相比较离子注入
扩散的工艺目的主要是形成P－N结。结深是杂质扩散浓度 分布曲线与衬底掺杂浓度曲线的交点的位置。
6. 恒定表面源扩散杂质分布特征。 恒定表面源扩散，杂质分布满足余误差函数分布
a. 杂质表面浓度由该种杂质在扩散温度下的固溶度所决定。 当扩散温度不变时，表面杂质浓度维持不变
b. 扩散时间越长，扩散温度越高，则扩散进入硅片内的杂质 总量就越多
答：a.栅氧化层，用作MOS管栅和源漏之间的介质。 b.场氧化层，用于同型MOS管之间的电隔离。 c.掺杂阻挡层，作为扩散或注入杂质到硅中的掩蔽材料。 d.注入屏蔽氧化层，用于减小注入沟道效应和注入损伤。 e.垫氧化层，做氮化硅缓冲层以减小应力。 f.阻挡层氧化层，保护有源器件和硅免受后续工艺的影响
答：(1)初始状态时已有0.1μm的氧化层 初始时间τ ＝ ( t2ox + Atox ) / B = 0.3 h 120τ分=0钟.3h氧代化入后，，得氧to化x=0硅.4总73厚um度：t2ox＋Atox＝B(t + τ)，t=2h， 120分钟氧化的SiO2厚度为：0.473-0.1=0.373um (2) 120分钟内水汽氧化中所消耗的硅的厚度 0.373 ×0.45＝0.168um
11. 已知线性－抛物线性模型为：t2ox＋Atox＝B(t + τ)。其中， tox为硅片上生长的SiO2总的厚度(μm)；B为抛物线速率系数 (μm2/h)；B/A为线性速率系数(μm/h)；τ为生成初始氧化层所 用的时间(h)。假如硅片在初始状态时已有100nm的氧化层。 计算 (1) 在120分钟内，920℃水汽氧化过程中生长的SiO2的厚 度。(2) 在120分钟内水汽氧化中所消耗的硅的厚度是多少？ 已知：在920℃下，A=0.50μm，B=0.20μm2/h。
集成电路工艺第九章化学机械抛光
实现全局平坦化
CMP工艺可用于制造高精度光学元件和掩膜板，提高光刻工艺的精度和效率。
高精度表面处理
CMP技术可有效去除芯片制造过程中的结构材料，提高芯片制造效率和成品率。
结构材料去除
化学机械抛光在芯片制造中的应用
化学机械抛光在封装测试中的应用
封装基板处理
CMP工艺可用于封装基板表面的处理，提高封装质量和可靠性。
发布时间
《化学机械抛光液》标准发布时间为2010年，《化学机械抛光设备》标准发布时间为2012年，《化学机械抛光工艺质量要求》标准发布时间为2015年。
适用范围
《化学机械抛光液》标准适用于集成电路制造、光学元件加工等领域用化学机械抛光液的质量要求
化学机械抛光相关标准推荐
03
04
05
THANKS
感谢观看
在介质平坦化中，CMP可以去除介质层表面的凸起，实现介质层的高度平滑。
1
化学机械抛光历史
2
3
CMP技术自20世纪80年代问世以来，经历了从发明到商业化应用的发展过程。
最初的CMP技术主要应用于磁盘驱动器的制造中，后来被引入到集成电路制造中，成为后道工艺中的关键技术之一。
随着CMP技术的不断改进和应用领域的扩大，它已经成为微电子制造中的重要支柱之一。
应用领域
化学机械抛光技术被广泛应用于集成电路制造、光学元件加工、医疗器械制造等领域。在集成电路制造领域，化学机械抛光技术已成为制备高质量表面的关键技术之一。
展望
未来，化学机械抛光技术将继续发挥重要作用，同时，随着新型材料的不断涌现，该技术将不断得到改进和完善，应用领域也将越来越广泛。
化学机械抛光相关论文推荐
xx年xx月xx日
集成电路工艺第九章化学机械抛光
CMP工艺可用于制造高精度光学元件和掩膜板，提高光刻工艺的精度和效率。
高精度表面处理
CMP技术可有效去除芯片制造过程中的结构材料，提高芯片制造效率和成品率。
结构材料去除
化学机械抛光在芯片制造中的应用
化学机械抛光在封装测试中的应用
封装基板处理
CMP工艺可用于封装基板表面的处理，提高封装质量和可靠性。
发布时间
《化学机械抛光液》标准发布时间为2010年，《化学机械抛光设备》标准发布时间为2012年，《化学机械抛光工艺质量要求》标准发布时间为2015年。
适用范围
《化学机械抛光液》标准适用于集成电路制造、光学元件加工等领域用化学机械抛光液的质量要求
化学机械抛光相关标准推荐
03
04
05
THANKS
感谢观看
在介质平坦化中，CMP可以去除介质层表面的凸起，实现介质层的高度平滑。
1
化学机械抛光历史
2
3
CMP技术自20世纪80年代问世以来，经历了从发明到商业化应用的发展过程。
最初的CMP技术主要应用于磁盘驱动器的制造中，后来被引入到集成电路制造中，成为后道工艺中的关键技术之一。
随着CMP技术的不断改进和应用领域的扩大，它已经成为微电子制造中的重要支柱之一。
应用领域
化学机械抛光技术被广泛应用于集成电路制造、光学元件加工、医疗器械制造等领域。在集成电路制造领域，化学机械抛光技术已成为制备高质量表面的关键技术之一。
展望
未来，化学机械抛光技术将继续发挥重要作用，同时，随着新型材料的不断涌现，该技术将不断得到改进和完善，应用领域也将越来越广泛。
化学机械抛光相关论文推荐
xx年xx月xx日
集成电路工艺第九章化学机械抛光
集成电路制造工艺(微电子)PPT课件
光刻5#版(发射区版)，利用光刻胶将基极接触 孔保护起来，暴露出发射极和集电极接触孔
进行低能量、高剂量的砷离子注入，形成发射 区和集电区
26
金属化
淀积金属，一般是铝或Al-Si、Pt-Si合金等 光刻6#版(连线版)，形成金属互连线
合金：使Al与接触孔中的硅形成良好的欧 姆接触，一般是在450℃、N2-H2气氛下处 理20～30分钟
19
生长n型外延层
利用HF腐蚀掉硅片表面的氧化层 将硅片放入外延炉中进行外延，外延层的厚度和掺杂
浓度一般由器件的用途决定
20
形成横向氧化物隔离区
热生长一层薄氧化层，厚度约50nm 淀积一层氮化硅，厚度约100nm 光刻2#版(场区隔离版
21
形成横向氧化物隔离区
利用反应离子刻蚀技术
22
形成横向氧化物隔离区
去掉光刻胶，把硅片放入氧化炉氧化，形成 厚的场氧化层隔离区
去掉氮化硅层
23
形成基区
光刻3#版(基区版)，利用光刻胶将收集区遮挡 住，暴露出基区
基区离子注入硼
24
形成接触孔：
光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层
25
形成发射区
形成P管源漏区
光刻，利用光刻胶将NMOS区保护起来 离子注入硼，形成P管源漏区
10
形成接触孔
化学气相淀积磷硅玻璃层 退火和致密 光刻接触孔版 反应离子刻蚀磷硅玻璃，形成接触孔
11
形成第一层金属
淀积金属钨(W)，形成钨塞
12
形成第一层金属
淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第一层金属版，定义出连线图形 反应离子刻蚀金属层，形成互连图形
进行低能量、高剂量的砷离子注入，形成发射 区和集电区
26
金属化
淀积金属，一般是铝或Al-Si、Pt-Si合金等 光刻6#版(连线版)，形成金属互连线
合金：使Al与接触孔中的硅形成良好的欧 姆接触，一般是在450℃、N2-H2气氛下处 理20～30分钟
19
生长n型外延层
利用HF腐蚀掉硅片表面的氧化层 将硅片放入外延炉中进行外延，外延层的厚度和掺杂
浓度一般由器件的用途决定
20
形成横向氧化物隔离区
热生长一层薄氧化层，厚度约50nm 淀积一层氮化硅，厚度约100nm 光刻2#版(场区隔离版
21
形成横向氧化物隔离区
利用反应离子刻蚀技术
22
形成横向氧化物隔离区
去掉光刻胶，把硅片放入氧化炉氧化，形成 厚的场氧化层隔离区
去掉氮化硅层
23
形成基区
光刻3#版(基区版)，利用光刻胶将收集区遮挡 住，暴露出基区
基区离子注入硼
24
形成接触孔：
光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层
25
形成发射区
形成P管源漏区
光刻，利用光刻胶将NMOS区保护起来 离子注入硼，形成P管源漏区
10
形成接触孔
化学气相淀积磷硅玻璃层 退火和致密 光刻接触孔版 反应离子刻蚀磷硅玻璃，形成接触孔
11
形成第一层金属
淀积金属钨(W)，形成钨塞
12
形成第一层金属
淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第一层金属版，定义出连线图形 反应离子刻蚀金属层，形成互连图形
微电子09集成电路制造工艺
热处理与退火
优化材料性能，提高芯片稳定性。
03
02
掺杂与离子注入
向特定区域引入杂质，改变材料电 学性质。
测试与封装
对芯片进行电气性能测试，确保其 正常工作，并进行封装保护。
04
集成电路制造的挑战与前景
挑战
随着芯片集成度不断提高，制造过程 中的技术难度和成本也在增加，同时 需要应对材料、设备、环境等方面的 挑战。
微电子09集成电路 制造工艺
目录
• 集成电路制造工艺概述 • 微电子材料与设备 • 集成电路制造工艺流程 • 集成电路制造中的质量控制与可靠性 • 集成电路制造的发展趋势与未来展望
01
CATALOGUE
集成电路制造工艺概述
集成电路制造的定义与重要性
定义
集成电路制造是指将电路设计转 化为实际芯片的生产过程，涉及 多个复杂的技术环节。
可靠性保证措施
可靠性设计
在设计阶段充分考虑产品的可靠性和寿命，采用冗余 设计、降额设计等技术提高产品可靠性。
可靠性试验
通过环境试验、寿命试验、加速寿命试验等手段，验 证产品的可靠性和寿命。
可靠性管理
建立可靠性管理体系，对产品的可靠性进行持续跟踪 和改进。
失效分析技术
外观检查
通过目视、显微镜等手段对产品 外观进行检测，初步判断失效原
重要性
集成电路制造是现代电子工业的 基础，对通信、计算机、消费电 子等领域的发展具有关键作用。
集成电路制造的基本流程
芯片设计
光刻ቤተ መጻሕፍቲ ባይዱ
根据电路设计需求，进行芯片版图绘 制。
利用光刻胶和掩膜版，将电路图形转 移到衬底上。
薄膜制备
通过物理或化学方法在衬底上形成所 需薄膜。
优化材料性能，提高芯片稳定性。
03
02
掺杂与离子注入
向特定区域引入杂质，改变材料电 学性质。
测试与封装
对芯片进行电气性能测试，确保其 正常工作，并进行封装保护。
04
集成电路制造的挑战与前景
挑战
随着芯片集成度不断提高，制造过程 中的技术难度和成本也在增加，同时 需要应对材料、设备、环境等方面的 挑战。
微电子09集成电路 制造工艺
目录
• 集成电路制造工艺概述 • 微电子材料与设备 • 集成电路制造工艺流程 • 集成电路制造中的质量控制与可靠性 • 集成电路制造的发展趋势与未来展望
01
CATALOGUE
集成电路制造工艺概述
集成电路制造的定义与重要性
定义
集成电路制造是指将电路设计转 化为实际芯片的生产过程，涉及 多个复杂的技术环节。
可靠性保证措施
可靠性设计
在设计阶段充分考虑产品的可靠性和寿命，采用冗余 设计、降额设计等技术提高产品可靠性。
可靠性试验
通过环境试验、寿命试验、加速寿命试验等手段，验 证产品的可靠性和寿命。
可靠性管理
建立可靠性管理体系，对产品的可靠性进行持续跟踪 和改进。
失效分析技术
外观检查
通过目视、显微镜等手段对产品 外观进行检测，初步判断失效原
重要性
集成电路制造是现代电子工业的 基础，对通信、计算机、消费电 子等领域的发展具有关键作用。
集成电路制造的基本流程
芯片设计
光刻ቤተ መጻሕፍቲ ባይዱ
根据电路设计需求，进行芯片版图绘 制。
利用光刻胶和掩膜版，将电路图形转 移到衬底上。
薄膜制备
通过物理或化学方法在衬底上形成所 需薄膜。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3
CMOS简要工艺流程
4
CMOS简要工艺流程（续）
5
CMOS简要工艺流程（续）
6
本章介绍两种不同的集成电路制造技术 1. 基本的4～6μm 双极集成电路工艺技术 2. 先进的0.18μm CMOS集成电路工艺技术
7
9.2 基本的4～6μm双极集成电路工艺技术
工艺流程 备片→埋层氧化→光刻埋层区→薄氧氧化→埋层注 砷→埋层推进→外延→隔离氧化→光刻隔离区→隔 离扩散→基区氧化→光刻基区→基区注硼→基区推 进→光刻发射区→发射区磷扩散→光刻引线孔→溅 射铝→光刻铝电极→钝化→光刻压焊窗→合金→ 中 测
工艺方法：Probe探针台测试。
38
电路器件剖面图及电路图
电路器件剖面图
简单的放大器 电路 39
9.3 先进的0.18μm CMOS集成电路工艺技术
1. 双阱工艺 2. 浅槽隔离工艺 3. 多晶硅栅结构工艺 4. 轻掺杂漏（LDD）工艺 5. 侧墙形成工艺 6. 源/漏（S/D）注入工艺 7. 接触形成工艺
40
8. 局部互连工艺 9. 通孔1和金属塞1的形成 10. 金属1互连的形成 11. 通孔2和金属塞2的形成 12. 金属2互连的形成 13. 制作金属3直到制作压点及合金 14. 参数测试
8
器件剖面图及电路图
电路器件剖面图
简单的放大器 电路 9
1. 备片:P型硅单晶、单面抛光片、晶向＜111＞、 电阻率ρ＝8～15Ω.cm
2. 埋层氧化 工艺目的： 制作注入掩蔽层 工艺方法：（干＋湿＋干）氧化 工艺要求： tox＝1000nm左右
10
3. 光刻埋层区 工艺目的:定义隐埋层注入区 工艺方法：光刻8步骤（HMDS气相成底膜、涂胶、 软烘、对准曝光、曝光后烘焙、显影、坚膜、检 查）、湿法刻蚀、湿法去胶 工艺要求：边缘整齐、无针孔、无小岛
11
4. 薄氧氧化 工艺目的:制作注入屏蔽氧化层,用于减小注入 损 伤及沟道效应 。 工艺方法：干氧氧化 工艺要求： tox＝25nm左右
12
5. 隐埋层As注入: 注入能量：100KEV 注入剂量：4.0E15（4.0×1015 ions/cm2）
13
6. 隐埋层推进、退火: 工艺目的：获得合适的掺杂浓度分布和薄层电阻 以及杂质的电激活 工艺方法：N2/O2气氛高温退火 工艺要求：R□＝20Ω/□ 左右
25
基区剖面图
26ቤተ መጻሕፍቲ ባይዱ
15. 光刻发射区:定义晶体管的发射极扩散区、集电 极接触区以及隔离岛N＋接触区。
16. 发射区扩散： 工艺目的：形成NPN晶体管的发射区、集电极接 触区以及隔离岛N＋接触区。 扩散方法：①预扩散：POCl3源扩散 ②再分布及氧化：（干＋湿＋干）高温 工艺要求：HFE＝100～200倍 BVCEO= 10 ~ 30V
27
光刻发射区和发射区扩散剖面图
28
发射区版图及发射区扩散剖面图
29
17. 光刻引线孔 工艺目的:在晶体管的基区、发射区、集电区、 电阻区以及隔离区等开出窗口以便引出金属布线。 工艺方法：湿法腐蚀、湿法去胶
30
引线孔版图及剖面图
31
18. 溅射铝 工艺目的:制作电路元器件的金属电极 工艺方法：溅射材料Al－Cu（1％）,磁控溅射 工艺要求：厚度1.5μm左右
14
埋层区版图及剖面图
15
隐埋层的作用: a. 减小集电极串联电阻 b. 减小寄生PNP管的影响 对隐埋层杂质的要求： a. 杂质固溶度大 b. 高温时在Si中的扩散系数小,以减小上推 c. 与衬底晶格匹配好，以减小应力
16
7. 外延淀积 工艺目的:形成电阻率和厚度符合要求的NPN晶体 管集电区;方便P－N隔离。 工艺方法：硅气相外延生长VPE
第九章 集成电路制造工艺集成
1
9.1 引 言
工艺集成 前面第二～八章分别介绍了氧化、扩散/离 子注入、淀积、光刻、刻蚀、金属化以及 化学机械抛光,这些都是单项工艺，这些单 项工艺的组合称为工艺集成。
不同的工艺集成形成了不同的集成电路制 造技术。
➢双极型 ➢MOS型 ➢BiMOS
2
硅片制造厂的分区 硅片制造厂分成6个独立的生产区:扩散（包括 氧化、热掺杂等高温工艺）、光刻、刻蚀、薄 膜（包括APCVD、 LPCVD、 PECVD、溅射 等）、离子注入和抛光（CMP）。
32
19. 光刻铝电极 工艺目的:形成电路的金属互连线 工艺方法：涂厚胶,用Cl基气体干法RIE刻蚀， 干法氧等离子体去胶。
33
铝电极版图及器件剖面图
34
20. 钝化 工艺目的:保护电路器件表面 钝化层的作用：防止金属线划伤、表 面吸潮、 表面沾污。 工艺方法：PECVD生长氧化硅和氮化硅复合介质 工艺要求：tox＝400nm左右、tSiN＝600nm左右。
17
8. 隔离氧化:tox＝600nm左右,做隔离扩散的掩蔽层。 9. 光刻隔离区：定义隔离区域。刻蚀、湿法去胶。
18
隔离区版图及剖面图
19
10. 隔离扩散 工艺目的:制作独立的硅岛以形成电路元件间 的电气隔离。 工艺方法：B2O3乳胶源扩散 工艺要求：检测隔离岛对衬底的击穿电压
20
11. 基区氧化 工艺目的:获得高质量的器件表面保护层 工艺方法：去除硅片上的隔离氧化层、硅片清洗 （干＋湿＋干）高温氧化 工艺要求：tox＝450nm左右
21
12. 光刻基区 工艺目的:定义晶体管的基极注入区及电阻注入 区。 工艺方法：湿法腐蚀、不去胶 工艺要求：同埋层光刻
22
13. 基区硼注入 工艺目的:形成NPN晶体管的基区及扩散电阻 注入能量：60KEV 注入剂量：4.0E14
23
基区 版图及 剖面图
24
14. 基区推进 工艺目的:获得合适的基区掺杂浓度分布、方块 电阻和结深,注入杂质的电激活。 推进的作用：①注入杂质电激活 ②符合要求的掺杂分布 ③生长一定厚度的二氧化硅以掩蔽 后续的磷扩散。 工艺方法： （干＋湿＋干）高温推进 工艺要求： R□＝200Ω/□左右 ，Xj = 3μm左右
35
21. 光刻压焊窗 工艺目的:开出金属电极窗口以便压焊键合 工艺方法：涂厚胶,干法刻蚀，干法去胶
36
光刻压焊窗版图
37
22. 合金
工艺目的:金属与器件有源区形成良好的欧姆
接触 。
工艺方法：在合金炉中进行, 温度450℃~
23. 中测
480℃ ，时间30min（N2＋H2）
工艺目的：电路参数测试，合格电路芯片拣选
CMOS简要工艺流程
4
CMOS简要工艺流程（续）
5
CMOS简要工艺流程（续）
6
本章介绍两种不同的集成电路制造技术 1. 基本的4～6μm 双极集成电路工艺技术 2. 先进的0.18μm CMOS集成电路工艺技术
7
9.2 基本的4～6μm双极集成电路工艺技术
工艺流程 备片→埋层氧化→光刻埋层区→薄氧氧化→埋层注 砷→埋层推进→外延→隔离氧化→光刻隔离区→隔 离扩散→基区氧化→光刻基区→基区注硼→基区推 进→光刻发射区→发射区磷扩散→光刻引线孔→溅 射铝→光刻铝电极→钝化→光刻压焊窗→合金→ 中 测
工艺方法：Probe探针台测试。
38
电路器件剖面图及电路图
电路器件剖面图
简单的放大器 电路 39
9.3 先进的0.18μm CMOS集成电路工艺技术
1. 双阱工艺 2. 浅槽隔离工艺 3. 多晶硅栅结构工艺 4. 轻掺杂漏（LDD）工艺 5. 侧墙形成工艺 6. 源/漏（S/D）注入工艺 7. 接触形成工艺
40
8. 局部互连工艺 9. 通孔1和金属塞1的形成 10. 金属1互连的形成 11. 通孔2和金属塞2的形成 12. 金属2互连的形成 13. 制作金属3直到制作压点及合金 14. 参数测试
8
器件剖面图及电路图
电路器件剖面图
简单的放大器 电路 9
1. 备片:P型硅单晶、单面抛光片、晶向＜111＞、 电阻率ρ＝8～15Ω.cm
2. 埋层氧化 工艺目的： 制作注入掩蔽层 工艺方法：（干＋湿＋干）氧化 工艺要求： tox＝1000nm左右
10
3. 光刻埋层区 工艺目的:定义隐埋层注入区 工艺方法：光刻8步骤（HMDS气相成底膜、涂胶、 软烘、对准曝光、曝光后烘焙、显影、坚膜、检 查）、湿法刻蚀、湿法去胶 工艺要求：边缘整齐、无针孔、无小岛
11
4. 薄氧氧化 工艺目的:制作注入屏蔽氧化层,用于减小注入 损 伤及沟道效应 。 工艺方法：干氧氧化 工艺要求： tox＝25nm左右
12
5. 隐埋层As注入: 注入能量：100KEV 注入剂量：4.0E15（4.0×1015 ions/cm2）
13
6. 隐埋层推进、退火: 工艺目的：获得合适的掺杂浓度分布和薄层电阻 以及杂质的电激活 工艺方法：N2/O2气氛高温退火 工艺要求：R□＝20Ω/□ 左右
25
基区剖面图
26ቤተ መጻሕፍቲ ባይዱ
15. 光刻发射区:定义晶体管的发射极扩散区、集电 极接触区以及隔离岛N＋接触区。
16. 发射区扩散： 工艺目的：形成NPN晶体管的发射区、集电极接 触区以及隔离岛N＋接触区。 扩散方法：①预扩散：POCl3源扩散 ②再分布及氧化：（干＋湿＋干）高温 工艺要求：HFE＝100～200倍 BVCEO= 10 ~ 30V
27
光刻发射区和发射区扩散剖面图
28
发射区版图及发射区扩散剖面图
29
17. 光刻引线孔 工艺目的:在晶体管的基区、发射区、集电区、 电阻区以及隔离区等开出窗口以便引出金属布线。 工艺方法：湿法腐蚀、湿法去胶
30
引线孔版图及剖面图
31
18. 溅射铝 工艺目的:制作电路元器件的金属电极 工艺方法：溅射材料Al－Cu（1％）,磁控溅射 工艺要求：厚度1.5μm左右
14
埋层区版图及剖面图
15
隐埋层的作用: a. 减小集电极串联电阻 b. 减小寄生PNP管的影响 对隐埋层杂质的要求： a. 杂质固溶度大 b. 高温时在Si中的扩散系数小,以减小上推 c. 与衬底晶格匹配好，以减小应力
16
7. 外延淀积 工艺目的:形成电阻率和厚度符合要求的NPN晶体 管集电区;方便P－N隔离。 工艺方法：硅气相外延生长VPE
第九章 集成电路制造工艺集成
1
9.1 引 言
工艺集成 前面第二～八章分别介绍了氧化、扩散/离 子注入、淀积、光刻、刻蚀、金属化以及 化学机械抛光,这些都是单项工艺，这些单 项工艺的组合称为工艺集成。
不同的工艺集成形成了不同的集成电路制 造技术。
➢双极型 ➢MOS型 ➢BiMOS
2
硅片制造厂的分区 硅片制造厂分成6个独立的生产区:扩散（包括 氧化、热掺杂等高温工艺）、光刻、刻蚀、薄 膜（包括APCVD、 LPCVD、 PECVD、溅射 等）、离子注入和抛光（CMP）。
32
19. 光刻铝电极 工艺目的:形成电路的金属互连线 工艺方法：涂厚胶,用Cl基气体干法RIE刻蚀， 干法氧等离子体去胶。
33
铝电极版图及器件剖面图
34
20. 钝化 工艺目的:保护电路器件表面 钝化层的作用：防止金属线划伤、表 面吸潮、 表面沾污。 工艺方法：PECVD生长氧化硅和氮化硅复合介质 工艺要求：tox＝400nm左右、tSiN＝600nm左右。
17
8. 隔离氧化:tox＝600nm左右,做隔离扩散的掩蔽层。 9. 光刻隔离区：定义隔离区域。刻蚀、湿法去胶。
18
隔离区版图及剖面图
19
10. 隔离扩散 工艺目的:制作独立的硅岛以形成电路元件间 的电气隔离。 工艺方法：B2O3乳胶源扩散 工艺要求：检测隔离岛对衬底的击穿电压
20
11. 基区氧化 工艺目的:获得高质量的器件表面保护层 工艺方法：去除硅片上的隔离氧化层、硅片清洗 （干＋湿＋干）高温氧化 工艺要求：tox＝450nm左右
21
12. 光刻基区 工艺目的:定义晶体管的基极注入区及电阻注入 区。 工艺方法：湿法腐蚀、不去胶 工艺要求：同埋层光刻
22
13. 基区硼注入 工艺目的:形成NPN晶体管的基区及扩散电阻 注入能量：60KEV 注入剂量：4.0E14
23
基区 版图及 剖面图
24
14. 基区推进 工艺目的:获得合适的基区掺杂浓度分布、方块 电阻和结深,注入杂质的电激活。 推进的作用：①注入杂质电激活 ②符合要求的掺杂分布 ③生长一定厚度的二氧化硅以掩蔽 后续的磷扩散。 工艺方法： （干＋湿＋干）高温推进 工艺要求： R□＝200Ω/□左右 ，Xj = 3μm左右
35
21. 光刻压焊窗 工艺目的:开出金属电极窗口以便压焊键合 工艺方法：涂厚胶,干法刻蚀，干法去胶
36
光刻压焊窗版图
37
22. 合金
工艺目的:金属与器件有源区形成良好的欧姆
接触 。
工艺方法：在合金炉中进行, 温度450℃~
23. 中测
480℃ ，时间30min（N2＋H2）
工艺目的：电路参数测试，合格电路芯片拣选