高速电路板地设计方法
高速电路设计中,走线的等长、关键信号的阻抗控制、差分走线的设置 -- infohunter...(转载)
摘要：本文首先简述了高性能ARM9微处理器EP9315集成的外设接口及硬件结构框架，提出了当前高速电路设计中的问题；然后，详细介绍了利用Allegro实现嵌入式系统中SDRAM和IDE总线接口的电路设计；最后以Cirrus Logic公司的CS8952为例，阐述了物理层接口芯片的布线准则及其在Allegro中的实现。
关键词：嵌入式系统； Allegro；等长；差分对；阻抗控制引言随着嵌入式微处理器主频的不断提高，信号的传输处理速度越来越快，当系统时钟频率达到100 MHZ以上,传统的电路设计方法和软件已无法满足高速电路设计的要求。
在高速电路设计中，走线的等长、关键信号的阻抗控制、差分走线的设置等越来越重要。
笔者所在的武汉华中科技大学与武汉中科院岩土力学所智能仪器室合作，以ARM9微处理器EP9315为核心的嵌入式系统完成工程检测仪的开发。
其中在该嵌入式系统硬件电路设计中的SDRAM和IDE等长走线、关键信号的阻抗控制和差分走线是本文的重点,同时以cirrus logic公司的网络物理层接口芯片cs8952为例详细介绍了网络部分的硬件电路设计，为同类高速硬件电路设计提供了一种可借鉴的方法。
2 硬件平台2.1 主要芯片本设计采用的嵌入式微处理器是Cirrus Logic公司2004年7月推出的EP93XX系列中的高端产品EP9315。
该微处理器是高度集成的片上系统处理器，拥有200兆赫工作频率的ARM920T内核，它具有ARM920T内核所有的优异性能,其中丰富的集成外设接口包括PCMCIA、接口图形加速器、可接两组设备的EIDE、1/10/100Mbps以太网MAC、3个2.0全速HOST USB、专用SDRAM通道的LCD接口、触摸屏接口、SPI串行外设接口、AC97接口、6通道I2S接口和8*8键盘扫描接口，并且支持4组32位SDRAM的无缝连接等。
主芯片丰富的外设接口大大简化了系统硬件电路，除了网络控制部分配合使用Cirrus Logic 公司的100Base-X/10Base-T物理层（PHY）接口芯片CS8952外，其他功能模块无需增加额外的控制芯片。
高水平的运放电路PCB布线是怎样的
高水平的运放电路PCB布线是怎样的 印制电路板（PCB）布线在高速电路中具有关键的作用，但它往往是电路设计过程的后几个步骤之一。
高速PCB布线有很多方面的问题，关于这个题目已有人撰写了大量的文献。
本文主要从实践的角度来探讨高速电路的布线问题。
主要目的在于帮助新用户当设计高速电路PCB布线时对需要考虑的多种不同问题引起注意。
另一个目的是为已经有一段时间没接触PCB布线的客户提供一种复习资料。
由于版面有限，本文不可能详细地论述所有的问题，但是我们将讨论对提高电路性能、缩短设计时间、节省修改时间具有成效的关键部分。
虽然这里主要针对与高速运算放大器有关的电路，但是这里所讨论的问题和方法对用于大多数其它高速模拟电路的布线是普遍适用的。
当运算放大器工作在很高的射频（RF）频段时，电路的性能很大程度上取决于PCB布线。
“图纸”上看起来很好的高性能电路设计，如果由于布线时粗心马虎受到影响，后只能得到普通的性能。
在整个布线过程中预先考虑并注意重要的细节会有助于确保预期的电路性能。
原理图尽管优良的原理图不能保证好的布线，但是好的布线开始于优良的原理图。
在绘制原理图时要深思熟虑，并且必须考虑整个电路的信号流向。
如果在原理图中从左到右具有正常稳定的信号流，那么在PCB上也应具有同样好的信号流。
在原理图上尽可能多给出有用的信息。
因为有时候电路设计工程师不在，客户会要求我们帮助解决电路的问题，从事此工作的设计师、技术员和工程师都会非常感激，也包括我们。
除了普通的参考标识符、功耗和误差容限外，原理图中还应该给出哪些信息呢？下面给出一些建议，可以将普通的原理图变成一流的原理图。
加入波形、有关外壳的机械信息、印制线长度、空白区；标明哪些元件需要置于PCB 上面；给出调整信息、元件取值范围、散热信息、控制阻抗印制线、注释、扼要的电路动作描述……（以及其它）。
如果不是你自己设计布线，一定要留出充裕的时间仔细检查布线人的设计。
在这点上很小的预防抵得上一百倍的补救。
高速数字电路PCB设计中的阻抗控制
环测威官网：/阻抗控制技术在高速数字电路设计中非常重要，其中必须采用有效的方法来确保高速PCB 的优异性能。
PCB上高速电路传输线的阻抗计算及阻抗控制•传输线上的等效模型图1显示了传输线对PCB的等效影响，这是一种包括串联和多电容，电阻和电感（RLGC 模型）的结构。
串联电阻的典型值在0.25至0.55欧姆/英尺的范围内，并且多个电阻器的电阻值通常保持相当高。
随着PCB传输线中增加的寄生电阻，电容和电感，传输线上的总阻抗被称为特征阻抗（Z 0）。
在线直径大，线接近电源/接地或介电常数高的条件下，特征阻抗值相对较小。
图3示出了具有长度dz的传输线的等效模型，基于该模型，传输线的特征阻抗可以推导为公式：。
在这个公式中，L“传感线”是指传输线上每个单位长度的电感，而C是指传输线上每个单位长度的电容。
环测威官网：/在上面的公式中，Z 0表示阻抗（欧姆），W表示线的宽度（英寸），T表示线的粗细（英寸），H表示到地面的距离（英寸），是指衬底的相对介电常数，t PD是指延迟时间（ps / inch）。
•传输线的阻抗控制布局规则基于上述分析，阻抗和信号的单位延迟与信号频率无关，但与电路板结构，电路板材料的相对介电常数和布线的物理属性有关。
这一结论对于理解高速PCB和高速PCB设计非常重要。
而且，外层信号传输线的传输速度比内层传输速度快得多，因此关键线布局的排列必须考虑这些因素。
阻抗控制是实现信号传输的重要前提。
但是，根据传输线的电路板结构和阻抗计算公式，阻抗仅取决于PCB材料和PCB层结构，同一线路的线宽和布线特性不变。
因此，线路的阻抗在PCB的不同层上不会改变，这在高速电路设计中是不允许的。
本文设计了一种高密度高速PCB，板上大多数信号都有阻抗要求。
例如，CPCI信号线的阻抗应为650欧姆，差分信号为100欧姆，其他信号均为50欧姆。
根据PCB布线空间，必须使用至少十层布线，并确定16层PCB设计方案。
由于电路板的整体厚度不能超过2mm，因此在堆叠方面存在一些困难，需要考虑以下问题：1）。
hsp
设计高速电路板的注意事项转自《电子工程专辑》∙叠层数问题∙特性阻抗∙延迟∙EMC我最近针对一篇关于PCB特性阻抗的文章写了封信。
该文阐述了工艺过程的变化是怎样引起实际阻抗发生变化的，以及怎样用精确的现场解决工具(field solver)来预见这种现象。
我在信中指出,即使没有工艺的变化，其它因素也会引起实际阻抗很大的不同。
在设计高速电路板时，自动化设计工具有时不能发现这种不很明显但却非常重要的问题。
然而，只要在设计的早期步骤当中采取一些措施就可以避免这种问题。
我把这种技术称做“防卫设计”(defensive design)。
叠层数问题一个好的叠层结构是对大多数信号整体性问题和EMC问题的最好防范措施，同时也最易被人们误解。
这里有几种因素在起作用，能解决一个问题的好方法可能会导致其它问题的恶化。
很多系统设计供应商会建议电路板中至少应该有一个连续平面以控制特性阻抗和信号质量，只要成本能承受得起，这是个很好的建议。
EMC咨询专家时常建议在外层上放置地线填充(ground fill)或地线层来控制电磁辐射和对电磁干扰的灵敏度，在一定条件下这也是一种好建议。
图1：用电容模型分析叠层结构中的信号问题然而，由于瞬态电流的原因，在某些普通设计中采用这种方法可能会遇到麻烦。
首先，我们来看一对电源层/地线层这种简单的情况：它可看作为一个电容(图1)。
可以认为电源层和地线层是电容的两个极板。
要想得到较大的电容值，就需将两个极板靠得更近(距离D)，并增大介电常数(ε▼r▼)。
电容越大则阻抗越低，这是我们所希望的，因为这样可以抑制噪声。
不管其它层怎样安排，主电源层和地线层应相邻，并处于叠层的中部。
如果电源层和地线层间距较大，就会造成很大的电流环并带来很大的噪声。
如果对一个8层板，将电源层放在一侧而将地线层放在另一侧，将会导致如下问题：1. 最大的串扰。
由于交互电容增大，各信号层之间的串扰比各层本身的串扰还大。
2. 最大的环流。
高速pcb设计注意事项
高速pcb设计注意事项
1. 确定信号层之间适当的间距，以避免串扰和交叉干扰。
2. 选择合适的PCB 材料和厚度，在考虑信号完整性和散热的情况下进行权衡。
3. 尽可能地减小电路板上的回流焊盘和贴片元件之间的距离。
4. 仔细规划电源和信号地面，保证良好的接地和电流分布。
5. 在PCB 设计过程中使用模拟和数字仿真工具来确保信号完整性。
6. 使用独立的点对点连接来减少多层PCB 堆叠中的交叉干扰。
7. 尽可能避免倒角和锐角，并确保尽可能平滑的布线。
8. 做好EMI/EMC 电磁兼容设计，遵循相关国际标准。
9. 在PCB 较大时，在焊盘附近添加焊点来保持稳定连接。
10. 验证PCB 布线是否正确，并遵循相关图像制造指南。
电容应用分析精粹 从充放电到高速PCB设计
本书旨在全面深入地探讨电容的应用和分析。在电子设备中，电容是一种基本的电子元件，具有 非常重要的地位。本书将从电容的基本原理入手，阐述其充放电特性、电路滤波、阻抗匹配等方 面的知识，并结合高速PCB设计进行深入探讨。
电容是储存电荷的元件，基本单位是法拉（F）。它由两个金属板组成，中间隔有一定的距离， 即电介质。当两个金属板之间存在电压时，就会在两个金属板之间产生电荷分布，形成电场。电 容的基本公式为C=Q/U，其中C是电容，Q是电荷量，U是电压。根据这个公式，可以知道电容与 电荷量和电压成正比，与金属板之间的距离和面积成反比。
目录分析
然后，针对高速PCB设计的多个方面，如信号完整性、电源完整性、电磁兼容性等进行了深入探 讨。接着，详细介绍了高速PCB设计中的一些关键技巧，如拓扑结构选择、信号路由、电磁屏蔽 等。结合具体案例，讨论了使用相关软件进行高速PCB设计的实践应用。 通过本章的学习，读者可以了解高速PCB设计的基本概念、技巧和方法，并学会使用相应的软件 进行实际操作。 通过对《电容应用分析精粹：从充放电到高速PCB设计》这本书的目录分析，我们可以看到全书 内容丰富、结构清晰。第一章到第四章分别从电容器基础、电容器的分类和应用、电容器的测量 方法和技术，以及高速PCB设计四个方面对电容器的应用进行了全面深入的探讨。这本书不仅有 助于读者系统地了解电容器的相关知识，还可为其在高速PCB设计等领域提供有价值的参考。对 于电子工程领域的专业人士以及相关爱好者来说，这本书具有很高的学习和参考价值。
电路板设计中的规范与要点
电路板设计中的规范与要点电路板（PCB）是现代电子设备中不可或缺的组成部分，它承载着电子器件及其连接的电路。
一个好的电路板设计不仅能提升电子设备的性能，还能提高生产效率和可靠性。
本文将详细介绍电路板设计中的规范与要点。
一、电路板设计规范1.尺寸规范：- 根据电子设备的实际需求确定电路板的尺寸。
- 考虑电子设备的安装空间和限制，确保电路板能够与其他组件和外壳完美契合。
2.层次规范：- 根据电路板的功能和复杂程度确定板层数。
- 单面板只有顶层为铜质层，双面板有顶层和底层，多层板则有更多内层。
- 多层板设计能提供更好的电气性能和信号完整性。
3.走线规范：- 根据电路板功能，划分信号线、电源线和地线，并设定规范的走线规则。
- 信号线和电源线应尽量分开，减少干扰。
- 地线应宽且密集，用于提供电路的参考电压，减小传输噪音。
4.元件布局规范：- 将元件分组，并按照功能和信号流向进行布局。
- 避免元件相互干扰，尽量减小距离和交叉点。
- 确保足够的通风空间，避免元件过热。
5.丝印规范：- 在电路板上标注元件的引脚标号、元件名称和极性。
- 丝印应与焊盘有一定的间隔，避免干扰焊接。
二、电路板设计要点1.规划电源线和地线：- 电源线应足够宽，以确保电路中元件能够获取稳定的供电电压。
- 地线应在整个电路板上提供良好的连接，减少噪声干扰。
2.阻抗匹配：- 考虑信号传输的速度、频率和距离，根据规格书中的指导要求，合理设计走线和控制阻抗。
- 使用电气规则检查工具，确保设计中的阻抗匹配问题最小化。
3.信号完整性：- 使用差分信号来减少传输线上的干扰。
- 使用适当的信号层和接地层相结合，减小信号返回路径。
4.高频和高速信号处理：- 使用走线规则，减少信号线长度和干扰。
- 适当使用电容、电感和阻尼器来衰减高频信号和抑制回波。
5.元件布局：- 确保元件之间的间距和方向，以便于焊接和维护。
- 避免元器件之间的干扰，尽量减少噪声。
6.热管理：- 为高功耗元件设计适当的散热器和散热路径。
高速电路板的设计方法介绍
高速电路板的设计方法介绍高速电路板的设计方法介绍一、引言高速电路板的设计是现代电子设备设计中的一个重要环节。
随着数字通信、计算机网络和移动通信的迅猛发展，高速电路板的需求也越来越迫切。
在高速电路板设计过程中，如何保证信号传输的稳定性和可靠性是一个非常重要的问题。
本文将介绍一些高速电路板的设计方法，以帮助读者更好地进行高速电路板设计。
二、高速电路板的特点高速电路板的特点是信号频率高、传输速度快、信号波形陡峭。
这些特点造成了以下几个问题：1. 信号完整性：由于信号传输速度快，信号波形陡峭，会导致信号完整性问题，例如信号的反射、串扰、时钟抖动等。
这些问题都会影响信号的传输稳定性，因此需要采取一系列措施来解决。
2. 电磁兼容性：高速电路板上的信号传输往往伴随着电磁辐射和敏感度，因此需要采取一系列电磁屏蔽和抑制方法来保证电磁兼容性。
3. 导线长度和走线布局：在高速电路板设计中，导线长度和走线布局的合理安排对信号传输有很大的影响。
合理的布局可以减小信号传输的延迟和串扰，保证信号的传输稳定性。
三、高速电路板设计的方法1. 信号完整性设计方法：（1）端口匹配：由于高速信号传输速度快，对于驱动输出和接收输入端口的匹配非常重要。
可以通过匹配控制阻抗和使用差分信号传输等方式来提高信号完整性。
（2）布线规则：在布线过程中，需要考虑信号线的走向、长度和层次。
可以采用等长电平、分层布线、减小串扰等方法来提高信号完整性。
（3）控制信号源：信号源的波形和电平控制也是保证信号完整性的重要因素。
需要通过合理的设计来减小信号的反射和串扰。
2. 电磁兼容性设计方法：（1）屏蔽和抑制：可以通过采用屏蔽盒、层间屏蔽、电磁屏蔽材料等方式来减小电磁辐射。
同时，还可以采用电源捶击器、衰减器等抑制器件来减小敏感度。
（2）地线设计：地线是高速电路板设计中的一个重要因素，合理的地线设计能减小电流回路的环路面积，降低电磁辐射。
（3）滤波器设计：可以在高速电路板上增加一些滤波器来减小电磁辐射和敏感度。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
高速电路板的设计方法推荐高速电路板的设计方法引言当今对于系统的设计来说，最重要的因素就是速度。
我们通常采用的是66MHz~200MHz 的处理器，233MHz 和266MHz 处理器的应用也越来越广泛。
提出高速要求的原因有两个：一、要求系统在人们认为适合的时间帧中完成复杂的任务。
比如说，即使是最基本的计算机动画制作也需要通过处理大量的信息才能够完成。
二、元件厂商能够生产出高速器件。
目前，可编程阵列逻辑（PAL®）器件可提供的传输延迟是4.5 ns，而复杂的PLD（如MACH®）的传输延迟是5n s，这似乎是快速的，但并不是传输延迟造成的，其实快速的传输延迟是由快速的边沿速率获得的。
将来会出现速度更快的器件，可以提供相对更快速的边沿速率。
高速系统的设计不仅需要借助快速的元件，而且需要精心的设计。
器件的模拟部分和数字部分同等重要。
高速系统存在的主要问题是噪音的产生，高频能够辐射并造成干扰，相应的快速边沿速率可能会产生振荡、反射和串扰现象，如果不能及时检查出来，这种噪音可能会大降低系统的性能。
本文对利用PC 板布局实现高速系统的设计进行了概述，主要容包括：²电源分布系统及其对供膳寄宿处产生的影响；²传输线路以及相关的设计规则；²串扰的产生和消除；²电磁干扰1. 电源分布电源分布网络是高速电路板设计中最重要的考虑因素。
无噪音的电路板必需无噪音的电源分布网络。
注意，设计无噪声的VCC 和无噪声的地一样重要。
本文主要论述的是AC 用途，因此VCC 就是地。
电源分布网络还必须为电路板上所有信号提供返回路径。
由于返回路径的作用在低频时不很明显，所以常常被忽视，而许多设计即使在返回路径的特性被忽视的情况下也能运行。
1.1. 电源分布网络作为电源1.1.1. 阻抗的作用假设有一块带有数字IC 和+5.0V 电源的电路板，规格为5" x 5"，目的是将+5.0V 电压正确地传递到电路板上每个器件的电源引脚，而不用考虑器件相对于电源的位置。
另外，引脚处的电压是不受线路噪音影响的。
具有这些特征的电源示意地表示为理想的电压源（见图1a），其阻抗为零，这可以保证负载和源电压相等，也意味着噪音信号会被吸收，原因是噪音发生器的源阻抗是有限的。
遗憾的是，这只是一种理想的情况。
图1b 举例说明了真实电源的情况，它有电阻、电感和电容形式的阻抗，分布在电源分布网络。
噪音信号可能会因为网络中的阻抗而影响电压的增加。
设计的目标是要尽可能减小电源分布网络的阻抗，具体可通过电源总线和电源层两种方案来实现。
虽然电源层的阻抗特性比电源总线好，但是实际考虑时可能更倾向于电源总线方法。
图1. 电源 a)理想的情况；b)更现实的情况1.1.2. 电源总线与电源层的比较图2 展示了两种电源分布方案。
总线系统（图2a）由一组线迹和系统器件要求的不同电压电平构成，逻辑上通常是+5V 和地线，各电压电平要求的线迹数量随系统的不同而变化。
电源层系统（图2b）由覆盖了金属的完整层（或者是层段）构成，各电压电平都要求有独立的层，金属中唯一的间隙是用来放置引脚和信号馈通的。
早期主要出于费用方面的考虑，主要采用电源总线方案。
电源总线与信号线在同一层面上。
必须由电源总线为所有器件提供电源，其他的空间用于走信号线，电源总线呈长长的窄带状，因而在相对小的截面积上会产生小的电阻。
虽然电阻比较小，但非常重要。
即使是小电路板，也能容纳20-30 个器件。
假如20 个器件的电路板上的每个器件吸收200mA 的电流，那么总电流将是4A，0.125Ω的总线电阻将产生0.5V 的电压降，假设电源是5V，则总线上最后一个器件只可能接收4.5V。
因为电源层填充了整个层，所以唯一的限制是电路板的大小。
电源层的电阻对于提供相同器件数量的电源总线上的电阻来说，只是很小的一部分，因此与电源总线比较起来，电源层更可能为所有器件提供全部的能量。
在电源总线方案中，电流被限制在由总线定义的路径上。
高速器件产生的线路噪音会影响电源总线上的其它器件。
在图2a 所示的电路板上，U9 产生的噪音通过总线传至U7。
而在电源层方案中，由于电流路径不受限制，因此噪音电流是分布式的，再加之阻抗较低，使电源层受噪音的影响比电源总线小。
图2. 电源分布系统 a)电源总线；b)电源层1.1.3. 线路噪音的滤波电源层单独无法消除线路噪音，既然所有的系统都会遇到噪音问题，那么不管采用何种电源分布方案，都需要借助旁路电容来进行滤波。
通常情况下，1μF~10μF 电容放置在电路板的电源输入上，而0.01μF ~0.1μF 电容则放置在电路板的每个有源器件的电源引脚和接地引脚上。
这里旁路电容充当的是滤波器的角色。
大电容（≈10μF）放置在电路板的电源输入上，用以滤波通常由电路板外产生的较低频信号（比如60Hz 线路频率）。
电路板上有源器件产生的噪音谐波围在100MHz以上。
每个芯片上放置的旁路电容（0.1μF）通常比电路板间的电容小得多。
既然目标是要滤除电源上所有AC 成分，似乎电容越大越好，这样可以降低阻抗，但实际上电容并不具有理想特性。
图3a 是理想电容的例子，图3b 是现实电容的例子。
电容所需的焊盘及引线会产生电阻和电感，因为这些寄生元件与电容串联在一起，所以把它们叫做等效串联电阻（ESR）和等效串联电感（ESL）。
因此电容就是一个串联谐振电路，图3. a)电容的理想示意图；b)寄生元件模拟的现实环境如图4a 所示，频率低于f R 的是容性的，而高于f R 的是感性的，因而电容与其说是高阻滤波器，还不如说是带阻滤波器。
图4. a)电容阻抗与频率；b)使用同类结构时减小电容的效果（常数ESL）举例说明，用于连接电路板-电源的10μF 电容通常是由绝缘材料隔离的金属箔卷制成的（见图5），这样就会产生大的ESL 和大的ESR。
正因为有大的E SL，f R 一般小于1MHz，所以它们是消除60Hz 噪声最好的滤波器，但不能有效地消除期望的100MHz 甚至更高的交换噪声。
图5. 大电容（容值≥μF）的部结构ESL 和ESR 源于采用的电容和电介质材料的结构，而不是电容值。
通过将电容替换成同类型的大电容也无法改善高频阻性能。
当大电容的频率低于小电容的f R 时，大电容的阻抗就比小电容的小，而当频率高于小电容的f R 时，则两个电容的阻抗没有差异（图4b）。
这是因为只有电容量发生了变化，ESL 基本保持不变，除非电容结构有所变化。
若要提高高频滤波的能力，就必须选用较小ESL 类型的电容替代原来的电容。
电容类型根据特定的频率和应用的不同而变化，表1 提供了一些器件类型的信息。
表1. 旁路电容类型类型围应用电解 1μF~>20μF 通常用于电路板的电源连接玻璃封装瓷 0.01μF~0.1μF用作芯片的旁路电容，且常常与电解电容并联，以扩展滤波器的带宽，增加阻带。
瓷片 0.01μF~0.1μF 主要用于芯片，偏重小尺寸时也有用。
非铁磁 <0.1μF用于对噪音敏感器件的旁路，常于其它的瓷片并联，以增加阻带。
最小ESL 电容通常是用非铁磁材料制成的，具有小电压-电容乘积，因此要想借助具有实际击穿电压的大电容来防止出现电路板故障是非常困难的。
然而由于滤波性能好，所以不一定需要大数值电容。
图6 将C0G（非铁磁的）类型的0.01μF 电容与其它类型的0.1μF 电容作了比较，证明0.01μF 电容在高频时具有良好的滤波性能。
图6. X7R 和C0G 两种类型结构的频率响应电容图说明任何一种电容的有效频率操作围都是有限的，系统不仅有高频噪音，而且还有低频噪音，我们希望能扩展这个围，具体可通过将大电容、小ESL 器件与较小电容、极小ESL 器件并联来实现。
图7 表明这种方法可以大大扩展有效的滤波频率围。
图7. 两个并联电容的频率响应1.1.4. 旁路电容的布局选择滤波电容之后，就必须将它们放置在电路板上。
图8a 展示了电路板上低速器件的标准放置。
电容靠近器件的顶端放置以确保接通度，这种布局非常简单，但在高频应用下性能不佳。
注意，VCC 电容连接非常近似于芯片的VCC 连接，而接地连接则大不一样。
因为电源层的噪音不是单一的，所以电容不能滤除芯片引线处的噪音，只能滤除芯片附近的噪音。
图8. a)旁路电容的典型放置；b)旁路电容的优选放置确保芯片和电容在同一点上与VCC 和地层接触，以提高性能。
因为电容与芯片不一样大小，所以VCC 和地层接点与电容之间有必要运行两条线迹，如图8b 所示。
“引线延伸”应当尽可能短地放置在非电源层上，通常情况下，电容最好放置在电路板的另一面，芯片的正下方，表面贴片电容在这里可以很好地工作。
值得注意的是，电容与电源引脚之间的“引线延伸”线迹应当占有的空间可能会影响信号线的布线，然而这时过多的考虑信号线的布线可能会影响以后的减噪工作。
对于具有多个VCC 和接地引脚的器件来说，如何得到最佳的旁路效果，取决于器件本身，特别是器件部的电源引脚是否相连。
如果电源引脚已经在器件部相连了，则只需要在一个电源脚到一个接地引脚间进行旁路即可。
如果部的电源引脚没有任何连接，那么独立的VCC 引脚必须单独去耦。
通常最好与器件厂商取得联系，获得有关的帮助信息。
1.2. 电源分布网络作为信号返回路径电源网络能够为系统中的所有信号提供返回路径，不论它们是在电路板上还是电路板外生成的，设计好合理的返回路径，可以解决多种高速噪音问题。
1.2.1. 信号返回线路的自然路径信号交换边沿生成的能量是高速设计中最重要的问题。
每当信号交换时，就会生成AC电流，电流需要有闭合的环路，如图9a 和9b 所示，地端和VCC 提供了完成环路所需的返回路径，图9c 示意了这种环路。
图9. 电路板上信号的电流环路 a)通过VCC；b)通过地；c)相当的AC 路径电流环路中的电感可以当作单圈线圈，它们可能会使振荡、串扰和辐射等问题更加恶化。
电流环路电感及其相关的问题会随环路的变大而增加，因此最大限度地减小环路的大小可以使出现问题的可能性降到最低。
AC返回信号可以在整个层上选择路径，它们选择最小阻抗的路径（不一定是电阻最小），阻抗也包括电感和电容，金属的阻值很小，因此阻抗主要是电感。
因为阻抗随电感的增大而增大，所以最小阻抗路径就是最小电感路径。
假如由A 到B 的信号线路选择了任意路径，那么自然返回路径就不一定是一条直线，这是由最小电阻决定的。
如图10 所示，信号线路电感和返回线路的增加与两个路径的分离有关。
最小阻抗路径就是使信号返回线路靠近信号线路的路径，这样，信号返回尽可能地靠近信号线路，因此产生最小的环路。
在多层板中，“尽可能近”通常指信号线迹上下的地层或VCC 层；两层板中是指最近的地或VCC 线迹。