哈工大-电子技术课程设计-数字显示电子钟
哈工大 电工大作业 时钟
数字时钟
一、设计要求
设计一个数字时钟，具有计时和置位功能。
二、设计方案
1、用1HZ的信号发生器作为信号的产生。
2、利用74LS161改进成十进制计数器控制时钟秒钟和分钟的个位。
3、利用74LS161改进成六进制计数器控制时钟秒钟和分钟的十位。
4、利用74LS161改进成六二十四进制计数器控制时钟小时。
5、利用74LS161 Cr 端进行清零设置。
6、利用74LS47驱动七段LED显示器。
7、相关引脚图
三、设计电路
正常工作时j1和j3均接高电平，需要置位时，将j1和j3换挡，每个74LS161置位端（A B C D）接上相应的数据即可
四、设计总结
本次试验在仿真软件上成功运行，设计过程中出现部分错误，经过调试，最终成功调试出所需功能的电路。
此次大作业，加深了我对电路知识的掌握，我进一步了解了几种元件，对部分芯片的使用达到了熟悉的程度。
对它们的应用有了更多的想法。
还有对出现各种问题时的分析处理能力。
为以后设计电路给了我一个启蒙。
今后我会更加努力，在听课的同时更好地利用身边的各种资源，努力在电路方面有更多的进步。
[数电课程设计数字电子时钟的实现] 电子时钟课程设计
![[数电课程设计数字电子时钟的实现] 电子时钟课程设计](https://img.taocdn.com/s3/m/09fa58d0af45b307e9719786.png)
[数电课程设计数字电子时钟的实现] 电子时钟课程设计课程设计报告设计题目：数字电子时钟的设计与实现班级：学号：姓名：指导教师：设计时间：摘要钟表的数字化给人们生产生活带来了极大的方便，大大的扩展了原先钟表的报时。
诸如，定时报警、按时自动打铃、时间程序自动控制等，这些，都是以钟表数字化为基础的。
功能数字钟是一种用数字电路实现时、分、秒、计时的装置，与机械时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。
从原理上讲，数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟，而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。
通过此次课程设计可以进一步学习与各种组合逻辑电路与时序电路的原理与使用方法。
通过仿真过程也进一步学会了Multisim7的使用方法与注意事项。
本次所要设计的数字电子表可以满足使用者的一些特殊要求，输出方式灵活，如可以随意设置时、分、秒的输出，定点报时。
由于集成电路技术的发展，，使数字电子钟具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
关键词：数字钟，组合逻辑电路，时序电路，集成电路目录摘要 (1)第1章概述············································3第2章课程设计任务及要求·······························42.1设计任务············································42.2设计要求············································4第3章系统设计··········································63.1方案论证············································63.2系统设计············································63.2.1结构框图及说明·································63.2.2系统原理图及工作原理···························73.3单元电路设计········································83.3.1单元电路工作原理·······························83.3.2元件参数选择···································14第4章软件仿真·········································154.1仿真电路图··········································154.2仿真过程············································164.3仿真结果············································16第5章安装调试··········································175.1安装调试过程········································175.2故障分析············································17第6章结论···············································18第7章使用仪器设备清单··································19参考文献·················································19收获、体会和建议·········································20第1章概述数字集成电路的出现和飞速发展，以及石英晶体振荡器的广泛应用，使得数字钟的精度稳定度远远超过了老式的机械表，用数字电路实现对“时”、“分”、“秒”数字显示的数字钟在数字显示方面，目前已有集成的计数、译码电路，它可以直接驱动数码显示器件，也可以直接采用才COMS--LED光电组合器件，构成模块式石英晶体数字钟。
哈工大电工电子大作业电子时钟设计
电工电子学大作业数字电子时钟的设计班学号：一实验目的数字电子钟是用数字集成电路构成并有数字显示特点的一种现代计数器。
目前数字电子钟的设计,主要是采用计数器等集成电路构成，大多是由振荡器、计数器、译码器、LED 显示器组成。
译码代替机械式传动，用LED显示器代替指针显示进而显示时间，减小了计时误差。
这种用数字电路实现的电子钟与机械式时钟相比具有更高的准确性和直观性，且使用寿命更长。
因而广泛应用于车站、码头、商店等公共场所。
为了更加详细的了解电子时钟的实现方法，在这次创新实验设计中我选择了做一个电子时钟，希望能够通过这次实验更加深刻地理解和掌握各种进制计数器的构成方式，了解计数器、寄存器在现实生活中的应用。
二总体设计方案数字电子时钟主要是由秒脉冲信号发生器，时分秒计数器，译码显示器等电路构成。
本次实验采取模块化设计方式。
整个电路划分为秒脉冲发生器模块，秒计时器模块，分计时器模块，小时计时器模块和译码显示器模块。
其中秒脉冲发生器由555定时器构成的多谐振荡电路实现，能够产生频率为1Hz的矩形脉冲；分、秒计时器采用60进制计数器，分别由两个74LS161芯片通过级联法构成，小时计时器采取24小时制，由两个74LS90通过级联法构成24进制计数器；译码显示器采用七段显示译码器。
三预计实现功能1显示时间，能够以24小时制显示时分秒；2 时间校正，能够对时分秒分别进行校正。
四实验电路图按照电路的组成原理，实验电路图由三部分构成，分别是秒脉冲发生器部分，时分秒计数器部分，译码显示器部分。
1 秒脉冲发生器模块其中IO1为秒脉冲输出端口。
2 分、秒计时模块其中IO1为脉冲输入端口，IO2——IO9为输出驱动七段显示译码器的信号端口，IO2——IO5为个位，IO6——IO9为十位，数字由小到大分别对应七段显示译码器的A、B、C、D 信号输入端。
IO10为向分钟进位的输出脉冲信号端口。
3 小时计时模块其中IO1为脉冲输入端口，IO2——IO9为输出驱动七段显示译码器的信号端口，IO2——IO5为个位，IO6——IO9为十位。
电子技术课程设计报告---多功能数字时钟
电子技术课程设计数字钟的设计一、设计任务与要求1.能直接显示“时〞、“分〞、“秒〞十进制数字的石英数字钟。
2.可以24小时制或12小时制。
3.具有校时功能。
可以对小时和分单独校时，对分校时的时候，停顿分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4.整点能自动报时，要求报时声响四低一高，最后一响为整点。
5.走时精度高于普通机械时钟〔误差不超过1s/d〕。
二、方案设计与认证1、课题分析数字时钟一般由6个局部组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器，译码器和显示器组成计时系统。
秒信号送入计数器进展计数，把累计的结果以“时〞、“分〞、“秒〞的十进制数字显示出来。
“时〞显示由二十四进制计数器、译码器和显示器构成，“分〞、“秒〞显示分别由六十进制计数器、译码器构成。
其原理框图如图1所示。
2、方案认证〔1〕振荡器振荡器是计时器的核心，主要用来产生时间标准信号，也叫时基信号。
数字钟的精度，主要取决于时间标准信号的频率及稳定度。
振荡器的频率越高，计时的精度就越高，但耗电量将增大。
一般采用石英晶体振荡器经过分频后得到这一信号，也可采用由555定时器构成的多谐振荡器作为时间标准信号。
〔2〕分频器振荡器产生的时基信号通常频率都很高，要使它变成能用来计时的“秒〞信号，需由分频器来完成。
分频器的级数和每级的分频次数要根据时基频率来定。
例如，目前石英电子钟多采用32768 Hz的标准信号，将此信号经过15级二分频即可得到周期为1s的“秒〞信号。
也可选用其他频率的时基信号，确定好分频次数后再选择适宜的集成电路。
〔3〕计数器数字钟的“秒〞、“分〞信号产生电路都由六十进制计数器构成，“时〞信号产生电路由二十四进制计数器构成。
“秒〞和“分〞计数器用两块十进制计数器来实现是很容易的，它们的个位为十进制，十位为六进制，这样，符合人们通常计数习惯。
“时〞计数也可以用两块十进制计数器实现，只是做成二十四进制。
《电子技术》课程设计报告-数字电子钟设计
《电子技术》课程设计报告-数字电子钟设计一、背景介绍数字电子钟是一个实时的计时器，它可以按照设定的时刻精确地表示时间。
它使用微处理器和时钟芯片来处理时间。
因此，它可以被视为一个微处理器系统，系统中含有存储器、计数器、报警功能等。
最新的电子时钟如石英钟使用特制石英晶片来制定时钟。
由于石英可以产生完美的电振动，因此可以更准确地检测时钟改变。
二、数字电子钟的设计原理1、时钟驱动电子时钟的操作需要一定的时间和精度，主要是依靠特殊的驱动器来实现的。
驱动器有石英、硅、力学和光学等多种。
其中石英芯片是电子时钟的核心部件并且最常用。
可以让电子时钟每秒产生32千分之一秒的精度。
2、晶振电路晶体振荡器电路是将电能转换成振荡信号和时钟信号的基础电路。
在电子时钟中，晶振电路可以将3.3V的DC电源转换成正弦波信号。
3、控制电路控制电路是接收电子时钟信号，并将其转换为可读取的数字信号的电路。
它通过检测当前的时钟值与它预设的标准值，来决定是否需要重新设定。
4、显示电路为了使时间显示准确，显示电路需要有一定的能力，它可以将控制电路经过变换后的数字转化为可视的数字或符号信号，比如LED。
我们首先使用PIC16F628A微控制器来控制数字电子钟，PIC16F628A是一款常用的单片机，在实现数字电子钟的最基本功能时天然的具有很多优势，即具有丰富的I/O口及高性能的CPU。
而在驱动这个数字电子时钟时，我们选择了普通的石英晶振，其工作电压为3.3V，频率为32.768kHz。
它的作用是将电源电压转换成正弦波信号，然后此信号可以被PIC单片机读取，从而实现全电子时钟功能。
在处理每秒钟走过的时间时，我们使用计数器根据晶振输入的时钟信号逐渐计数，而当计数器计数到一定值时，PIC单片机就知道一秒的时间已经过去，然后继续进行计算.最后，我们选用一个4位共阳极数码管来将这些数据转化为显示数字的动作，它从数据地址上读取数据，然后一次送到一位，就可以实时显示电子时钟的实时时间。
哈工大电工实验
电子技术课程设计一评分：数字显示电子钟题目：数字显示电子钟设计要求：1)LED数码管显示小时、分、秒；2）可以快速校准小时、分；秒计时可以校零；3）最大显示为23小时59分59秒；4）秒脉冲信号由1MHz信号经分频器产生；5）绘制电气原理图（手工或EDA软件）；6）给出各功能块的原理说明；7）编写操作说明；8）统一封面格式1. 设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
2.设计要求：（1）LED数码管显示小时、分、秒；（2）可以快速校准小时、分；秒计时可以校零；（3）最大显示为23小时59分59秒；（4）秒脉冲信号由1MHz信号经分频器产生；（5）绘制电气原理图（手工或EDA软件）；（6）给出各功能块的原理说明；（7）编写操作说明；（8）统一封面格式3. 功能原理（1）数字钟的基本原理数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路等组成。
工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现24小时的累计。
LED数码管将“时、分、秒”计数器的输出状态显示。
哈工大-电工电子-大作业-数字钟仿真
数字电路实现可调时数字钟的设计和基于Multisim的仿真
学院：机电工程学院
专业：机械制造及其自动化
班号： 0908106
姓名： XXXX
学号： XXXXXXXXXX
数字可调时时钟的设计及仿真(Multisim)
主要部分分为：
秒信号产生部分 + 时间显示部分部分 分为！子电路
1. 秒信号产生（振荡、分频）
图中：上面左侧为由555构成的多谐振荡器、中间为74ls161(A)、右侧为74ls161(B)。
下面 左侧为74ls161(C) 右侧为
74ls112.
使用软件：
NI Multisim 10.0.01
上图为接示波器测量
产生的信号Io1处用示波器测得为上图，知很精确
(5个周期时，正好为5s！由此知极为接近1s)，达到精度要求2.时钟部分（加法器、显示模块、校时模块）
上图为仿真完全的时钟部分图：
上图为60进制加法器(两片72ls90、两个74ls00连接实现)
上图为24进制加法器原理图(两片72ls90、两个74ls00连接实现)
上图为调节时间部分
原理：当把单刀双掷开关掷下时候（既是把秒的信号接到分针的时钟信号上，这样就实现了分钟时间的快速走动，至满意是即可取消开关）；
上图为在电脑中进行仿真的过程！
上图为用调时间的功能调到23：59:58 以观察接着发生的事：
嘿！23:59后跳回00:00：00 ！GOOD
调到当前时间
此为调整到当前时间(调制与电脑时间一致)
功能完美实现
学号：1090810613
姓名：郭凯。
数字显示电子钟课程设计
课程设计说明书学生姓名:学号：学院: 自动化工程学院班级: 自动094题目: 数字显示电子钟:2012年1月10日目录目录 (1)一、设计要求 (2)二、设计原理及框图 (2)2.1原理框图 (2)2.2原理简介 (3)2.2.1 秒脉冲发生器 (3)2.2.2 计时器电路 (3)2.2.3 译码显示电路 (3)2.2.4 校时电路 (3)2.2.5 闹钟电路 (3)三、器件说明 (4)3.1器件清单 (4)3.2主要器件的引脚排列及功能表 (4)3.2.1 74LS160引脚图和功能表 (4)3.2.2 555计时器 (5)3.2.3 7448N译码器 (5)四、设计过程 (6)4.1秒脉冲发生器 (6)4.2时间计数器电路 (7)4.2.1 六十进制及其显示电路 (8)4.2.2二十四/十二进制转换及其显示电路 (8)4.3校时电路 (9)4.4上下午显示电路 (10)4.5闹钟电路 (10)五设计总框图、 (12)六、设计体会及收获 (12)七、参考文献 (13)一、设计要求基本要求：（1）稳定的显示时、分、秒。
（要求24小时为一个计时周期）（2）当电路发生走时误差时，要求电路有校时功能。
（3）时钟的“时”要求用两位显示;上、下午用发光管作为标志；(4) 整个系统要有校时部分（可以手动，也可以自动），校时时不能产生进位；(5) 系统要有闹钟部分，声音要响5秒（可以是一声一声的响，也可以连续响）二、设计原理及框图2.1 原理框图数字时钟一般由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路构成。
振荡器产生的秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字形式显示出来。
秒计数器计满60后触发分计数器电路，分计数器计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。
当时钟显示的时间与标准时间间有误差时，可以通过校时电路进行校准。
并且当整点到来时，触发报时电路及LED显示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子技术课程设计一评分：数字显示电子钟
班级：1308106
学号：**********
姓名：***
日期：2015年6月9日
一、设计目的
1、掌握数字钟的结构，各部分的工作原理；
2、学会将各部分（单元）电路组成系统电路的方法；
3、掌握中规模集成电路和显示器件的使用方法；
4、了解简单数字系统的调试方法。
二、设计要求
1、LED数码管显示小时、分、秒；
2、可以快速校准小时、分，秒计时可以校零；
3、最大显示为23小时59分59秒；
4、绘制电气原理图；
5、给出各功能块的原理说明。
三、设计原理概述
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
实验中的数字电子钟使用555集成芯片构成多谐振荡器产生计时脉冲信号，通过分频器（74LS90集成芯片）使脉冲信号达到标准的秒脉冲信号（即产生频率为1HZ的信号）。
秒、分、时分别为60、60和24进制计数器。
秒、分均为六十进制，即显示00--59，它们的个位为十进制，十位为六进制。
分秒功能的实现是用两片74LS161组成60进制递增计数器。
时为二十四进制计数器，显示为00--23，当十进位计到2，而个位计到4时清零，就为二十四进制。
时功能的实现也是用两片74LS161组成24进制递增计数器。
对计数信号采用74LS48集成芯片实现译码，使用6个共阴极七段数码管显示时、分、秒的计数。
通过组合逻辑电路对时钟的“分”、“时”进行校时，为避免校时中机械开关产生的抖动，所以在校时电路中加入RS锁存器，开关每按压一次，输出信号改变一次。
时钟电路框图如图一。
图一
四、单元电路设计与分析
1.振荡器
振荡器是数字电子时钟的核心部分，其作用是产生一个标准频率的脉冲信号，信号振荡频率的精度和稳定度决定了数字钟的质量。
本实验中采用555集成芯片与RC构成多谐振荡器产生脉冲信号（如图2），信号从“3”脚输出，。
调节Rp可以改变脉冲信号的频率。
一般来说，振荡频率越高，产生信号的精确度越高，但是，同时振荡频率增大耗电量也会增加。
实际操作中，微调Rp使信号的输出频率为1MHZ。
图二
2.分频器 由于振荡器产生的频率很高（f =1MHZ ），要得到标准的秒脉冲信号，需要分频电路。
本实验由集成电路定时器555与RC 组成的多谐振荡器，产生1MHz 的脉冲信号。
因此，可以采用六片74LS90集成芯片（二--五--十分频器）来实现分频。
计数脉冲从A CP 输入，若A Q 为输出时实现二分频；当B CP 与A Q 相连，C Q 作为输出端时，电路实现十分频。
六片74LS90均采用十分频连接，从而得到需要的1HZ 标准秒脉冲信号，电路如图三。
图三
3.计数器
标准秒脉冲信号经过6级计数器，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。
“秒”、“分”计数器为六十进制计数，“时”为二十四进制计数。
①六十进制计数器
由分频器来的脉冲信号，首先送到“秒”计数器进行累加，秒计数器应完成一分钟之内的秒数目的累加，并达到60秒时产生一个向分钟的进位信号。
因此，可以选用两片74LS161集成芯片组成60进制计数器。
其中，“秒”个位为十进制，“秒”十位为六进制，电路如图四。
由图可知CR （MR ）接高电平，秒信号脉冲从CLK 端输入进行十进制记数，满十输出进位信号，即5U 中的0123Q Q Q Q =1010时计数器清零，同时输出进位信号，此信号用于控制秒十位计数器的记数。
秒十位计数器为六进制计数器，Q1、Q2的输出端通过与非门输出构成清零复位信号给CR （MR ）端，当6U 中的0123Q Q Q Q =0110时计数器清零，从而构成六进制计数器，同时输出向“分”计数
器的进位信号。
图四
分计数器的组成电路与秒计数器的组成电路完全相同。
不过进入CP 的脉冲信号为秒十位进位信号输入的信号。
②二十四进制计数器
数字电子钟采用24小时制计时法，因此在“时”计数上采取二十四进制计数器。
由“分”十位进位的脉冲信号，首先送到“时”个位计数器，“时”个位计数器由74LS161集成芯片构成十进制计数，计数信号满10向十位进位，“时”十位也是用74LS161芯片构成3进制计数器，电路如图五。
图五
由图可知，来自“分”十位的进位信号进入“时”个位计数器，计数器满10清零，即当计数器9U 的0123Q Q Q Q =1010时，同时向“时”十位计数器送入脉
冲信号。
当9U 中的0123Q Q Q Q =0100且10U 中的0123Q Q Q Q =0010时，计数器9U ，
10U 同时清零，即完成24进制计数。
4.译码器及数码管
译码是把给定的代码进行翻译, 将时、分、秒计数器输出的四位二进制代码翻译为相应的十进制数, 并通过LED 显示器显示, 通常LED 显示器与译码器是配套使用的。
设计中选用的七段译码驱动器(74LS48集成芯片) 和数码管(LED) 采用共阴极接法。
电路如图六。
图六
5.校时电路
①通常情况下，时钟开始计时与标准时间不同，时钟采用输入脉冲信号给“时”，“分”校正，电路如图七。
图七
由图7可知，当开关S向A闭合（自动闭合）时，时钟正常计数，当开关向B闭合（手动闭合）时，每按压一次输出一个脉冲，即计数器计数增加1。
在按压按开关键时，由于机械开关的接触抖动，往往在几十毫秒内电压会出现多次抖动，相当于连续出现了几个脉冲信号。
显然，用这样的开关产生的信号直接作为
电路的驱动信号可能导致电路产生错误动作，这些情况下是不允许的。
为了消除开关的接触抖动，因此在机械开关与被驱动电路间接接入一个基本RS触发器。
当S为＝0， R＝1（即开关向B闭合时），可得出CP＝l，CP＝0。
当按压按键时，开关向A闭合，S＝1，R＝0，可得出 CP＝0，CP＝1，改变了输出信号的状态。
若由于机械开关的接触抖动，则R的状态会在0和1之间变化多次，若 R ＝l，由于A＝0，因此G2（
U A）门仍然是“有低出高”，不会影响输出的状态。
22
同理，当松开按键时， S端出现的接触抖动亦不会影响输出的状态。
因此，图7所示的电路，开关每按压一次，输出信号CP仅发生一次变化。
这样就可以对时钟的“时”，“分”进行手动校正。
②为使时钟具有更加准确的计时，可采用等待校时对”秒“进行校正。
如图八。
图八
当开关SW3闭合时，时钟正常计数；当开关断开时，计数器停止计数，时钟可以进行对“秒”的校正，当标准时间与时钟显示的时间相同时，闭合开关SW3，这样就实现了对“秒”的校正。
五、总电路原理图
六、操作说明
1.SW1为计时器开关及秒调节开关，断开SW1，计时器停止，可用于秒对时。
2.SW2为分调时开关，按下分“+1”。
3.SW3为时调时开关，按下时“+1”。
七、参考资料
[1] 杨世彦. 电工学（中册）电子技术. 北京：机械工业出版社，2005.。